JP4187757B2 - 配線回路基板 - Google Patents
配線回路基板 Download PDFInfo
- Publication number
- JP4187757B2 JP4187757B2 JP2006172744A JP2006172744A JP4187757B2 JP 4187757 B2 JP4187757 B2 JP 4187757B2 JP 2006172744 A JP2006172744 A JP 2006172744A JP 2006172744 A JP2006172744 A JP 2006172744A JP 4187757 B2 JP4187757 B2 JP 4187757B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- semiconductive layer
- pair
- wirings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
- H05K1/0257—Overvoltage protection
- H05K1/0259—Electrostatic discharge [ESD] protection
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
- G11B5/4806—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
- G11B5/484—Integrated arm assemblies, e.g. formed by material deposition or by etching from single piece of metal or by lamination of materials forming a single arm/suspension/head unit
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
- G11B5/4806—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
- G11B5/486—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives with provision for mounting or arranging electrical conducting means or circuits on or along the arm assembly
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
- H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09554—Via connected to metal substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/13—Hollow or container type article [e.g., tube, vase, etc.]
- Y10T428/1328—Shrinkable or shrunk [e.g., due to heat, solvent, volatile agent, restraint removal, etc.]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/13—Hollow or container type article [e.g., tube, vase, etc.]
- Y10T428/1352—Polymer or resin containing [i.e., natural or synthetic]
- Y10T428/139—Open-ended, self-supporting conduit, cylinder, or tube-type article
- Y10T428/1393—Multilayer [continuous layer]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/25—Web or sheet containing structurally defined element or component and including a second component containing structurally defined particles
- Y10T428/256—Heavy metal or aluminum or compound thereof
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/25—Web or sheet containing structurally defined element or component and including a second component containing structurally defined particles
- Y10T428/256—Heavy metal or aluminum or compound thereof
- Y10T428/257—Iron oxide or aluminum oxide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
- Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
- Laminated Bodies (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
Description
また、絶縁層の表面に、半導電体層を形成した後、導体層が露出するように、絶縁層および半導電体層を貫通する貫通孔を形成し、その貫通孔に接続端子を形成して、半導電体層を接続端子と接触させることにより、絶縁層および導体層の静電気の帯電を除去することが提案されている(例えば、特許文献2参照。)。
また、特許文献2では、半導電体層が、導体層ではなく、接続端子と接触しており、接続端子が形成されていない場合には、導体層の静電気の帯電を除去することができないという不具合がある。
そして、導体パターン34は、通常、回路付サスペンション基板31の先端部および後端部との間の中間領域R1においては、1対の配線37aおよびbの間隔が狭く形成され、先端部および後端部の両端領域R2においては、1対の配線37aおよびbの間隔が広く形成されている。そのため、カバー絶縁層36を、第1領域R1および第2領域R2を含むように形成し、半導電性層35を、そのカバー絶縁層36と同一位置に形成すると、第1領域R1に形成される半導電性層35では、第2領域R2の半導電性層35に比べて、1対の配線37aおよびbの間隔が狭い分、導体パターン34が早期に短絡するという不具合がある。
また、本発明の配線回路基板では、少なくとも1対の前記配線は、対向配置され、互いの電位が異なり、前記半導電性層は、1対の前記配線の対向領域の外側片方において、前記金属支持基板と電気的に接続され、カバー絶縁層が、前記半導電性層の上に形成されていることが好適である。
また、本発明の配線回路基板では、前記絶縁層には、1対の前記配線の対向領域の外側片方において、厚み方向を貫通する開口部が形成されており、前記開口部から露出する前記金属支持基板の上には、前記金属支持基板および前記半導電性層と接触するグランド接続部が設けられていることが好適である。
各配線9は、金属支持基板2の長手方向に沿って複数設けられ、金属支持基板2の幅方向において互いに間隔を隔てて対向して並列配置されている。
より具体的には、各配線9は、磁気ディスクのデータを読み込むためのリード配線であるか、または、磁気ディスクにデータを書き込むためのライト配線であるかのいずれかであって、その組合せにおいて、一方の1対の配線9aおよび9bでは、一方の配線9aがリード配線で他方の配線9bがライト配線であるかまたはその逆であり、他方の1対の配線9cおよび9dでは、一方の配線9cがリード配線で他方の配線9dがライト配線であるかまたはその逆であるように、組合せが選択されている。
外部側接続端子部8Bは、金属支持基板2の後端部に配置され、各配線9の後端部がそれぞれ接続されるように、幅広のランドとして複数並列して設けられている。この外部側接続端子部8Bには、リード・ライト基板の端子部(図示せず)が接続される。
そして、導体パターン4は、回路付サスペンション基板1の先端部および後端部の間に、第1領域としての中間領域14を有し、回路付サスペンション基板1の先端部および後端部に、第2領域としての先端領域15Aおよび後端領域15Bからなる両端領域15を有している。
また、各端子部8(磁気ヘッド側接続端子部8Aおよび外部側接続端子部8B)の間隔は、例えば、20〜1000μm、好ましくは、30〜800μm、各端子部8(磁気ヘッド側接続端子部8Aおよび外部側接続端子部8B)の幅は、例えば、20〜1000μm、好ましくは、30〜800μmである。
金属支持基板2は、上記した回路付サスペンション基板1の外形形状に対応する長手方向に延びる平板状の薄板から形成されている。
金属支持基板2の長さ(長手方向長さ、以下同じ。)および幅(幅方向長さ、以下同じ。)は、目的および用途により、適宜選択される。
また、ベース絶縁層3には、グランド接続部7としての一方側グランド接続部7Aを形成するために、後端領域15Bにおける幅方向一方側(左側)において、導体パターン4の幅方向一方最外側の配線9aと、幅方向外側に間隔を隔てて、厚み方向を貫通するように開口される開口部としての一方側ベース開口部11Aが形成されている。また、ベース絶縁層3には、グランド接続部7としての他方側グランド接続部7Bを形成するために、後端領域15Bにおける幅方向他方側(右側)において、導体パターン4の幅方向他方最外側の配線9dと、幅方向外側に間隔を隔てて、厚み方向を貫通するように開口される開口部としての他方側ベース開口部11Bが形成されている。
ベース開口部11は、図1の破線に示すように、長手方向に延びる、平面視略矩形状に開口されている。
導体パターン4は、ベース絶縁層3の上で、上記したように互いに間隔を隔てて対向して並列配置される複数の配線9(配線9a、9b、9cおよび9d)と、各配線9の先端部および後端部にそれぞれ接続される磁気ヘッド側接続端子部8Aおよび外部側接続端子部8Bとを一体的に備える配線回路パターンとして形成されている。なお、以下、磁気ヘッド側接続端子部8Aおよび外部側接続端子部8Bは、特に区別が必要でない場合は、単に端子部8として説明する。
グランド接続部7は、図2の左側図に示すように、上記したベース絶縁層3のベース開口部11内に充填されるように形成される下部12と、下部12の上端から、ベース開口部11の周囲のベース絶縁層3の表面を被覆するように、厚み方向上側と、長手方向両側および幅方向両側とに、膨出するように形成される上部13とを、一体的に連続して備えている。
グランド接続部7の下部12の幅は、例えば、40〜2000μm、好ましくは、60〜500μm、グランド接続部7の上部13の幅は、例えば、70〜2060μm、好ましくは、90〜560μmである。また、グランド接続部7の下部12および上部13の長さは、目的、用途および製品のデザインに応じて、適宜選択される。
図示しない金属薄膜は、導体パターン4の表面およびグランド接続部7の上部13の表面に、すなわち、導体パターン4の各配線9の上面および側面と、グランド接続部7の上部13の上面および側面とに、必要により形成されている。
また、半導電性層5の一方側半導電性層5Aおよび他方側半導電性層5Bは、それぞれ独立して設けられている。すなわち、一方側半導電性層5Aは、一方側グランド接続部7Aと、1対の配線9aおよび9bとを連続して被覆しており、これによって、配線9aおよび9bは、一方側半導電性層5Aを介して一方側グランド接続部7Aに電気的に接続されている。
そのため、1対の配線9aおよび9bは、一方側半導電性層5Aおよび一方側グランド接続部7Aを介して、金属支持基板2と電気的に接続されている。
一方、他方側半導電性層5Bは、他方の1対の配線9cおよび9dの対向領域SBに対する幅方向外側他方側(右側)において、他方側グランド接続部7Bの上部13と接触しており、その他方側グランド接続部7Bを介して金属支持基板2と、電気的に接続されている。
また、一方側半導電性層5Aと他方側半導電性層5Bとは、図1に示すように、長手方向に沿う平面視略矩形状に形成されており、一方側の配線9bと他方側の配線9cとの間のベース絶縁層3が、長手方向に沿って露出するように、幅方向に、一方側の配線9bおよび他方側の配線9c間に間隔が隔てられるように形成されている。
カバー絶縁層6の長さおよび幅は、目的および用途により、上記形状となるように、適宜選択される。
なお、カバー絶縁層6は、後述する回路付サスペンション基板1の製造工程(図4(f)参照)において、第1カバー絶縁層6Aをエッチングレジストとして用いる場合には、第1カバー絶縁層6Aおよび第2カバー絶縁層6Bから形成される。
次に、この回路付サスペンション基板1の製造方法について、図3および図4を参照して、説明する。
金属支持基板2としては、例えば、ステンレス、42アロイ、アルミニウム、銅、銅−ベリリウム、りん青銅などの金属箔が用いられる。好ましくは、ステンレス箔が用いられる。金属支持基板2の厚みは、例えば、10〜51μm、好ましくは、15〜30μmである。
ベース絶縁層3は、例えば、ポリイミド樹脂、ポリアミドイミド樹脂、アクリル樹脂、ポリエーテルニトリル樹脂、ポリエーテルスルホン樹脂、ポリエチレンテレフタレート樹脂、ポリエチレンナフタレート樹脂、ポリ塩化ビニル樹脂などの樹脂からなる。耐熱性の観点からは、好ましくは、ポリイミド樹脂からなる。
次いで、この方法では、図3(c)に示すように、導体パターン4を、ベース絶縁層3の上に、上記した配線回路パターンとして形成すると同時に、グランド接続部7を、ベース絶縁層3のベース開口部11から露出する金属支持基板2の上に、その下部12がベース絶縁層3のベース開口部11内に充填されるように、かつ、その上部13がベース絶縁層3におけるベース開口部11の周囲を被覆するように形成する。
次いで、この導体薄膜の上面に、導体パターン4およびグランド接続部7のパターンと逆パターンでめっきレジストを形成した後、めっきレジストから露出する導体薄膜の上面に、電解めっきにより、導体パターン4およびグランド接続部7を同時に形成する。その後、めっきレジストおよびそのめっきレジストが積層されていた部分の導体薄膜を除去する。
次いで、この方法では、必要により、図示しないが、金属薄膜を、導体パターン4の表面およびグランド接続部7の表面に、形成する。
また、金属薄膜は、例えば、導体パターン4の表面およびグランド接続部7の表面に、電解めっきまたは無電解めっきにより形成する方法、上記した金属をターゲットとしてスパッタリングする方法などにより、形成する。好ましくは、無電解ニッケルめっきにより、ニッケル薄膜からなる金属薄膜を形成する。
このようにして、必要により形成される金属薄膜は、その厚みが、例えば、0.01〜0.5μm、好ましくは、0.05〜0.3μmである。
次いで、この方法では、図3(d)に示すように、半導電性層5を、導体パターン4の表面(導体パターン4が金属薄膜に被覆される場合には、その金属薄膜の表面)と、グランド接続部7の上部13の表面(グランド接続部7の上部13が金属薄膜に被覆される場合には、その金属薄膜の表面)と、導体パターン4およびグランド接続部7の上部13から露出するベース絶縁層3の表面と、ベース絶縁層3から露出する金属支持基板2の表面とに、連続するように形成する。
金属は、例えば、酸化金属などが用いられ、酸化金属としては、例えば、酸化クロム、酸化ニッケル、酸化銅、酸化チタン、酸化ジルコニウム、酸化インジウム、酸化アルミニウム、酸化亜鉛などの金属酸化物が用いられる。好ましくは、酸化クロムが用いられる。
酸化金属からなる半導電性層5の形成は、特に制限されないが、例えば、金属をターゲットとしてスパッタリングした後、必要に応じて、加熱により酸化する方法、反応性スパッタリングする方法、酸化金属をターゲットとしてスパッタリングする方法などが用いられる。
酸化金属をターゲットとしてスパッタリングする方法では、例えば、スパッタリング装置において、酸化クロムなどの酸化金属をターゲットとして、アルゴンなどの不活性ガスを導入ガスとして導入して、スパッタリングすることにより、酸化金属からなる半導電性層5を形成する。
樹脂としては、例えば、導電性粒子が分散される半導電性樹脂組成物などが用いられる。
半導電性樹脂組成物は、例えば、イミド樹脂またはイミド樹脂前駆体、導電性粒子および溶媒を含有している。
イミド樹脂前駆体としては、例えば、特開2004−35825号公報に記載されるイミド樹脂前駆体を用いることができ、例えば、ポリアミック酸樹脂が用いられる。
導電性粒子としては、例えば、導電性ポリマー粒子、カーボン粒子、金属粒子、酸化金属粒子などが用いられる。
ドーピング剤としては、例えば、p−トルエンスルホン酸、ドデシルベンゼンスルホン酸、アルキルナフタレンスルホン酸、ポリスチレンスルホン酸、p−トルエンスルホン酸ノボラック樹脂、p−フェノールスルホン酸ノボラック樹脂、β−ナフタレンスルホン酸ホルマリン縮合物などが用いられる。
カーボン粒子としては、例えば、カーボンブラック粒子、例えば、カーボンナノファイバーなどが用いられる。
酸化金属粒子としては、例えば、酸化クロム、酸化ニッケル、酸化銅、酸化チタン、酸化ジルコニウム、酸化インジウム、酸化アルミニウム、酸化亜鉛などの粒子、または、これらの複合酸化物の粒子、より具体的には、酸化インジウムと酸化スズとの複合酸化物の粒子(ITO粒子)、酸化スズと酸化リンとの複合酸化物の粒子(PTO粒子)などの粒子が用いられる。
導電性粒子は、その平均粒子径が、例えば、10nm〜1μm、好ましくは、10nm〜400nm、さらに好ましくは、10nm〜100nmである。なお、導電性粒子がカーボンナノファイバーである場合には、例えば、その直径が100〜200nmであり、その長さが、5〜20μmである。平均粒子径(直径)がこれより小さいと、平均粒子径(直径)の調整が困難となる場合があり、また、これより大きいと、塗布に不向きとなる場合がある。
導電性粒子の配合割合は、イミド樹脂またはイミド樹脂前駆体100重量部に対して、例えば、1〜300重量部、好ましくは、5〜100重量部である。導電性粒子の配合割合が、これより少ないと、導電性が十分でない場合がある。また、これより多いと、イミド樹脂またはイミド樹脂前駆体の良好な膜特性が損なわれる場合がある。
上記調製した半導電性樹脂組成物を、導体パターン4の表面と、グランド接続部7の上部13の表面と、導体パターン4およびグランド接続部7の上部13から露出するベース絶縁層3の表面と、ベース絶縁層3から露出する金属支持基板2の表面とに、例えば、ロールコート法、グラビアコート法、スピンコート法、バーコート法など公知の塗布方法により、均一に塗布する。その後、例えば、60〜250℃、好ましくは、80〜200℃で、例えば、1〜30分間、好ましくは、3〜15分間加熱して乾燥する。
これにより、半導電性層5を、導体パターン4の表面と、グランド接続部7の上部13の表面と、導体パターン4およびグランド接続部7の上部13から露出するベース絶縁層3の表面と、ベース絶縁層3から露出する金属支持基板2の表面とに、連続するように形成することができる。
また、この半導電性層5の表面抵抗値は、例えば、105〜1013Ω/□、好ましくは、105〜1011Ω/□、さらに好ましくは、106〜109Ω/□の範囲に設定される。半導電性層5の表面抵抗値がこれより小さいと、実装される磁気ヘッドの誤作動を生じる場合がある。また、半導電性層5の表面抵抗値がこれより大きいと、静電破壊を防止することができない場合がある。
第1カバー絶縁層6Aは、ベース絶縁層3と同様の樹脂、好ましくは、感光性の合成樹脂、さらに好ましくは、感光性ポリイミドからなる。
次いで、この方法では、図4(f)に示すように、第1カバー絶縁層6Aから露出する半導電性層5をエッチングにより除去する。
エッチングは、例えば、エッチング液として水酸化カリウム水溶液などのアルカリ水溶液を用いて、浸漬法またはスプレー法によって、第1カバー絶縁層6Aをエッチングレジストとして、ウエットエッチングする。
なお、この半導電性層5と上記したグランド接続部7を介して、1対の配線9は、金属支持基板2と電気的に接続されており、1対の配線9と金属支持基板2との間の抵抗値は、上記した半導電性層5の表面抵抗値および1対の配線9の間隔D2によるが、例えば、1×104〜1×1012Ω、好ましくは、1×105〜1×1010Ωの範囲になっている。
第2カバー絶縁層6Bは、第1カバー絶縁層6Aと同様の樹脂、好ましくは、感光性の合成樹脂、さらに好ましくは、感光性ポリイミドからなる。
また、後端領域15Bにおいて、第1カバー絶縁層6Aおよび第2カバー絶縁層6Bが積層される部分における、これらの合計厚さは、例えば、3〜20μm、好ましくは、5〜15μmである。
その後、図1に示すように、金属支持基板2を、化学エッチングによって切り抜いて、ジンバル10を形成するとともに、外形加工することにより、回路付サスペンション基板1を得る。
しかも、半導電性層5は、導体パターン4において、一方の1対の配線9aおよび9bの間隔D2a、および、他方の1対の配線9cおよび9dの間隔D2bがともに広い、後端領域15Bのみに設けられている。そのため、一方の1対の配線9aおよび9b間と、他方の1対の配線9cおよび9d間とのそれぞれにおいて、導体パターン4を形成する導体材料が、半導電性層5を伝って移動しても、それらの間隔D2が中間領域14の間隔D1より広いため、導体パターン4の短絡が遅延され、導体パターン4の早期の短絡を防止することができる。
なお、上記した説明では、後端領域15Bに半導電性層5を形成したが、先端領域15Aに半導電性層5を形成することもできる。
また、上記した説明では、各半導電性層5(一方側半導電性層5Aおよび他方側半導電性層5B)を、独立して形成したが、図11に示すように、1つの半導電性層5を、4つの配線9a、9b、9cおよび9dと2つのグランド接続部7Aおよび7Bとに連続して、これらを被覆するように形成することもできる。
なお、上記説明においては、一方側グランド接続部7Aを、一方の1対の配線9aおよび9bの対向領域SAに対する幅方向外側一方側(図2における左側)のみに形成したが、例えば、図2の仮想線で示すように、一方の1対の配線9aおよび9bの対向領域SAに対する幅方向外側他方側(右側)のみに一方側グランド接続部7Aを形成し、その表面に一方側半導電性層5Aを形成することもできる。
また、上記した回路付サスペンション基板1の製造方法では、第1カバー絶縁層6Aを形成して、これをエッチングレジストとして、半導電性層5を形成したが、第1カバー絶縁層6Aを形成せずに、公知のエッチングレジスト17をレジストとして、半導電性層5を形成することもできる。
この方法では、図3(d)に示すように、半導電性層5を、導体パターン4と、グランド接続部7と、ベース絶縁層3と、金属支持基板2との各表面に、連続するように形成した後、図5(a)に示すように、エッチングレジスト17を、後端領域15Bにおいて、上記した半導電性層5と平面視において同一位置に、上記したパターンとして形成する。
次いで、この方法では、図5(b)で示すように、エッチングレジスト17から露出する半導電性層5をエッチング(ウエットエッチング)により除去する。
次いで、この方法では、図5(c)に示すように、エッチングレジスト17を、例えば、ウエットエッチングなどの公知のエッチング法または剥離によって、除去する。
例えば、感光性樹脂(感光性ポリアミック酸樹脂)のワニスを、半導電性層5、ベース絶縁層3および金属支持基板2の表面に塗布し、塗布されたワニスを乾燥して、カバー皮膜を形成する。次いで、カバー皮膜を、フォトマスクを介して露光した後、必要により加熱後、現像により上記したパターンを形成させ、その後、例えば、減圧下、250℃以上で加熱することにより、硬化(イミド化)させる。
このようにして、第1カバー絶縁層6Aを形成せずに、公知のエッチングレジスト17をエッチングレジストとして、半導電性層5を形成することにより、回路付サスペンション基板1を得ることもできる。
また、上記した説明では、回路付サスペンション基板1の半導電性層5を金属支持基板2と直接接触させずに、ベース絶縁層3に、厚み方向を貫通するベース開口部11を形成し、そのベース開口部11から露出する金属支持基板2の上にグランド接続部7を形成することにより、半導電性層5を、グランド接続部7を介して金属支持基板2と電気的に接続させたが、例えば、図6に示すように、回路付サスペンション基板1の半導電性層5を、金属支持基板2と直接接触させることもできる。
半導電性層5と、金属支持基板2の上面との接触部分の長さ(長手方向長さ)は、目的および用途により適宜選択され、その幅(幅方向長さ)は、例えば、50〜50000μm、好ましくは、100〜20000μmである。
なお、図2に示す回路付サスペンション基板1では、各グランド接続部7(一方側グランド接続部7Aおよび他方側グランド接続部7B)が形成され、これにより、一方の1対の配線9aおよび9bは、一方側グランド接続部7Aを介して金属支持基板2と、電気的に接続され、また、他方の1対の配線9cおよび9dは、他方側グランド接続部7Bを介して金属支持基板2と、電気的に接続されている。
また、上記した説明では、図6において、半導電性層5を、導体パターン4とカバー絶縁層6との間に介在させたが、例えば、図7に示すように、導体パターン4とベース絶縁層3との間に介在させることもできる。
これにより、半導電性層5は、その厚み方向下側において、金属支持基板2およびベース絶縁層3と接触し、その厚み方向上側において、導体パターン4およびカバー絶縁層6(第1カバー絶縁層6A)と接触している。
次に、本発明の配線回路基板の実施形態ではないが、本発明の配線回路基板の参考となる参考実施形態の回路付サスペンション基板について説明する。
また、上記した説明では、図1において、半導電性層5を、両端領域15の後端領域15Bにおいて、幅方向に沿って形成したが、半導電性層5を、1対の配線9間において20μm以上の長さD3が確保されるように形成することができれば、導体パターン4の両端領域15または中間領域14のいずれの領域においても、形成することができる。
また、図10において、例えば、半導電性層5は、中間領域14における各配線9間において、その幅方向途中の直線部5eが各配線9に沿って長く延び、直線部5eの両端部が、幅方向両外側に屈曲して、1対の配線9にそれぞれ接続されるように、連続して形成されている。また、半導電性層5の突出部分5dには、上記と同様に、グランド接続部7が形成されている。
このように半導電性層5は、1対の配線9間において、20μm以上の長さD3が確保されるように形成されているので、導体パターン4を形成する導体材料が、半導電性層5を伝って移動しても、導体パターン4の短絡が遅延され、導体パターン4の早期の短絡を有効に防止することができる。
なお、上記した説明において、各グランド接続部7を、各1対の配線9の幅方向一方側に1個設けたが、その数はこれに限定されず、目的および用途に応じて、適宜選択することができる。
なお、上記した説明において、導体パターン4を、4本の配線9から形成したが、その数は特に限定されず、例えば、6本の配線9から形成することもできる。6本の配線は、例えば、上記した4本の配線9と、磁気ヘッドと磁気ディスクと間の微少間隔を制御するための信号が入力されるTFC(サーマル・フライ・ハイト・コントロール)配線、および、TFC配線のためのグランド配線からなる2本の配線(1対の配線)とから形成する。
実施例1
厚み20μmのステンレス箔からなる金属支持基板を用意した(図3(a)参照)。
次いで、その金属支持基板の表面に、感光性ポリアミック酸樹脂のワニスを、スピンコーターを用いて均一に塗布し、次いで、塗布されたワニスを、90℃で15分加熱することにより、ベース皮膜を形成した。その後、そのベース皮膜を、フォトマスクを介して、700mJ/cm2で露光させ、190℃で10分加熱した後、アルカリ現像液を用いて現像した。その後、1.33Paに減圧した状態で、385℃で硬化させることにより、感光性ポリイミドからなるベース絶縁層を、金属支持基板の上に、導体パターンが形成される部分に対応し、かつ、次に形成する導体パターンの後端領域に対応して、ベース開口部が形成されるように形成した(図3(b)参照)。このベース絶縁層の厚みは、10μmであった。また、各ベース開口部は、平面視矩形状で、幅が80μm、長さが300μmであった。
次いで、導体パターンの表面およびグランド接続部の表面に形成された金属薄膜と、ベース絶縁層と、金属支持基板との各表面に、クロムをターゲットとするスパッタリングによって、クロム薄膜からなるスパッタリング皮膜を形成した。
ターゲット:Cr
到達真空度:1.33×10-3Pa
導入ガス流量(アルゴン):2.0×10-3m3/h
動作圧:0.16Pa
アース電極温度:20℃
電力:DC500W
スパッタリング時間:3秒
スパッタリング皮膜の厚み:100nm
次いで、125℃、12時間、大気中で加熱することにより、クロム薄膜からなるスパッタリング皮膜の表面を酸化して、酸化クロム層からなる半導電性層を形成した(図3(d)参照)。酸化クロム層の厚みは、100nmであった。
次いで、上記した感光性ポリアミック酸樹脂のワニスを、半導電性層の表面に、スピンコーターを用いて均一に塗布し、90℃で10分加熱することにより、厚み4μmの第1カバー皮膜を形成した。その後、その第1カバー皮膜を、フォトマスクを介して、700mJ/cm2で露光させ、180℃で10分加熱した後、アルカリ現像液を用いて現像することにより、第1カバー皮膜をパターンニングした。その後、1.33Paに減圧した状態で、385℃で硬化させた。これにより、感光性ポリイミドからなる第1カバー絶縁層を、上記したパターンで、後端領域における半導電性層の上に、形成した(図4(e)参照)。第1カバー絶縁層は、平面視矩形状であり、幅が40μm、長さが50μm、厚みが4μmであった。
次いで、第2カバー絶縁層を、ベース絶縁層の上に、後端領域においては、第1カバー絶縁層を被覆するように、先端領域および中間領域においては、導体パターンを被覆するように形成することにより、第1カバー絶縁層および第2カバー絶縁層からなるカバー絶縁層を上記したパターンとして形成した(図4(g)参照)。第2カバー絶縁層の厚みは、5μmであった。
比較例1
実施例1の回路付サスペンション基板の製造において、第1カバー絶縁層を先端領域および後端領域と中間領域とに連続して設けた以外は、実施例1と同様にして、回路付サスペンション基板を製造した(図12および図13参照)。
(評価)
耐久試験(導体パターンの短絡、および、金属支持基板のステンレスのイオンマイグレーション)
実施例1および比較例1により得られた回路付サスペンション基板の導体パターンに、85℃、85%RHの雰囲気下で、6Vの電圧を、1000時間、それぞれ印加した。
また、上記条件の耐久試験における1000時間後の、実施例1および比較例1の回路付サスペンション基板について、断面SEM観察および元素分析したところ、実施例1では、金属支持基板のステンレスのカバー絶縁層へのイオンマイグレーションが生じなかったことを確認した。一方、比較例1の回路付サスペンション基板では、金属支持基板のステンレスのカバー絶縁層へのイオンマイグレーションが確認された。
2 金属支持基板
3 ベース絶縁層
4 導体パターン
5 半導電性層
5A 一方側半導電性層
5B 他方側半導電性層
6 カバー絶縁層
7 グランド接続部
7A 一方側グランド接続部
7B 他方側グランド接続部
9a、9b 1対の配線(一方)
9c、9d 1対の配線(他方)
11 ベース開口部
14 中間領域
15 両端領域
15B 後端領域
15A 先端領域
Claims (5)
- 金属支持基板と、
前記金属支持基板の上に形成される絶縁層と、
前記絶縁層の上に形成され、間隔を隔てて配置される1対の配線を有する導体パターンと、
前記絶縁層の上に形成され、前記金属支持基板および前記導体パターンと電気的に接続される半導電性層とを備え、
前記導体パターンは、1対の前記配線の間隔が狭い第1領域と、前記第1領域よりも1対の前記配線の間隔が広い第2領域とを有し、
前記半導電性層は、前記第2領域に設けられていることを特徴とする、配線回路基板。 - 前記第2領域における1対の前記配線の間隔は、20μm以上であることを特徴とする、請求項1に記載の配線回路基板。
- 少なくとも1対の前記配線は、対向配置され、互いの電位が異なり、
前記半導電性層は、1対の前記配線の対向領域の外側片方において、前記金属支持基板と電気的に接続され、
カバー絶縁層が、前記半導電性層の上に形成されていることを特徴とする、請求項1または2に記載の配線回路基板。 - 前記半導電性層は、1対の前記配線の対向領域の外側片方において、前記金属支持基板と接触していることを特徴とする、請求項3に記載の配線回路基板。
- 前記絶縁層には、1対の前記配線の対向領域の外側片方において、厚み方向を貫通する開口部が形成されており、
前記開口部から露出する前記金属支持基板の上には、前記金属支持基板および前記半導電性層と接触するグランド接続部が設けられていることを特徴とする、請求項3に記載の配線回路基板。
Priority Applications (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006172744A JP4187757B2 (ja) | 2006-06-22 | 2006-06-22 | 配線回路基板 |
EP08169762A EP2040519B1 (en) | 2006-06-22 | 2007-06-06 | Wired Circuit Board |
DE602007000582T DE602007000582D1 (de) | 2006-06-22 | 2007-06-06 | Leiterplatte |
EP07109738A EP1871152B1 (en) | 2006-06-22 | 2007-06-06 | Wired circuit board |
DE602007013758T DE602007013758D1 (de) | 2006-06-22 | 2007-06-06 | Verdrahtete Leiterplatte |
CN2007101280207A CN101094561B (zh) | 2006-06-22 | 2007-06-21 | 布线电路基板 |
CN2009101305631A CN101557678B (zh) | 2006-06-22 | 2007-06-21 | 布线电路基板 |
US11/812,797 US7737365B2 (en) | 2006-06-22 | 2007-06-21 | Wired circuit board |
US12/382,266 US8247700B2 (en) | 2006-06-22 | 2009-03-12 | Wired circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006172744A JP4187757B2 (ja) | 2006-06-22 | 2006-06-22 | 配線回路基板 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008147859A Division JP4767284B2 (ja) | 2008-06-05 | 2008-06-05 | 配線回路基板 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008004756A JP2008004756A (ja) | 2008-01-10 |
JP2008004756A5 JP2008004756A5 (ja) | 2008-03-13 |
JP4187757B2 true JP4187757B2 (ja) | 2008-11-26 |
Family
ID=38442616
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006172744A Expired - Fee Related JP4187757B2 (ja) | 2006-06-22 | 2006-06-22 | 配線回路基板 |
Country Status (5)
Country | Link |
---|---|
US (2) | US7737365B2 (ja) |
EP (2) | EP2040519B1 (ja) |
JP (1) | JP4187757B2 (ja) |
CN (2) | CN101094561B (ja) |
DE (2) | DE602007000582D1 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4222882B2 (ja) * | 2003-06-03 | 2009-02-12 | 日東電工株式会社 | 配線回路基板 |
JP4916235B2 (ja) | 2006-06-29 | 2012-04-11 | 日東電工株式会社 | 配線回路基板 |
JP4923295B2 (ja) | 2006-09-13 | 2012-04-25 | 株式会社東芝 | サスペンション装置 |
US7972897B2 (en) * | 2007-02-05 | 2011-07-05 | Intermolecular, Inc. | Methods for forming resistive switching memory elements |
JP2009026875A (ja) * | 2007-07-18 | 2009-02-05 | Nitto Denko Corp | 配線回路基板 |
JP5161617B2 (ja) * | 2008-03-03 | 2013-03-13 | 日本メクトロン株式会社 | フレキシブル回路基板、及びその製造方法 |
JP4547035B2 (ja) * | 2008-11-10 | 2010-09-22 | 日東電工株式会社 | 配線回路基板およびその製造方法 |
JP5591592B2 (ja) * | 2010-06-01 | 2014-09-17 | 日本発條株式会社 | ヘッド・サスペンション配線構造 |
JP2012079378A (ja) * | 2010-09-30 | 2012-04-19 | Toshiba Corp | 配線構造、データ記録装置、及び電子機器 |
JP5603744B2 (ja) * | 2010-11-10 | 2014-10-08 | 日東電工株式会社 | 回路付サスペンション基板およびその製造方法 |
US10251269B2 (en) * | 2012-12-27 | 2019-04-02 | Kyocera Corporation | Wiring board, electronic device, and light emitting apparatus |
KR101416159B1 (ko) * | 2013-09-06 | 2014-07-14 | 주식회사 기가레인 | 접촉 패드를 구비하는 인쇄회로기판 |
JP6280828B2 (ja) * | 2014-07-07 | 2018-02-14 | 日東電工株式会社 | 回路付サスペンション基板 |
US9664577B1 (en) * | 2014-08-26 | 2017-05-30 | Amazon Technologies, Inc. | Force-sensitive resistor assemblies and methods |
JP6588328B2 (ja) * | 2015-12-21 | 2019-10-09 | 日本発條株式会社 | 配線回路基板の製造方法 |
JP6517754B2 (ja) * | 2016-07-12 | 2019-05-22 | 日本碍子株式会社 | 配線基板接合体 |
CN111279804B (zh) * | 2017-12-20 | 2023-10-24 | 住友电气工业株式会社 | 制造印刷电路板和层压结构的方法 |
WO2019221336A1 (ko) * | 2018-05-17 | 2019-11-21 | 엘지전자 주식회사 | 이동 단말기 |
JP7493952B2 (ja) | 2020-02-17 | 2024-06-03 | 日東電工株式会社 | 配線回路基板 |
Family Cites Families (93)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5143380B2 (ja) * | 1971-12-18 | 1976-11-20 | ||
US4109098A (en) * | 1974-01-31 | 1978-08-22 | Telefonaktiebolaget L M Ericsson | High voltage cable |
US4289920A (en) * | 1980-06-23 | 1981-09-15 | International Business Machines Corporation | Multiple bandgap solar cell on transparent substrate |
JPS6119083A (ja) * | 1984-07-05 | 1986-01-27 | キヤノン電子株式会社 | 導電部材 |
US4901121A (en) * | 1985-03-29 | 1990-02-13 | American Telephone & Telegraph Co., At&T Bell Labs. | Semiconductor device comprising a perforated metal silicide layer |
US4719436A (en) * | 1986-08-04 | 1988-01-12 | The United States Of America As Represented By The United States Department Of Energy | Stabilized chromium oxide film |
JPH0610485Y2 (ja) * | 1987-05-26 | 1994-03-16 | アルプス電気株式会社 | フレキシブルディスク用磁気ヘッド |
DE68923681D1 (de) * | 1988-11-09 | 1995-09-07 | Ajinomoto Kk | Blatt mit Kompositstruktur, das zur Wiedergabe oder Aufzeichnung reproduzierbarer elektrostatischer Bilder verwendet wird. |
US5039598A (en) * | 1989-12-29 | 1991-08-13 | Xerox Corporation | Ionographic imaging system |
JPH0755688Y2 (ja) * | 1992-06-12 | 1995-12-20 | ティアック株式会社 | ヘッド用フレキシブルプリント基板 |
US6341415B2 (en) * | 1992-08-31 | 2002-01-29 | Fujitsu Limited | Method for assembling a magnetic head assembly and magnetic disk drive using bonding balls connecting magnetic head terminals to wiring terminals |
US5340641A (en) * | 1993-02-01 | 1994-08-23 | Antai Xu | Electrical overstress pulse protection |
EP0721662A1 (en) * | 1993-09-30 | 1996-07-17 | Kopin Corporation | Three-dimensional processor using transferred thin film circuits |
US6011271A (en) * | 1994-04-28 | 2000-01-04 | Fujitsu Limited | Semiconductor device and method of fabricating the same |
KR970706343A (ko) * | 1994-09-26 | 1997-11-03 | 레퍼트 토마스 더블유. | 분쇄 탄소 섬유 보강된 중합체 조성물(milled carbon fiber reinforced polymer composition) |
US5742075A (en) * | 1994-10-07 | 1998-04-21 | Iowa State University Research Foundation, Inc. | Amorphous silicon on insulator VLSI circuit structures |
US5552950A (en) * | 1994-11-30 | 1996-09-03 | International Business Machines Corporation | Direct access storage device with magneto-resistive transducing head apparatus and a common read return signal line |
US5615078A (en) * | 1994-12-16 | 1997-03-25 | Aerovox Incorporated | Metallized film for electrical capacitors having a semiconductive layer extending entirely across the unmetallized margin |
US5675470A (en) * | 1995-07-07 | 1997-10-07 | The Regents Of The University Of California | Using sputter coated glass to stabilize microstrip gas chambers |
US5558977A (en) * | 1995-12-22 | 1996-09-24 | Eastman Kodak Company | Imaging element comprising a transparent magnetic layer and a transparent electrically-conductive layer |
JPH09223304A (ja) * | 1996-02-15 | 1997-08-26 | Tdk Corp | 磁気ヘッド装置 |
US5883759A (en) * | 1996-02-22 | 1999-03-16 | Seagate Technology, Inc. | Flex circuit head interconnect for improved electrical performance and ease of assembly |
JPH10261212A (ja) * | 1996-09-27 | 1998-09-29 | Nippon Mektron Ltd | 回路配線付き磁気ヘッド用サスペンションの製造法 |
US5781380A (en) * | 1997-04-01 | 1998-07-14 | Western Digital Corporation | Swing-type actuator assembly having internal conductors |
JP4105778B2 (ja) * | 1997-04-24 | 2008-06-25 | 株式会社渡辺商行 | 気流搬送装置 |
JP3634134B2 (ja) * | 1997-09-10 | 2005-03-30 | 富士通株式会社 | サスペンション、ヘッドスライダ支持装置、及びディスク装置 |
JP3226489B2 (ja) * | 1998-02-19 | 2001-11-05 | 日東電工株式会社 | 回路付きサスペンション基板 |
JP3992821B2 (ja) * | 1998-03-20 | 2007-10-17 | 富士通株式会社 | ヘッドスライダ支持装置、ディスク装置及びサスペンション |
US6506087B1 (en) * | 1998-05-01 | 2003-01-14 | Canon Kabushiki Kaisha | Method and manufacturing an image forming apparatus having improved spacers |
US6172903B1 (en) * | 1998-09-22 | 2001-01-09 | Canon Kabushiki Kaisha | Hybrid device, memory apparatus using such hybrid devices and information reading method |
US6326553B1 (en) * | 1998-10-16 | 2001-12-04 | Samsung Electronics, Co., Ltd | Scheme to avoid electrostatic discharge damage to MR/GMR head gimbal/stack assembly in hard disk applications |
JP3515442B2 (ja) * | 1998-12-10 | 2004-04-05 | サンコール株式会社 | 磁気ヘッドサスペンション |
TW413949B (en) * | 1998-12-12 | 2000-12-01 | Samsung Electronics Co Ltd | Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same |
JP3815094B2 (ja) * | 1998-12-24 | 2006-08-30 | 富士通株式会社 | ヘッドアセンブリ及びディスク装置 |
US6650519B1 (en) | 1999-08-17 | 2003-11-18 | Seagate Technology Llc | ESD protection by a high-to-low resistance shunt |
US6298212B1 (en) * | 1999-09-14 | 2001-10-02 | Fuji Xerox Co., Ltd. | Apparatus providing improved image transfer to an intermediate transfer belt |
JP4249360B2 (ja) * | 1999-11-02 | 2009-04-02 | 日東電工株式会社 | 回路基板およびその製造方法 |
JP2001209918A (ja) * | 1999-11-19 | 2001-08-03 | Nitto Denko Corp | 回路付サスペンション基板 |
KR20010051941A (ko) * | 1999-11-26 | 2001-06-25 | 가마이 고로 | 감광성 수지 조성물, 다공질 수지, 회로기판 및 무선서스펜션 기판 |
JP2002060490A (ja) * | 1999-12-10 | 2002-02-26 | Nitto Denko Corp | ポリアミド酸とそれより得られるポリイミド樹脂とそれらの回路基板への利用 |
US6316734B1 (en) * | 2000-03-07 | 2001-11-13 | 3M Innovative Properties Company | Flexible circuits with static discharge protection and process for manufacture |
JP4278834B2 (ja) * | 2000-06-02 | 2009-06-17 | 株式会社日立製作所 | 液晶表示装置とその製造方法 |
JP3935309B2 (ja) * | 2000-06-08 | 2007-06-20 | 日東電工株式会社 | 配線回路基板およびその製造方法 |
US6720577B2 (en) * | 2000-09-06 | 2004-04-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
JP2002080828A (ja) * | 2000-09-11 | 2002-03-22 | Toshiba Corp | 帯電防止用分散液と帯電防止膜および画像表示装置 |
US6771737B2 (en) * | 2001-07-12 | 2004-08-03 | Medtronic Ave, Inc. | X-ray catheter with miniature emitter and focusing cup |
US6995954B1 (en) * | 2001-07-13 | 2006-02-07 | Magnecomp Corporation | ESD protected suspension interconnect |
JP3692314B2 (ja) * | 2001-07-17 | 2005-09-07 | 日東電工株式会社 | 配線回路基板 |
US6791742B2 (en) * | 2001-07-30 | 2004-09-14 | Glimmerglass Networks, Inc. | MEMS structure with raised electrodes |
US6693735B1 (en) * | 2001-07-30 | 2004-02-17 | Glimmerglass Networks, Inc. | MEMS structure with surface potential control |
JP2003060207A (ja) * | 2001-08-09 | 2003-02-28 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
KR20030017748A (ko) * | 2001-08-22 | 2003-03-04 | 한국전자통신연구원 | 유기물 전계 효과 트랜지스터와 유기물 발광 다이오드가일체화된 유기물 전기 발광 소자 및 그 제조 방법 |
JP3631992B2 (ja) * | 2001-11-13 | 2005-03-23 | 日東電工株式会社 | 配線回路基板 |
US6943302B2 (en) * | 2002-01-07 | 2005-09-13 | Achilles Corporation | Flexible printed circuit board |
JP2004035825A (ja) | 2002-07-05 | 2004-02-05 | Kanegafuchi Chem Ind Co Ltd | 半導電性ポリイミドフィルムおよびその製造方法 |
US6801402B1 (en) * | 2002-10-31 | 2004-10-05 | Western Digital Technologies, Inc. | ESD-protected head gimbal assembly for use in a disk drive |
JP2004311955A (ja) * | 2003-03-25 | 2004-11-04 | Sony Corp | 超薄型電気光学表示装置の製造方法 |
JP4373115B2 (ja) * | 2003-04-04 | 2009-11-25 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP3964822B2 (ja) | 2003-05-07 | 2007-08-22 | 日東電工株式会社 | 回路付サスペンション基板の製造方法 |
JP4222882B2 (ja) * | 2003-06-03 | 2009-02-12 | 日東電工株式会社 | 配線回路基板 |
JP2005012933A (ja) * | 2003-06-19 | 2005-01-13 | Furukawa Electric Co Ltd:The | 常温収縮型ゴム絶縁筒 |
US7211454B2 (en) * | 2003-07-25 | 2007-05-01 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of a light emitting device including moving the source of the vapor deposition parallel to the substrate |
US7213984B2 (en) * | 2003-09-16 | 2007-05-08 | Fujifilm Corporation | Optical density-changing element, optical element and photographic unit |
US7489493B2 (en) | 2003-12-01 | 2009-02-10 | Magnecomp Corporation | Method to form electrostatic discharge protection on flexible circuits using a diamond-like carbon material |
JP4028477B2 (ja) * | 2003-12-04 | 2007-12-26 | 日東電工株式会社 | 回路付サスペンション基板およびその製造方法 |
JP4031756B2 (ja) * | 2003-12-22 | 2008-01-09 | 日東電工株式会社 | 配線回路基板 |
US8053171B2 (en) * | 2004-01-16 | 2011-11-08 | Semiconductor Energy Laboratory Co., Ltd. | Substrate having film pattern and manufacturing method of the same, manufacturing method of semiconductor device, liquid crystal television, and EL television |
CN100565307C (zh) * | 2004-02-13 | 2009-12-02 | 株式会社半导体能源研究所 | 半导体器件及其制备方法,液晶电视系统,和el电视系统 |
JP4927318B2 (ja) * | 2004-02-16 | 2012-05-09 | 株式会社クレハ | 機械加工用素材 |
JP2005235318A (ja) * | 2004-02-20 | 2005-09-02 | Nitto Denko Corp | 回路付サスペンション基板の製造方法 |
JP4019068B2 (ja) * | 2004-05-10 | 2007-12-05 | 日東電工株式会社 | 回路付サスペンション基板 |
JP4097636B2 (ja) * | 2004-08-05 | 2008-06-11 | 日東電工株式会社 | 配線回路基板前駆構造物集合シート及び該シートを用いた配線回路基板の製造方法 |
JP2006049751A (ja) * | 2004-08-09 | 2006-02-16 | Hitachi Global Storage Technologies Netherlands Bv | 磁気ディスク装置と、その配線接続構造及び端子構造 |
US7732334B2 (en) * | 2004-08-23 | 2010-06-08 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US7247529B2 (en) * | 2004-08-30 | 2007-07-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device |
JP2006086219A (ja) * | 2004-09-14 | 2006-03-30 | Nitto Denko Corp | 配線回路基板 |
JP4347776B2 (ja) | 2004-09-21 | 2009-10-21 | 日東電工株式会社 | 配線回路基板 |
JP4091938B2 (ja) | 2004-10-21 | 2008-05-28 | 日東電工株式会社 | 配線回路基板の製造方法 |
JP2006134421A (ja) | 2004-11-04 | 2006-05-25 | Nitto Denko Corp | 配線回路基板 |
JP2006185479A (ja) * | 2004-12-27 | 2006-07-13 | Hitachi Global Storage Technologies Netherlands Bv | ヘッド・ジンバル・アセンブリ及び磁気ディスク装置 |
JP2006225625A (ja) * | 2005-01-19 | 2006-08-31 | Nitto Denko Corp | 半導電性樹脂組成物および配線回路基板 |
JP4386863B2 (ja) * | 2005-02-21 | 2009-12-16 | 日本発條株式会社 | ヘッド・サスペンション |
JP4326484B2 (ja) * | 2005-02-21 | 2009-09-09 | 日本発條株式会社 | ヘッドサスペンション |
JP2006236489A (ja) * | 2005-02-25 | 2006-09-07 | Hitachi Global Storage Technologies Netherlands Bv | ヘッド・ジンバル・アセンブリの製造方法及びヘッド・ジンバル・アセンブリ |
JP2006260679A (ja) * | 2005-03-17 | 2006-09-28 | Fujitsu Ltd | 記録ディスク駆動装置およびヘッドサスペンションアセンブリ |
US7400470B2 (en) * | 2005-04-21 | 2008-07-15 | Hitachi Global Storage Technologies Netherlands B.V. | Head gimbal assembly and magnetic disk drive with specific solder ball or slider pad and electrode stud dimensioning to produce reliable solder ball connection using laser energy |
US7410839B2 (en) * | 2005-04-28 | 2008-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and manufacturing method thereof |
JP3828918B1 (ja) * | 2005-05-30 | 2006-10-04 | 日東電工株式会社 | 配線回路基板およびその製造方法 |
JP4170323B2 (ja) * | 2005-07-20 | 2008-10-22 | 富士通株式会社 | ヘッドスライダ用サスペンション |
JP2007311599A (ja) * | 2006-05-19 | 2007-11-29 | Fujitsu Ltd | 端子の接合方法 |
JP2007323682A (ja) * | 2006-05-30 | 2007-12-13 | Fujitsu Ltd | キャリッジアセンブリおよび記録ディスク駆動装置 |
JP4331738B2 (ja) * | 2006-05-30 | 2009-09-16 | 富士通株式会社 | フレキシブルプリント基板の配列方法 |
JP4916235B2 (ja) * | 2006-06-29 | 2012-04-11 | 日東電工株式会社 | 配線回路基板 |
-
2006
- 2006-06-22 JP JP2006172744A patent/JP4187757B2/ja not_active Expired - Fee Related
-
2007
- 2007-06-06 EP EP08169762A patent/EP2040519B1/en not_active Not-in-force
- 2007-06-06 EP EP07109738A patent/EP1871152B1/en not_active Not-in-force
- 2007-06-06 DE DE602007000582T patent/DE602007000582D1/de active Active
- 2007-06-06 DE DE602007013758T patent/DE602007013758D1/de active Active
- 2007-06-21 CN CN2007101280207A patent/CN101094561B/zh not_active Expired - Fee Related
- 2007-06-21 US US11/812,797 patent/US7737365B2/en not_active Expired - Fee Related
- 2007-06-21 CN CN2009101305631A patent/CN101557678B/zh not_active Expired - Fee Related
-
2009
- 2009-03-12 US US12/382,266 patent/US8247700B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101094561B (zh) | 2010-07-21 |
JP2008004756A (ja) | 2008-01-10 |
EP1871152A1 (en) | 2007-12-26 |
CN101094561A (zh) | 2007-12-26 |
DE602007013758D1 (de) | 2011-05-19 |
US20070295534A1 (en) | 2007-12-27 |
US20090183907A1 (en) | 2009-07-23 |
EP2040519B1 (en) | 2011-04-06 |
CN101557678A (zh) | 2009-10-14 |
CN101557678B (zh) | 2011-04-13 |
US7737365B2 (en) | 2010-06-15 |
EP1871152B1 (en) | 2009-02-25 |
US8247700B2 (en) | 2012-08-21 |
EP2040519A3 (en) | 2009-05-06 |
EP2040519A2 (en) | 2009-03-25 |
DE602007000582D1 (de) | 2009-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4187757B2 (ja) | 配線回路基板 | |
JP4749221B2 (ja) | 配線回路基板 | |
JP4916235B2 (ja) | 配線回路基板 | |
JP4919727B2 (ja) | 配線回路基板 | |
US7465884B2 (en) | Wired circuit board | |
JP4178166B2 (ja) | 配線回路基板 | |
JP4767284B2 (ja) | 配線回路基板 | |
JP4749166B2 (ja) | 配線回路基板 | |
JP4865573B2 (ja) | 配線回路基板およびその製造方法 | |
JP4295312B2 (ja) | 配線回路基板およびその製造方法 | |
US8071886B2 (en) | Wired circuit board having a semiconductive grounding layer and producing method thereof | |
JP4845514B2 (ja) | 配線回路基板およびその製造方法 | |
JP4295311B2 (ja) | 配線回路基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080125 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080408 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080605 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080904 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080909 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140919 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |