JP3964822B2 - 回路付サスペンション基板の製造方法 - Google Patents

回路付サスペンション基板の製造方法 Download PDF

Info

Publication number
JP3964822B2
JP3964822B2 JP2003128991A JP2003128991A JP3964822B2 JP 3964822 B2 JP3964822 B2 JP 3964822B2 JP 2003128991 A JP2003128991 A JP 2003128991A JP 2003128991 A JP2003128991 A JP 2003128991A JP 3964822 B2 JP3964822 B2 JP 3964822B2
Authority
JP
Japan
Prior art keywords
thin film
layer
metal
metal thin
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003128991A
Other languages
English (en)
Other versions
JP2004335700A (ja
Inventor
淳 石井
武 吉見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2003128991A priority Critical patent/JP3964822B2/ja
Priority to US10/833,063 priority patent/US7556719B2/en
Priority to CN200410038770.1A priority patent/CN1610486B/zh
Publication of JP2004335700A publication Critical patent/JP2004335700A/ja
Application granted granted Critical
Publication of JP3964822B2 publication Critical patent/JP3964822B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0254High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257Overvoltage protection
    • H05K1/0259Electrostatic discharge [ESD] protection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0302Properties and characteristics in general
    • H05K2201/0317Thin film conductor layer; Thin film passive component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0315Oxidising metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base

Description

【0001】
【発明の属する技術分野】
本発明は、回路付サスペンション基板の製造方法、詳しくは、電気機器や電子機器に用いられる回路付サスペンション基板の製造方法に関する。
【0002】
【従来の技術】
フレキシブル配線回路基板などの配線回路基板は、例えば、銅箔などの導体層の片面または両面に、ポリイミド樹脂などの絶縁層が積層されることにより形成されており、各種の電気機器や電子機器に広く用いられている。
【0003】
このような配線回路基板に、部品を実装する場合には、その実装工程において、静電気により実装部品が破壊されることがある。
【0004】
そのため、例えば、特開平8−153940号公報には、フレキシブル回路基板において、絶縁層の表面に、蒸着法、スパッタリング法、無電解めっき法などにより金属層を形成して、静電気のアースまたは低減を図ることが提案されている。
【0005】
【特許文献1】
特開平8−153940号公報
【発明が解決しようとする課題】
しかるに、絶縁層の表面に金属層を形成すると、表面抵抗値が著しく低下するので、静電気対策にはなり得るが、その著しい表面抵抗値の低下に起因して、却って装置の誤作動が生じる原因となる。
【0006】
本発明は、このような事情に鑑みなされたものであって、その目的とするところは、装置の誤作動を防止しつつ、静電気破壊を有効に防止することのできる、回路付サスペンション基板を提供することにある。
【0007】
【課題を解決するための手段】
上記の目的を達成するため、本発明の回路付サスペンション基板の製造方法は、金属支持層と、前記金属支持層の上に形成されるベース絶縁層と、前記ベース絶縁層の上に形成される導体層と、前記導体層の上に形成されるカバー絶縁層とを備える回路付サスペンション基板を用意する工程、前記カバー絶縁層の表面に厚み3〜7nmの金属薄膜を形成する工程、前記金属薄膜の表面に酸化金属層を、前記金属薄膜および前記酸化金属層からなり、表面抵抗値が10 〜10 10 Ω/□の半導電体層が形成されるように、形成する工程を含むことを特徴としている。
【0008】
また、この方法においては、前記カバー絶縁層の表面に金属薄膜を形成する工程において、スパッタリング法によって、前記金属薄膜を形成することが好ましい。
【0009】
また、この方法においては、前記金属薄膜の表面に酸化金属層を形成する工程において、前記金属薄膜の表面を加熱により酸化させて、前記酸化金属層を形成することが好ましい。
【0010】
また、この方法においては、前記金属薄膜の表面に酸化金属層を形成する工程において、スパッタリング法によって、前記酸化金属層を形成することも好ましい。
また、この方法においては、前記金属薄膜がクロムからなり、前記酸化金属層が酸化クロムからなることも好ましい。
【0011】
また、本発明は、金属支持層と、前記金属支持層の上に形成されるベース絶縁層と、前記ベース絶縁層の上に形成される導体層と、前記導体層の上に形成されるカバー絶縁層と、前記カバー絶縁層が開口されることにより露出する導体層からなる端子部とを備える回路付サスペンション基板を用意する工程、前記カバー絶縁層の表面および前記端子部の表面に厚み3〜7nmの金属薄膜を形成する工程、前記金属薄膜の表面に酸化金属層を、前記金属薄膜および前記酸化金属層からなり、表面抵抗値が10 〜10 10 Ω/□の半導電体層が形成されるように、形成する工程、前記端子部の表面に形成された前記金属薄膜および前記酸化金属層を除去する工程を含む、回路付サスペンション基板の製造方法をも含んでいる。
【0012】
また、この方法においては、前記カバー絶縁層の表面および前記端子部の表面に金属薄膜を形成する工程において、スパッタリング法によって、前記金属薄膜を形成することが好ましい。
【0013】
また、この方法においては、前記金属薄膜の表面に酸化金属層を形成する工程において、前記金属薄膜の表面を加熱により酸化させて、前記酸化金属層を形成することが好ましい。
【0014】
また、この方法においては、前記金属薄膜の表面に酸化金属層を形成する工程において、スパッタリング法によって、前記酸化金属層を形成することも好ましい。
また、この方法では、前記端子部の表面に形成された前記金属薄膜および前記酸化金属層を除去する工程において、複数の前記端子部の表面と、各前記端子部の間およびそれらの周囲を含むカバー絶縁層の表面部分とに形成された金属薄膜および酸化金属層を除去することが好ましい。
また、この方法では、前記金属薄膜がクロムからなり、前記酸化金属層が酸化クロムからなることが好ましい。
【0015】
【発明の実施の形態】
本発明の回路付サスペンション基板の製造方法では、まず、回路付サスペンション基板を用意する。回路付サスペンション基板としては、金属支持層と、金属支持層の上に形成されるベース絶縁層と、ベース絶縁層の上に形成される導体層と、導体層の上に形成されるカバー絶縁層とを有している回路付サスペンション基板であれば、特に制限されない。なお、回路付サスペンション基板において、導体層は、例えば、サブトラクティブ法、アディティブ法、セミアディティブ法などの公知のパターンニング法によって、所定の配線回路パターンとして形成されている。
【0016】
また、このような回路付サスペンション基板には、通常、外部回路や電子部品と電気的に接続するための端子部が設けられている。端子部は、カバー絶縁層の所定部分を、例えば、エッチング、パターンニング、ドリル穿孔などの公知の方法によって開口させて、その開口部から露出する導体層として設けることができる。
【0017】
図1は、本発明の回路付サスペンション基板の製造方法の一実施形態を示す工程断面図である。以下、図1を参照しつつ、本発明の回路付サスペンション基板の製造方法の一実施形態を説明する。
【0018】
この方法では、図1(a)に示すように、まず、回路付サスペンション基板1を用意する。
【0019】
この回路付サスペンション基板1は、金属支持層2と、その金属支持層2上に形成されたベース絶縁層3と、そのベース絶縁層3上に形成された導体層4と、その導体層4上に形成されたカバー絶縁層5とを備えている。
【0020】
このような回路付サスペンション基板1は、例えば、まず、ステンレス箔などからなる金属支持層2上に、感光性ポリアミド酸樹脂を含む溶液を塗布し、露光および現像により所定のパターンを形成した後、これを加熱硬化させて、ポリイミド樹脂からなるベース絶縁層3を形成する。次いで、このベース絶縁層3上に、セミアディティブ法によって、導体層4を所定の配線回路パターンとして形成した後、その導体層4を含むベース絶縁層3上に、感光性ポリアミド酸樹脂を含む溶液を塗布し、露光および現像により所定のパターンを形成した後、これを加熱硬化させて、ポリイミド樹脂からなるカバー絶縁層5を形成することにより、得ることができる。
【0021】
また、このような回路付サスペンション基板1においては、カバー絶縁層5が開口されることにより、端子部6が設けられている(図2参照)。端子部6は、例えば、カバー絶縁層5を形成するときに、感光性ポリアミド酸樹脂を、導体層4における端子部6を形成する部分が露出されるようにパターン化することにより、設けることができる。
【0022】
そして、この方法では、図1(b)に示すように、カバー絶縁層5の表面全面および端子部6の表面全面に、金属薄膜7を形成する。
【0023】
金属薄膜7を形成するための金属は、特に制限されないが、例えば、クロム、ニッケル、アルミニウム、チタン、タンタル、錫、亜鉛、ジルコニウム、シリコン、ガリウム、インジウムおよびこれらの合金などが挙げられる。好ましくは、クロムが挙げられる。クロムの酸化皮膜は、高温高湿下においても変化の少ない、安定した表面抵抗値を得ることができる。
【0024】
また、金属薄膜7は、その厚みが、3〜7nmの範囲に設定される。これより厚いと、金属薄膜7の表面に酸化金属層8を形成しても、表面抵抗値が上昇しにく、また、これより薄いと、後述する加熱により酸化する工程において、金属薄膜7における厚さ方向すべてが酸化されてしまい、金属薄膜7が絶縁体となる。
【0025】
金属薄膜7の形成は、特に制限されないが、例えば、スパッタリング法、真空蒸着法、イオンプレーティング法などの公知の物理蒸着法(PVD法)が用いられる。カバー絶縁層5に対する密着性がよいという観点から、好ましくは、スパッタリング法が用いられる。
【0026】
スパッタリング法では、例えば、図3に示すスパッタリング装置が用いられる。すなわち、図3において、このスパッタリング装置では、真空チャンバー21内に、ターゲット22(金属薄膜7を形成するための金属)およびアース電極23が所定の間隔を隔てて対向配置されている。ターゲット22には、電源24が接続されるとともに、プラズマエミッションモニター25が、ターゲット22に対してプラズマ発光可能に配置されている。なお、電源24は、特に制限されず、パルス電源、直流電源、交流電源などが用いられる。
【0027】
また、アース電極23は、接地されるとともに、その表面に基板26が設置されている。(ここで、基板26は、図1(a)により用意された回路付サスペンション基板1であって、その端子部6を含むカバー絶縁層5側が、ターゲット22と対向するような状態で設置される。)
そして、真空チャンバー21内に、アルゴンなどの不活性ガスを導入ガスとして導入し、電源24から電力を印加して、プラズマエミッションモニター25にて、プラズマの発光強度を一定に保持しながら、ターゲット22を所定時間スパッタリングする。これによって、カバー絶縁層5の表面全面および端子部6の表面全面に、金属薄膜7が形成される。
【0028】
なお、このような金属薄膜7の形成のためのスパッタリング条件の一例を、下記に示す。
【0029】
到達真空度:1.33×10−5〜1.33×10−2Pa
導入ガス流量(アルゴン):1.2×10−3〜2.4×10−3/h
動作圧(導入ガス導入後の真空度):1.33×10−2〜1.33Pa
アース電極温度:10〜100℃
電力:100〜400W
スパッタリング時間:15秒〜15分
スパッタリング法では、真空度、ターゲット22の純度、印加する電源24の電力、膜厚、導入ガス流量、プラズマ発光強度などの因子を制御する必要があるが、とりわけ、膜厚およびプラズマ発光強度の制御が重要となる。例えば、プラズマ発光強度は、表1に示すように、ターゲット22に用いられる金属の種類によって特有の発光スペクトル(適合スペクトル)があり、この発光強度を、一定に保持するように導入ガス流量を制御することによって、金属皮膜7を、再現性の高い特性を有する皮膜として得ることができる。
【0030】
【表1】
Figure 0003964822
プラズマの発光強度は、プラズマエミッションモニター25のセットポイントにて制御する。この制御は、導入ガスを導入する前の発光強度を90%として、その相対値をセットポイントとして設定する。
【0031】
なお、このようなスパッタリング法においては、より具体的には、直流スパッタリング法、高周波スパッタリング法、マグネトロンスパッタリング法あるいはこれらの複合化法などの公知のスパッタリング法が適宜選択される。
【0032】
また、真空蒸着法では、例えば、真空チャンバー内に、蒸着材料(金属)と、基板(回路付サスペンション基板1)とを所定の間隔を隔てて対向配置し、真空下、例えば、抵抗加熱法、外熱るつぼ法、電子ビーム法、高周波法、レーザ法などの加熱法によって、カバー絶縁層5の表面全面および端子部6の表面全面に、蒸着材料を蒸着させることにより、金属薄膜7を形成する。
【0033】
また、イオンプレーティング法では、例えば、真空チャンバー内に、蒸着材料(金属)と、基板(回路付サスペンション基板1)とを所定の間隔を隔てて対向配置し、アルゴンなどの不活性ガスをプラズマガスとして導入し、真空下、例えば、直流放電励起方式、高周波放電励起方式、ホローカソード放電方式、アーク放電方式などの放電方式によって、プラズマ放電を発生させることにより、カバー絶縁層5の表面全面および端子部6の表面全面に金属薄膜7を形成する。
【0034】
次いで、この方法では、図1(c)に示すように、金属薄膜7の表面全面に、酸化金属層8を形成する。
【0035】
酸化金属層8の形成は、特に制限されないが、例えば、加熱により酸化する方法、または、スパッタリング法が用いられる。
【0036】
加熱により酸化する方法では、金属薄膜7の表面を加熱により酸化させて酸化金属層8を形成する。加熱する方法は、特に制限されず、例えば、加熱炉などを用いて大気中で加熱すればよい。加熱温度は、例えば、50〜400℃、好ましくは、100〜250℃であり、加熱時間は、例えば、1分〜12時間である。これによって、金属薄膜7の表面に非常に薄い酸化金属層8が形成される。
【0037】
なお、このような加熱により形成される酸化金属層8は、非常に薄いが、その生成は、ESCA、AES(オージェ電子分光法)、SIMS(2次イオン質量分析法)などによって確認することができる。
【0038】
また、これによって形成される酸化金属層8は、電気抵抗値が非常に大きい一方で、金属薄膜7の電気抵抗値は非常に小さいので、これら金属薄膜7と酸化金属層8とによって、半導電体層9を形成することができる。
【0039】
また、スパッタリング法では反応性スパッタリング法が好ましく用いられる。反応性スパッタリング法では、上記した図3に示すスパッタリング装置において、真空チャンバー21内に酸素を含む導入ガスを導入する以外は、上記のスパッタリング法と同様の方法を用いることができる。
【0040】
より具体的には、ターゲット22として、上記した金属薄膜7を形成するための金属と同様の金属を配置するとともに、基板26として、金属薄膜7が形成された回路付サスペンション基板1であって、その金属薄膜7側が、ターゲット22と対向するような状態で設置する。
【0041】
そして、真空チャンバー21内に、酸素を必須としてアルゴンや窒素が任意の割合で混合された反応性ガス(例えば、Ar/O混合ガス、N/O混合ガス)を導入ガスとして導入し、電源24から電力を印加して、プラズマエミッションモニター25にて、プラズマの発光強度を一定に保持しながら、ターゲット22を所定時間スパッタリングする。これによって、金属薄膜7の表面全面に酸化金属層8が形成される。
【0042】
なお、このような酸化金属層8の形成のための反応性スパッタリング条件の一例を、下記に示す。
【0043】
Figure 0003964822
このような反応性スパッタリング法においては、酸素の導入ガス流量およびスパッタリング時間の制御が特に重要であり、これらを適切に調整することによって、電気抵抗値の大きい酸化金属層8を均一に形成することができる。また、このような反応性スパッタリング法によって得られた酸化金属層8の厚みは、例えば、2〜30nmである。
【0044】
また、上記条件において反応性スパッタリングにより酸化金属層8を形成すれば、表面抵抗値が大きい、より具体的には、表面抵抗値が1010〜1013Ω/□の均一な酸化金属層8を形成することができる(予備実験として確認ずみ)。一方、酸化金属層8を形成する以前の金属薄膜7の表面抵抗値は小さく、より具体的には、表面抵抗値が10〜10Ω/□程度である。そのため、これら金属薄膜7と酸化金属層8とによって、上記と同様に半導電体層9を形成することができる。
【0045】
また、反応性スパッタリングでなく、金属酸化物をターゲットとした、通常のスパッタリング法によっても、酸化金属層8を形成することができる。
【0046】
金属酸化物ターゲットを用いたスパッタリング法では、金属酸化物ターゲットとして、例えば、CrO、ZrO、SiO、SnO、TiO、Al、MgOが用いられる。好ましくは、CrOが用いられる。スパッタリングの方法としては、上記した図3に示すスパッタリング装置において、電源が交流電流(RF)に限定される以外は、上記のスパッタリング法と同様の方法を用いることができる。
【0047】
より具体的には、ターゲット22として、上記した金属薄膜7を形成するための金属ターゲットとは別に金属酸化物ターゲットを配置するとともに、基板26として、金属薄膜7が形成された回路付サスペンション基板1であって、その金属薄膜7側がターゲット22と対向するような状態で設置する。
【0048】
そして、真空チャンバー21内にアルゴンや窒素を導入し、電源24から電力を印加して、プラズマエミッションモニター25にてプラズマの発光強度を一定に保ちながらターゲット22を所定時間スパッタリングする。これによって金属薄膜7の表面全面に酸化金属層8が形成される。
【0049】
なお、このような酸化金属層8の形成のためのスパッタリングの条件の一例を下記に示す。
【0050】
Figure 0003964822
このようなスパッタリング法においては、スパッタリング時間の制御が重要であり、これを適切に調整することによって、電気抵抗値の大きい酸化金属層8を形成することができる。なお、金属酸化物ターゲットを用いたスパッタリング法で得られた酸化金属層8の厚みは、例えば、2〜30nmである。
【0051】
また、上記条件において、金属酸化物ターゲットを用いてスパッタリング法で酸化金属層8を形成すれば、表面抵抗が大きい、具体的には表面抵抗値が、1010〜1013Ω/□の均一な酸化金属層8を形成することができる(予備実験として確認ずみ)。一方、酸化金属層8を形成する以前の金属薄膜7の表面抵抗値は小さく、より具体的には、表面抵抗値は、10〜10Ω/□程度である。そのため、これら金属薄膜7と酸化金属層8とによって、上記と同様に半導電体層9を形成することができる。
【0052】
そして、このような、加熱により酸化する方法やスパッタリング法などによって形成された半導電体層9の表面抵抗値は、電気抵抗値の小さな金属薄膜7と電気抵抗値の大きな酸化金属層8との平均的な値として得られ10〜1010Ω/□の範囲である。半導電体層9の表面抵抗値が10 Ω/□未満であると、後述する端子部6において、めっきによりパッド部10を形成するときに、酸化金属層8の表面もめっきされてしまい、実装部品の誤作動を生じる。
【0053】
なお、表面抵抗値の単位は、慣用的に(Ω/□)として表される。
【0054】
そして、この方法では、端子部6と、その端子部6に実装される実装部品との間の導通を図るべく、図1(d)に示すように、端子部6の表面に形成された金属薄膜7および酸化金属層8を除去する。
【0055】
金属薄膜7および酸化金属層8の除去は、特に制限されないが、例えば、エッチング法が好ましく用いられる。
【0056】
エッチング法では、回路付サスペンション基板1における端子部6およびその近傍部分以外にエッチングレジストを設けて、端子部6およびその近傍部分(図2において、各端子部6の間およびそれらの周囲を含むカバー絶縁層5の表面部分であって、点線の範囲Xとして示される。)の酸化金属層8および金属薄膜7をエッチング液を用いて除去する。
【0057】
エッチング液の種類は、酸化金属層8および金属薄膜7の金属の種類によって適宜選択されるが、例えば、クロムである場合には、フェリシアン化カリウム系、過マンガン酸カリウム系、メタケイ酸ナトリウム系、硝酸第2セリウムアンモン系、塩酸系、硫酸系、硝酸系などのエッチング液が用いられる。
【0058】
なお、エッチングレジストは、金属薄膜7を形成するときに、端子部6およびその近傍に予め設けてもよいが、スパッタリング法による金属薄膜7の形成において、エッチングレジストが存在すると、真空チャンバー21内において、エッチングレジストからガスが発生して真空度が低下する場合がある。そのため、上記したように、金属薄膜7および酸化金属層8を形成した後、端子部6およびその近傍部分の金属薄膜7および酸化金属層8を除去することが好ましい。
【0059】
また、端子部6における導体層4が銅からなり、その上に形成される金属薄膜7がクロムからなり、かつ、金属薄膜7であるクロム薄膜に、導体層4である下地の銅が露出する微細孔が存在している場合には、銅を溶解してクロムを溶解しないエッチング液(例えば、硫酸系、過酸化水素系、塩酸系)を用いて、金属薄膜7であるクロムを溶解することなく微細孔を介して導体層4の表面部分の銅を溶解することによって、その銅が溶解された部分のクロムからなる金属薄膜7および酸化金属層8を、エッチングレジストを用いずに除去することができる。
【0060】
また、上記においては、酸化金属層8を形成した後で、金属薄膜7および酸化金属層8を除去するようにしたが、例えば、金属薄膜7をエッチングにより除去した後で、酸化金属層8を形成するようにしてもよい。このような方法では、金属薄膜7の方が酸化金属層8よりも種々のエッチング液に溶解しやすいという利点がある。
【0061】
そして、この方法では、図1(e)に示すように、金属薄膜7および酸化金属層8が除去された端子部6に、例えば、ニッケルおよび金を、順次電解めっきすることによりパッド部10を形成し、その後、図示しないが、金属支持層2を所定形状にエッチングすることによって、金属薄膜7および酸化金属層8が形成された回路付サスペンション基板1を得る。
【0062】
そして、このような方法によれば、カバー絶縁層5の表面に、金属薄膜7および酸化金属層8からなる半導電体層9が形成されるので、静電気により実装部品が破壊されることを有効に防止することができる。しかも、金属薄膜7のみを形成した場合のように、表面抵抗値が低くなり過ぎることもなく、装置の誤作動が生じることも、有効に防止することができる。
【0063】
また、例えば、カバー絶縁層5の表面に、反応性スパッタリング法によって、直接、酸化金属層8を形成した場合には、真空チャンバー21中の酸素濃度が必ずしも均一にならないため、酸素の導入ガス流量のわずかな違いで表面抵抗値が大きく変化し、形成された酸化金属層8の表面抵抗値に、ばらつきを生じる。一方、酸素の導入ガス流量を多くして、スパッタリング時間を短くすると、ばらつきは低減されるが、表面抵抗値が非常に大きくなり、半導電体層9としての好ましい範囲の上限値(1010Ω/□)を超えてしまう。また、金属酸化物ターゲットを用いたスパッタリング法によって、直接、酸化金属層8を形成した場合にも、表面抵抗値が非常に大きくなり、半導電体層9としての好ましい範囲の上限値(1010Ω/□)を超えてしまう。
【0064】
しかし、上記したように、金属薄膜7および酸化金属層8を順次形成すれば、表面抵抗値が、均一で、かつ、10〜1010Ω/□の範囲の半導電体層9を形成することができる。
【0071】
【実施例】
以下に実施例および比較例を示し、本発明をさらに具体的に説明するが、本発明は、何ら実施例および比較例に限定されるものではない。
【0072】
実施例1
幅250mmの長尺ステンレス箔(厚み20μm)からなる金属支持層上に、感光性ポリアミド酸樹脂を含む溶液を塗布し、露光および現像により所定のパターンを形成した後、これを加熱硬化させて、ポリイミド樹脂からなるベース絶縁層(厚み10μm)を形成した。次いで、このベース絶縁層上に、セミアディティブ法によって、導体層(厚み15μm)を所定の配線回路パターンとして形成した後、その導体層を含むベース絶縁層上に、感光性ポリアミド酸樹脂を含む溶液を塗布し、露光および現像により所定のパターンを形成した後、これを加熱硬化させて、ポリイミド樹脂からなるカバー絶縁層(厚み3μm)を形成し、これによって、回路付サスペンション基板を得た(図1(a)参照)。なお、この回路付サスペンション基板は、カバー絶縁層が開口される部分に導体層が露出する端子部を備えている。
【0073】
次いで、カバー絶縁層の表面全面および端子部の表面全面に、スパッタリング法によってクロム薄膜からなる金属薄膜を形成した(図1(b)参照)。なお、スパッタリングは、上記と同様の方法において、下記の条件で測定した。
【0074】
ターゲット:Cr
到達真空度:8×10−3Pa
導入ガス流量(アルゴン):1.8×10−3/h
動作圧:0.27Pa
アース電極温度:20℃
電力(パルス電源):125W(電圧227V、電流0.55A)
スパッタリング時間:1分
金属薄膜の厚み:7nm
次いで、125℃、12時間、大気中で加熱することにより、クロム薄膜からなる金属薄膜の表面を酸化して、酸化金属層を形成した(図1(c)参照)。なお、酸化金属層が形成されていることはESCAにて確認した。
【0075】
次いで、回路付サスペンション基板における端子部およびその近傍以外に、フォトリソグラフィー法によってエッチングレジストを形成し、エッチング液として、硝酸第2セリウムアンモンおよび硝酸の混合水溶液を用いて、端子部およびその近傍部分の酸化金属層および金属薄膜をエッチング除去した(図1(d)参照)。
【0076】
その後、端子部の導体層の表面に、電解ニッケルめっきおよび電解金めっきを順次施して、パッド部を形成し(図1(e)参照)、金属支持層を所定形状にエッチングすることにより、酸化金属層および金属薄膜が形成された回路付サスペンション基板を得た。
【0077】
実施例2
酸化金属層の形成を、加熱による酸化に代えて、下記の条件の反応性スパッタリング法にした以外は、実施例1と同様の方法によって、酸化金属層および金属薄膜が形成された回路付サスペンション基板を得た。
【0078】
Figure 0003964822
比較例1
金属薄膜を形成せずに、カバー絶縁層に、直接、酸化金属層を下記の条件の反応性スパッタリング法によって形成した以外は、実施例1と同様の方法によって、酸化金属層および金属薄膜が形成された回路付サスペンション基板を得た。
【0079】
Figure 0003964822
評価
金属支持層(ステンレス)の幅方向において、5箇所の表面抵抗値を測定した。なお、表面抵抗値の測定は、表面抵抗測定装置(三菱化学(株)製、Hiresta−up MCP−HT450)を用いて、温度25℃、湿度15%で測定した。その結果を表2に示す。
【0080】
【表2】
Figure 0003964822
表2に示すように、実施例1、2は、比較例1に比べて、ばらつきが小さいことがわかる。また、比較例1では、表面抵抗値が1010Ω/□を超えているものがあった。
【0081】
実施例3
酸化金属層の形成を、加熱による酸化に代えて、下記の条件の金属酸化物ターゲットを用いたスパッタリング法にした以外は、実施例1と同様の方法によって、酸化金属層および金属薄膜が形成された回路付サスペンション基板を得た。
【0082】
ターゲット:CrO
到達真空度:8×10−5Pa
導入ガス流量:1.2×10−3/h
動作圧:0.27Pa
アース電極温度:20℃
電力(RF電源):400W
スパッタリング時間:1分
酸化金属層の厚み:7nm
【発明の効果】
以上に述べたように、本発明の回路付サスペンション基板の製造方法によれば、カバー絶縁層の表面に、金属薄膜および酸化金属層からなり、表面抵抗値が10 〜10 14 Ω/□の半導電体層が形成されるので、静電気により実装部品が破壊されることを有効に防止することができる。しかも、金属薄膜のみを形成した場合のように、表面抵抗値が低くなり過ぎることもなく、装置の誤作動が生じることも、有効に防止することができる。
【0083】
さらに、カバー絶縁層の表面に、反応性スパッタリング法や金属酸化物ターゲットを用いたスパッタリング法によって、直接、酸化金属層を形成する場合に比べて、表面抵抗値が、均一で、かつ、好適な範囲の半導電体層を形成することができる。
【図面の簡単な説明】
【図1】 本発明の回路付サスペンション基板の製造方法の一実施形態を示す工程断面図であって、
(a)は、回路付サスペンション基板を用意する工程、
(b)は、カバー絶縁層の表面全面および端子部の表面全面に、金属薄膜を形成する工程、
(c)は、金属薄膜の表面全面に、酸化金属層を形成する工程、
(d)は、端子部およびその近傍部分に形成された金属薄膜および酸化金属層を除去する工程、
(e)は、端子部にパッド部を形成する工程を示す。
【図2】 図1に示す回路付サスペンション基板の端子部の平面図である。
【図3】 スパッタリング装置の一実施形態を示す概略構成図である

Claims (11)

  1. 金属支持層と、前記金属支持層の上に形成されるベース絶縁層と、前記ベース絶縁層の上に形成される導体層と、前記導体層の上に形成されるカバー絶縁層とを備える回路付サスペンション基板を用意する工程、
    前記カバー絶縁層の表面に厚み3〜7nmの金属薄膜を形成する工程、
    前記金属薄膜の表面に酸化金属層を、前記金属薄膜および前記酸化金属層からなり、表面抵抗値が10 〜10 10 Ω/□の半導電体層が形成されるように、形成する工程
    を含むことを特徴とする、回路付サスペンション基板の製造方法。
  2. 前記カバー絶縁層の表面に金属薄膜を形成する工程において、
    スパッタリング法によって、前記金属薄膜を形成することを特徴とする、請求項1に記載の回路付サスペンション基板の製造方法。
  3. 前記金属薄膜の表面に酸化金属層を形成する工程において、
    前記金属薄膜の表面を加熱により酸化させて、前記酸化金属層を形成することを特徴とする、請求項1または2に記載の回路付サスペンション基板の製造方法。
  4. 前記金属薄膜の表面に酸化金属層を形成する工程において、
    スパッタリング法によって、前記酸化金属層を形成することを特徴とする、請求項1または2に記載の回路付サスペンション基板の製造方法。
  5. 前記金属薄膜がクロムからなり、
    前記酸化金属層が酸化クロムからなることを特徴とする、請求項1〜4のいずれかに記載の回路付サスペンション基板の製造方法。
  6. 金属支持層と、前記金属支持層の上に形成されるベース絶縁層と、前記ベース絶縁層の上に形成される導体層と、前記導体層の上に形成されるカバー絶縁層と、前記カバー絶縁層が開口されることにより露出する導体層からなる端子部とを備える回路付サスペンション基板を用意する工程、
    前記カバー絶縁層の表面および前記端子部の表面に厚み3〜7nmの金属薄膜を形成する工程、
    前記金属薄膜の表面に酸化金属層を、前記金属薄膜および前記酸化金属層からなり、表面抵抗値が10 〜10 10 Ω/□の半導電体層が形成されるように、形成する工程、
    前記端子部の表面に形成された前記金属薄膜および前記酸化金属層を除去する工程
    を含むことを特徴とする、回路付サスペンション基板の製造方法。
  7. 前記カバー絶縁層の表面および前記端子部の表面に金属薄膜を形成する工程において、
    スパッタリング法によって、前記金属薄膜を形成することを特徴とする、請求項に記載の回路付サスペンション基板の製造方法。
  8. 前記金属薄膜の表面に酸化金属層を形成する工程において、
    前記金属薄膜の表面を加熱により酸化させて、前記酸化金属層を形成することを特徴とする、請求項またはに記載の回路付サスペンション基板の製造方法。
  9. 前記金属薄膜の表面に酸化金属層を形成する工程において、
    スパッタリング法によって、前記酸化金属層を形成することを特徴とする、請求項またはに記載の回路付サスペンション基板の製造方法。
  10. 前記端子部の表面に形成された前記金属薄膜および前記酸化金属層を除去する工程において、
    複数の前記端子部の表面と、各前記端子部の間およびそれらの周囲を含むカバー絶縁層の表面部分とに形成された金属薄膜および酸化金属層を除去することを特徴とする、請求項のいずれかに記載の回路付サスペンション基板の製造方法。
  11. 前記金属薄膜がクロムからなり、
    前記酸化金属層が酸化クロムからなることを特徴とする、請求項6〜10のいずれかに記載の回路付サスペンション基板の製造方法。
JP2003128991A 2003-05-07 2003-05-07 回路付サスペンション基板の製造方法 Expired - Fee Related JP3964822B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003128991A JP3964822B2 (ja) 2003-05-07 2003-05-07 回路付サスペンション基板の製造方法
US10/833,063 US7556719B2 (en) 2003-05-07 2004-04-28 Method of producing wired circuit board
CN200410038770.1A CN1610486B (zh) 2003-05-07 2004-05-07 制造布线电路板的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003128991A JP3964822B2 (ja) 2003-05-07 2003-05-07 回路付サスペンション基板の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007109375A Division JP4629067B2 (ja) 2007-04-18 2007-04-18 配線回路基板の製造方法

Publications (2)

Publication Number Publication Date
JP2004335700A JP2004335700A (ja) 2004-11-25
JP3964822B2 true JP3964822B2 (ja) 2007-08-22

Family

ID=33410492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003128991A Expired - Fee Related JP3964822B2 (ja) 2003-05-07 2003-05-07 回路付サスペンション基板の製造方法

Country Status (3)

Country Link
US (1) US7556719B2 (ja)
JP (1) JP3964822B2 (ja)
CN (1) CN1610486B (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3828918B1 (ja) 2005-05-30 2006-10-04 日東電工株式会社 配線回路基板およびその製造方法
JP4652179B2 (ja) 2005-09-05 2011-03-16 日東電工株式会社 配線回路基板
JP2007208191A (ja) * 2006-02-06 2007-08-16 Nitto Denko Corp 配線回路基板
JP4790447B2 (ja) * 2006-03-02 2011-10-12 日東電工株式会社 回路付サスペンション基板
JP4865573B2 (ja) * 2006-04-05 2012-02-01 日東電工株式会社 配線回路基板およびその製造方法
US7782571B2 (en) 2006-04-05 2010-08-24 Nitto Denko Corporation Wired circuit board and production method thereof
US7465884B2 (en) 2006-04-20 2008-12-16 Nitto Denko Corporation Wired circuit board
JP4178166B2 (ja) * 2006-04-20 2008-11-12 日東電工株式会社 配線回路基板
JP4749221B2 (ja) * 2006-05-01 2011-08-17 日東電工株式会社 配線回路基板
JP4187757B2 (ja) 2006-06-22 2008-11-26 日東電工株式会社 配線回路基板
JP4916235B2 (ja) 2006-06-29 2012-04-11 日東電工株式会社 配線回路基板
JP4919727B2 (ja) * 2006-08-04 2012-04-18 日東電工株式会社 配線回路基板
JP4693748B2 (ja) * 2006-10-30 2011-06-01 日東電工株式会社 配線回路基板の製造方法
CN101287334B (zh) * 2007-04-12 2010-09-15 环宇真空科技股份有限公司 高导热电路基板的制作方法
JP4866787B2 (ja) 2007-05-11 2012-02-01 日東電工株式会社 配線回路基板およびその製造方法
CN101351084B (zh) * 2007-07-16 2010-10-13 欣兴电子股份有限公司 电路板及电路板的金属表面处理工艺
US20110056838A1 (en) * 2009-09-04 2011-03-10 Ibiden, Co., Ltd. Method of manufacturing printed wiring board
US20110109203A1 (en) * 2009-11-06 2011-05-12 The Trustees Of Princeton University Flexible piezoelectric structures and method of making same
US8542465B2 (en) 2010-03-17 2013-09-24 Western Digital Technologies, Inc. Suspension assembly having a microactuator electrically connected to a gold coating on a stainless steel surface
US8885299B1 (en) 2010-05-24 2014-11-11 Hutchinson Technology Incorporated Low resistance ground joints for dual stage actuation disk drive suspensions
US8665567B2 (en) 2010-06-30 2014-03-04 Western Digital Technologies, Inc. Suspension assembly having a microactuator grounded to a flexure
US9232634B2 (en) 2011-01-17 2016-01-05 Canon Components, Inc. Flexible circuit board for mounting light emitting element, illumination apparatus, and vehicle lighting apparatus
JP5864954B2 (ja) * 2011-08-26 2016-02-17 新光電気工業株式会社 基材
WO2013142711A1 (en) * 2012-03-22 2013-09-26 Hutchinson Technology Incorporated Ground feature for disk drive head suspension flexures
JP2013150019A (ja) * 2013-05-08 2013-08-01 Canon Components Inc フレキシブル回路基板
US8896969B1 (en) 2013-05-23 2014-11-25 Hutchinson Technology Incorporated Two-motor co-located gimbal-based dual stage actuation disk drive suspensions with motor stiffeners
CN103476197B (zh) * 2013-07-22 2016-04-27 北大方正集团有限公司 一种印制电路板的制作方法以及印制电路板
US9070392B1 (en) 2014-12-16 2015-06-30 Hutchinson Technology Incorporated Piezoelectric disk drive suspension motors having plated stiffeners
US9318136B1 (en) 2014-12-22 2016-04-19 Hutchinson Technology Incorporated Multilayer disk drive motors having out-of-plane bending
US9296188B1 (en) 2015-02-17 2016-03-29 Hutchinson Technology Incorporated Partial curing of a microactuator mounting adhesive in a disk drive suspension
WO2017003782A1 (en) 2015-06-30 2017-01-05 Hutchinson Technology Incorporated Disk drive head suspension structures having improved gold-dielectric joint reliability
US9646638B1 (en) 2016-05-12 2017-05-09 Hutchinson Technology Incorporated Co-located gimbal-based DSA disk drive suspension with traces routed around slider pad
JP7246615B2 (ja) * 2017-12-20 2023-03-28 住友電気工業株式会社 プリント配線板の製造方法及び積層体

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58207699A (ja) * 1982-05-28 1983-12-03 株式会社日立製作所 配線回路基板の製造方法
US4568413A (en) * 1983-07-25 1986-02-04 James J. Toth Metallized and plated laminates
JPH067074Y2 (ja) 1987-09-11 1994-02-23 日本鋼管株式会社 鉄骨柱脚部構造
US5130274A (en) * 1991-04-05 1992-07-14 International Business Machines Corporation Copper alloy metallurgies for VLSI interconnection structures
JPH05218660A (ja) 1992-01-31 1993-08-27 Hitachi Aic Inc 多層配線板の製造方法
JPH0613754A (ja) * 1992-06-24 1994-01-21 Toshiba Corp 多層配線基板の製造方法
JPH08153940A (ja) 1994-11-25 1996-06-11 Kanegafuchi Chem Ind Co Ltd フレキシブル回路基板
JPH11340471A (ja) 1998-05-25 1999-12-10 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6396147B1 (en) 1998-05-16 2002-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with metal-oxide conductors
JP2001328199A (ja) 2000-05-18 2001-11-27 Bridgestone Corp 積層膜
US6669871B2 (en) 2000-11-21 2003-12-30 Saint-Gobain Ceramics & Plastics, Inc. ESD dissipative ceramics
JP2002222578A (ja) 2001-01-26 2002-08-09 Nitto Denko Corp 中継フレキシブル配線回路基板

Also Published As

Publication number Publication date
CN1610486B (zh) 2011-05-18
CN1610486A (zh) 2005-04-27
JP2004335700A (ja) 2004-11-25
US20040221447A1 (en) 2004-11-11
US7556719B2 (en) 2009-07-07

Similar Documents

Publication Publication Date Title
JP3964822B2 (ja) 回路付サスペンション基板の製造方法
JP3828918B1 (ja) 配線回路基板およびその製造方法
JP4790447B2 (ja) 回路付サスペンション基板
US7154045B2 (en) Wired circuit board
JP4652179B2 (ja) 配線回路基板
JP4583939B2 (ja) 配線回路基板の製造方法
JP2007150050A (ja) プリント配線板の製造方法
JP4629067B2 (ja) 配線回路基板の製造方法
US6585904B2 (en) Method for the manufacture of printed circuit boards with plated resistors
JP4347776B2 (ja) 配線回路基板
JP2003017837A (ja) プリント配線板の製造方法
JP3556178B2 (ja) フレキシブル銅張板及びその製造方法
US20080277147A1 (en) Wired circuit board and producing method thereof
JP4752357B2 (ja) 積層板の製造方法およびプリント配線基板の製造方法
JP2006134421A (ja) 配線回路基板
JP4845514B2 (ja) 配線回路基板およびその製造方法
JP3714812B2 (ja) 配線基板の導体パターン形成方法
JP2007217778A (ja) プラズマ処理法、銅張積層板の製造法、プリント配線基板の製造法、銅張積層板、プリント配線基板
JP2004071952A (ja) 電気素子の製造方法、及び当該電気素子を含む回路基板
JP2005171364A (ja) 導電性金属膜の形成方法
JP2005005354A (ja) プリント配線基板およびその製造方法
JP2003217913A (ja) 抵抗素子の製造方法
JPH1088335A (ja) 薄膜形成方法および装置
JP2008294193A (ja) フレキシブル配線板用基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070522

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070524

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130601

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160601

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees