JP2005171364A - 導電性金属膜の形成方法 - Google Patents

導電性金属膜の形成方法 Download PDF

Info

Publication number
JP2005171364A
JP2005171364A JP2003416422A JP2003416422A JP2005171364A JP 2005171364 A JP2005171364 A JP 2005171364A JP 2003416422 A JP2003416422 A JP 2003416422A JP 2003416422 A JP2003416422 A JP 2003416422A JP 2005171364 A JP2005171364 A JP 2005171364A
Authority
JP
Japan
Prior art keywords
thin film
gold plating
film
vacuum thin
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003416422A
Other languages
English (en)
Other versions
JP2005171364A5 (ja
Inventor
Minoru Yoshikawa
実 吉川
Yasuhiro Koida
泰浩 小井田
Masanori Doge
昌紀 道下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MICRO GIJUTSU KENKYUSHO KK
Micro Gijutsu Kenkyusho KK
Original Assignee
MICRO GIJUTSU KENKYUSHO KK
Micro Gijutsu Kenkyusho KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MICRO GIJUTSU KENKYUSHO KK, Micro Gijutsu Kenkyusho KK filed Critical MICRO GIJUTSU KENKYUSHO KK
Priority to JP2003416422A priority Critical patent/JP2005171364A/ja
Publication of JP2005171364A publication Critical patent/JP2005171364A/ja
Publication of JP2005171364A5 publication Critical patent/JP2005171364A5/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Physical Vapour Deposition (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemically Coating (AREA)

Abstract

【課題】 基板上に均一な厚みで抵抗値の小さい緻密で安定した導電性金属膜を形成することができる導電性金属膜の形成方法を提供する。
【解決手段】 基板11上に物理的蒸着技術に基づくニッケル系の真空薄膜13を形成する工程と、この真空薄膜13を形成した基板11を置換金メッキ浴において置換金メッキ処理を施し該真空薄膜13の表面に置換金層14を形成する工程とを有する。また、置換金層14の表面に金メッキ皮膜15を形成する工程、あるいは真空薄膜13をパターン形成する工程を有する。
【選択図】 図1

Description

本発明は、表示装置や半導体素子の基板上に形成される電極や配線となる導電性金属膜の形成方法に関するものである。
従来、液晶、プラズマ、エレクトロルミネセンス等の表示装置、あるいは半導体素子等においては、基板上に形成される電極や配線として金の導電性金属膜が使用される。このような導電性金属膜として、配線回路の端子部分等に導電性あるいはボンディング性を向上するために、金メッキ処理が施され、この金メッキ処理の下地としてニッケル系メッキ処理が行なわれていることが知られている。この金メッキ処理の下地となるニッケル系メッキは、無電解メッキ処理が採用されることが多い。
例えば、無電解ニッケルメッキ処理により、2000Å程度のニッケル膜を基板上に形成すると、約3.7Ω/□程度の抵抗値が得られ、続いて、このニッケル膜の置換金メッキ処理を3分間程度行なうと、ニッケル膜表面の500Å程度の厚さが金に置換され置換金層が形成され、全体で約2.9Ω/□程度の抵抗値が得られ、さらに無電解金メッキ処理を1時間程度行なうと、置換金層の表面に金メッキ皮膜が形成され、全体で約0.3Ω/□程度の抵抗値が得られる。
電解ニッケルメッキ上に置換による金メッキ処理を行なう際に使用する置換金メッキ液に関する技術が開示されている(例えば、特許文献1参照。)。また、置換金メッキ浴の寿命を延ばし、金メッキを施す際のメッキの拡がり、異常析出、析出ムラ等を防止するための置換金メッキ浴及び金メッキ方法に関する技術が開示されている(例えば、特許文献2参照。)。
特開2003−13249号公報(第2〜4ページ) 特開2000−192248号公報(第2〜11ページ)
従来の基板上におけるニッケル膜に金の皮膜を形成する技術は、メッキ処理が中心であり、金メッキ処理を施すための下地となるニッケル膜の無電解ニッケルメッキ処理では、基板が大型化したときには、メッキ浴における液の攪拌状態から生じる滞留のために均一な厚みでメッキ膜を形成することが困難であった。また、無電解ニッケルメッキ処理では、基板上にニッケル膜を緻密に形成することが困難で、そのままでは抵抗値を低くすることができなかった。
本発明は上記事情に鑑みなされたもので、基板上に均一な厚みで抵抗値の小さい緻密で安定した導電性金属膜の形成方法を提供することを目的とする。
上記目的を達成するために請求項1に記載の発明にあっては、基板上に物理的真空蒸着技術に基づくニッケル系の真空薄膜を形成する工程と、この真空薄膜を形成した基板を置換金メッキ浴において置換金メッキ処理を施し該真空薄膜の表面に置換金層を形成する工程とを有することを特徴とするものである。基板上に物理的蒸着技術に基づくニッケル系の真空薄膜を形成し、この真空薄膜の表面に置換金層を形成するため、基板上に均一な厚みで抵抗値の小さい緻密で安定した導電性金属膜を形成することができる。
請求項2に記載の発明にあっては、前記真空薄膜の表面に置換金層を形成する工程の後に、無電解金メッキ浴において無電解金メッキ処理を施し前記置換金層の表面に金メッキ皮膜を形成する工程を有することを特徴とするものである。置換金層の表面に無電解金メッキで簡単に金メッキ皮膜を形成できる。
請求項3に記載の発明にあっては、前記基板上にニッケル系の真空薄膜を形成する工程の後に、該真空薄膜をパターン形成する工程を含み、該パターン形成した真空薄膜の基板を置換金メッキ浴において置換金メッキ処理を施し該真空薄膜の表面に置換金層を形成する工程とを有することを特徴とするものである。真空薄膜をパターン形成することで、その表面を選択的に置換金層にでき、また置換金層の表面に選択的に金メッキ皮膜を形成できる。
本発明の導電性金属膜の形成方法では、基板上に物理的蒸着技術に基づくニッケル系の真空薄膜を形成する工程と、この真空薄膜を形成した基板を置換金メッキ浴において置換金メッキ処理を施し該真空薄膜の表面に置換金層を形成する工程とを有することで、基板上に均一な厚みで抵抗値の小さい緻密で安定した導電性金属膜を形成することができる。
以下、本発明を図示の一実施形態により具体的に説明する。図1は本発明実施形態の導電性金属膜の形成方法を説明する工程図である。
本実施形態の導電性金属膜の形成方法は、例えば、表示装置あるいは半導体素子を構成する基板11の表面に電極や配線を形成する方法である。この種の基板11は、例えば、ガラス、セラミックあるいはウェハ等であり、まず、図1(a)に示すように、物理的蒸着技術に基づく真空蒸着装置あるいはスパッタリング装置を用いて、基板11の表面にクロム(Cr)皮膜12を約50〜200Å程度の膜厚に形成し、そのクロム皮膜12の表面に同様の装置によりニッケルまたはニッケル合金によるニッケル系の真空薄膜13を形成する。クロム皮膜12は、ニッケル系の真空薄膜13の密着性を向上させるためであるが、基板11上にニッケル系の真空薄膜13を直接に形成することもできる。
次に、図1(b)に示すように、表面に真空薄膜13を形成した基板11を置換金メッキ浴において、約1分30秒程度の時間だけ置換金メッキ処理を施すと、真空薄膜13の表面から約500Å程度の厚さが金に置換されて置換金層14が形成される。
次に、図1(c)に示すように、真空薄膜13の表面に置換金層14が形成された基板11を無電解金メッキ浴において、約1時間程度の時間だけ無電解金メッキ処理を施すと、置換金層14の表面に金メッキ皮膜15が形成される。
上記構成の導電性金属膜の形成方法では、基板11の表面に形成されるニッケル系の真空薄膜13は、真空蒸着装置あるいはスパッタリング装置を用いているため、基板11が大きくても無電解ニッケルメッキ処理の場合のように液の滞留による問題点が無く、均一な厚みで形成することができた。真空蒸着装置あるいはスパッタリング装置により形成される真空薄膜13は、無電解ニッケルメッキによる場合より緻密に安定して形成することができ、無電解ニッケルメッキ処理による2000Å程度のニッケル膜が、約3.7Ω/□程度の抵抗値であるのに対し、同じ膜厚で約0.8Ω/□程度の低い抵抗値を得ることができた。また、従来では、金メッキ処理の下地となるニッケル系メッキ膜は、無電解メッキ処理が採用されていたが、物理的蒸着技術に基づく真空蒸着装置あるいはスパッタリング装置を用いて形成されたニッケル系の真空薄膜13でも、置換金メッキ処理により短時間に同じ厚さの置換金層14を形成することができ、全体の抵抗値が約0.55Ω/□程度の低い抵抗値を得ることができた。したがって、ニッケル系の真空薄膜13の表面に置換金メッキ処理により置換金層14を形成するだけで、従来のメッキを中心としたニッケル膜の無電解ニッケルメッキ処理の後に、無電解金メッキ処理により金メッキ皮膜を形成した場合に得られる抵抗値に近い低い抵抗値を得ることができた。さらに、置換金層14の表面に無電解金メッキ処理により金メッキ皮膜15を形成すると、全体で約0.15Ω/□程度の低い抵抗値になることが確認できた。
以上説明したように、本実施形態の発明によれば、基板の表面に物理的蒸着技術に基づいてニッケル系の真空薄膜13を形成し、その表面を置換金メッキ処理を施すことで、置換金層14を形成でき、その置換金層14の表面に無電解金メッキ処理を施すことで金メッキ皮膜15を簡単に形成できることが確認できた。したがって、表示装置あるいは半導体素子等の電極や配線となる導電性金属膜を、均一な厚みで抵抗値の小さい緻密で安定した状態で形成することが可能になった。
本実施形態においては、基板11上の全面にニッケル系の真空薄膜13を形成し、その表面に置換金メッキ処理を施す例を説明したが、例えば、真空薄膜13を配線に応じてパターン形成し、その後に置換金メッキ処理を行なうことで、そのパターン表面を選択的に置換金層を形成し、さらに無電解金メッキ処理を施すことで置換金層の表面に金メッキ皮膜を選択的に形成することができる。また、本実施形態の膜厚あるいは置換金メッキ処理あるいは無電解金メッキ処理の時間は一例でありこれらに限定されない。
液晶、プラズマ、エレクトロルミネセンス等の表示装置あるいは半導体素子等における基板上に形成される電極や配線となる導電性金属膜の形成方法に利用できる。
本発明実施形態の導電性金属膜の形成方法を説明する工程図である。
符号の説明
11 基板
12 クロム皮膜
13 真空薄膜
14 置換金層
15 金メッキ皮膜

Claims (3)

  1. 基板上に物理的真空蒸着技術に基づくニッケル系の真空薄膜13を形成する工程と、この真空薄膜を形成した基板を置換金メッキ浴において置換金メッキ処理を施し該真空薄膜の表面に置換金層を形成する工程とを有することを特徴とする導電性金属膜の形成方法。
  2. 前記真空薄膜の表面に置換金層を形成する工程の後に、無電解金メッキ浴において無電解金メッキ処理を施し前記置換金層の表面に金メッキ皮膜を形成する工程を有することを特徴とする請求項1記載の導電性金属膜の形成方法。
  3. 前記基板上にニッケル系の真空薄膜を形成する工程の後に、該真空薄膜をパターン形成する工程を含み、該パターン形成した真空薄膜の基板を置換金メッキ浴において置換金メッキ処理を施し該真空薄膜の表面に置換金層を形成する工程とを有することを特徴とする請求項1または2記載の導電性金属膜の形成方法。
JP2003416422A 2003-12-15 2003-12-15 導電性金属膜の形成方法 Pending JP2005171364A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003416422A JP2005171364A (ja) 2003-12-15 2003-12-15 導電性金属膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003416422A JP2005171364A (ja) 2003-12-15 2003-12-15 導電性金属膜の形成方法

Publications (2)

Publication Number Publication Date
JP2005171364A true JP2005171364A (ja) 2005-06-30
JP2005171364A5 JP2005171364A5 (ja) 2006-12-28

Family

ID=34735623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003416422A Pending JP2005171364A (ja) 2003-12-15 2003-12-15 導電性金属膜の形成方法

Country Status (1)

Country Link
JP (1) JP2005171364A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012214858A (ja) * 2011-04-01 2012-11-08 Nikon Corp パターン形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012214858A (ja) * 2011-04-01 2012-11-08 Nikon Corp パターン形成方法

Similar Documents

Publication Publication Date Title
JP3964822B2 (ja) 回路付サスペンション基板の製造方法
KR100372839B1 (ko) 금속 배선의 제조 방법 및 그 금속 배선을 구비한 배선 기판
KR100847985B1 (ko) 금속 배선 형성방법
JP6719581B2 (ja) グラフェン薄膜トランジスタの製造方法
EP1609879A1 (en) Method for producing a mask
KR0154139B1 (ko) 절연 기판의 주표면상에 박막성분 및 전기적 상호 연결부를 포함하는 회로 및 그의 형성방법
TW201025529A (en) Substrate structure and manufacturing method thereof
WO2015024337A1 (zh) 阵列基板及其制作方法和显示装置
JPS58119111A (ja) 電気的に導電性の非金属パタ−ンを部分的に金属化する方法
CN109410750A (zh) 显示基板及其制作方法、显示装置
JP2005171364A (ja) 導電性金属膜の形成方法
JP2006083442A (ja) 成膜方法、電子デバイス、及び電子機器
JP2004025709A (ja) スクリーン印刷版およびその製造方法
JPH01195285A (ja) メタライズガラス基板の製造方法
CN101523721A (zh) 具有短路防止工具的压电谐振器
US10785878B2 (en) Circuit board and method of forming same
JPH1056247A (ja) ガラス製配線基板とその製造方法
JP4629067B2 (ja) 配線回路基板の製造方法
JP2000286536A (ja) 可撓性回路基板の製造法
KR100333248B1 (ko) 박막트랜지스터 제조방법
JP2005277525A (ja) アンテナ及びその製造方法
JP3606763B2 (ja) 可撓性回路基板の製造法
EP0445881A1 (en) Method of manufacturing conductor tracks
JP2007067138A (ja) 高周波用抵抗付き基板の製造方法および基板
JPH06302951A (ja) 配線基板及びその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061110

A621 Written request for application examination

Effective date: 20061110

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20080826

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20090902

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20100105

Free format text: JAPANESE INTERMEDIATE CODE: A02