JP2000286536A - 可撓性回路基板の製造法 - Google Patents
可撓性回路基板の製造法Info
- Publication number
- JP2000286536A JP2000286536A JP11088200A JP8820099A JP2000286536A JP 2000286536 A JP2000286536 A JP 2000286536A JP 11088200 A JP11088200 A JP 11088200A JP 8820099 A JP8820099 A JP 8820099A JP 2000286536 A JP2000286536 A JP 2000286536A
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- forming
- electrolytic plating
- metal
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】セミアディティブ法又はフルアディティブ法に
より所要の配線パタ−ンを形成し、その配線パタ−ンの
表面に対して電解メッキ手段では形成できない金属を形
成可能な可撓性回路基板の製造法を提供する。 【解決手段】マスクパタ−ン３を用いてセミアディティ
ブ法又はフルアディティブ法により所要の配線パタ−ン
４を形成し、配線パタ−ン４の表面に電解メッキ手段で
は形成できないチタン等の金属をスパッタリング法又は
蒸着法で形成して表面金属層５を形成する。
より所要の配線パタ−ンを形成し、その配線パタ−ンの
表面に対して電解メッキ手段では形成できない金属を形
成可能な可撓性回路基板の製造法を提供する。 【解決手段】マスクパタ−ン３を用いてセミアディティ
ブ法又はフルアディティブ法により所要の配線パタ−ン
４を形成し、配線パタ−ン４の表面に電解メッキ手段で
は形成できないチタン等の金属をスパッタリング法又は
蒸着法で形成して表面金属層５を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、セミアディティブ
法又はフルアディティブ法により所要の配線パタ−ンを
形成し、その配線パタ−ンの表面に電解メッキ手段では
形成できない金属を好適に形成可能な可撓性回路基板の
製造法に関する。
法又はフルアディティブ法により所要の配線パタ−ンを
形成し、その配線パタ−ンの表面に電解メッキ手段では
形成できない金属を好適に形成可能な可撓性回路基板の
製造法に関する。
【０００２】
【従来の技術】従来、セミアディティブ法又はフルアデ
ィティブ法によって可撓性回路基板を製作するには、図
２（１）の如く、先ず適当な可撓性絶縁べ−ス材１０の
表面にメッキリ−ドとなるシ−ド層１１を形成し、次い
で、同図（２）の如く、所要の配線パタ−ンを形成でき
るパタ−ンでシ−ド層１１の表面にフォトレジスト材等
を用いてマスクパタ−ン１２を形成する。
ィティブ法によって可撓性回路基板を製作するには、図
２（１）の如く、先ず適当な可撓性絶縁べ−ス材１０の
表面にメッキリ−ドとなるシ−ド層１１を形成し、次い
で、同図（２）の如く、所要の配線パタ−ンを形成でき
るパタ−ンでシ−ド層１１の表面にフォトレジスト材等
を用いてマスクパタ−ン１２を形成する。
【０００３】次に、同図（３）の如く、電解メッキ法に
よりシ−ド層１１の露出した領域に銅等の導電性部材を
被着して配線パタ−ン１３を形成し、また、必要に応じ
てそれらの配線パタ−ン１３の表面には同じく電解メッ
キ法で金等の異種金属を用いて表面導電層１４を形成す
る。
よりシ−ド層１１の露出した領域に銅等の導電性部材を
被着して配線パタ−ン１３を形成し、また、必要に応じ
てそれらの配線パタ−ン１３の表面には同じく電解メッ
キ法で金等の異種金属を用いて表面導電層１４を形成す
る。
【０００４】そこで、同図（４）の如く、不要となった
マスクパタ−ン１２及びその底部に位置するシ−ド層１
１の領域を除去することにより、可撓性絶縁べ−ス材１
０の上面にはシ−ド層部分１１Ａ、配線パタ−ン１３及
び表面導電層１４から構成された所要の配線パタ−ンを
形成することができる。
マスクパタ−ン１２及びその底部に位置するシ−ド層１
１の領域を除去することにより、可撓性絶縁べ−ス材１
０の上面にはシ−ド層部分１１Ａ、配線パタ−ン１３及
び表面導電層１４から構成された所要の配線パタ−ンを
形成することができる。
【０００５】
【発明が解決しようとする課題】上記従来の手法では、
必要な配線パタ−ンの形成を電解メッキ手段で行う為、
配線パタ−ンの材質は電解メッキ法で形成可能な材質に
限定されてしまう。従って、実装時に於ける電子部品と
の電気的接合性或いは配線パタ−ンの耐環境性等を高め
る為に、配線パタ−ンの表面に電解メッキでは形成でき
ないチタンなどの金属を形成することは不可能であっ
た。
必要な配線パタ−ンの形成を電解メッキ手段で行う為、
配線パタ−ンの材質は電解メッキ法で形成可能な材質に
限定されてしまう。従って、実装時に於ける電子部品と
の電気的接合性或いは配線パタ−ンの耐環境性等を高め
る為に、配線パタ−ンの表面に電解メッキでは形成でき
ないチタンなどの金属を形成することは不可能であっ
た。
【０００６】そこで、本発明では、セミアディティブ法
又はフルアディティブ法により所要の配線パタ−ンを形
成し、その配線パタ−ンの表面に電解メッキ手段では形
成できない金属を形成可能な可撓性回路基板の製造法を
提供するものである。
又はフルアディティブ法により所要の配線パタ−ンを形
成し、その配線パタ−ンの表面に電解メッキ手段では形
成できない金属を形成可能な可撓性回路基板の製造法を
提供するものである。
【０００７】
【課題を解決するための手段】その為に、本発明に係る
可撓性回路基板の製造法では、セミアディティブ法又は
フルアディティブ法により所要の配線パタ−ンを形成
し、前記配線パタ−ンの表面に電解メッキ手段では形成
できないチタン等の金属をスパッタリング法又は蒸着法
で形成して表面金属層を形成するものである。
可撓性回路基板の製造法では、セミアディティブ法又は
フルアディティブ法により所要の配線パタ−ンを形成
し、前記配線パタ−ンの表面に電解メッキ手段では形成
できないチタン等の金属をスパッタリング法又は蒸着法
で形成して表面金属層を形成するものである。
【０００８】ここで、前記スパッタリング法又は蒸着法
で表面金属層を形成する工程では、前記セミアディティ
ブ法又はフルアディティブ法により所要の配線パタ−ン
を形成する際に必要なマスクパタ−ンをリフトオフ法の
マスキング材に利用することができる。
で表面金属層を形成する工程では、前記セミアディティ
ブ法又はフルアディティブ法により所要の配線パタ−ン
を形成する際に必要なマスクパタ−ンをリフトオフ法の
マスキング材に利用することができる。
【０００９】
【発明の実施の形態】以下、図示の実施例を参照しなが
ら本発明を更に詳述する。図１は、本発明の一実施例に
よる可撓性回路基板の製造工程図である。
ら本発明を更に詳述する。図１は、本発明の一実施例に
よる可撓性回路基板の製造工程図である。
【００１０】先ず、図１（１）の如く、ポリイミドフィ
ルム等の適当な可撓性絶縁べ−ス材１の表面にメッキリ
−ドとなるシ−ド層２を形成し、次に、同図（２）の如
く、所要の配線パタ−ンを形成できるパタ−ンでシ−ド
層２の表面にフォトレジスト材等を用いてマスクパタ−
ン３を形成する。
ルム等の適当な可撓性絶縁べ−ス材１の表面にメッキリ
−ドとなるシ−ド層２を形成し、次に、同図（２）の如
く、所要の配線パタ−ンを形成できるパタ−ンでシ−ド
層２の表面にフォトレジスト材等を用いてマスクパタ−
ン３を形成する。
【００１１】上記のマスクパタ−ン３の膜厚は、形成す
べき所要の配線パタ−ンの厚みより厚く形成し、また、
そのマスクパタ−ン３の側面形状は垂直又は逆台形に形
成することができる。
べき所要の配線パタ−ンの厚みより厚く形成し、また、
そのマスクパタ−ン３の側面形状は垂直又は逆台形に形
成することができる。
【００１２】次いで、同図（３）の如く、電解メッキ法
によりシ−ド層２の露出した領域に銅等の導電性部材を
被着して配線パタ−ン４を形成するが、必要に応じてそ
れらの配線パタ−ン４の表面には同じく電解メッキ法で
他の異種金属を被着して複数層からなる積層状の配線パ
タ−ンにも形成できる。
によりシ−ド層２の露出した領域に銅等の導電性部材を
被着して配線パタ−ン４を形成するが、必要に応じてそ
れらの配線パタ−ン４の表面には同じく電解メッキ法で
他の異種金属を被着して複数層からなる積層状の配線パ
タ−ンにも形成できる。
【００１３】そこで、同図（４）のように矢印で示す如
く、電解メッキ法では形成できないチタン等の金属をス
パッタリング法又は蒸着法により配線パタ−ン４の表面
に対して被着することにより表面金属層５を形成する
が、その際にはこの層５はマスクパタ−ン３の上面にも
形成される。
く、電解メッキ法では形成できないチタン等の金属をス
パッタリング法又は蒸着法により配線パタ−ン４の表面
に対して被着することにより表面金属層５を形成する
が、その際にはこの層５はマスクパタ−ン３の上面にも
形成される。
【００１４】ここで、チタン等で表面金属層５をスパッ
タリング法又は蒸着法で形成する際には、上記の電解メ
ッキ時に必要なマスクパタ−ン３がそのままこのリフト
オフ法のマスキング材として用いられる。
タリング法又は蒸着法で形成する際には、上記の電解メ
ッキ時に必要なマスクパタ−ン３がそのままこのリフト
オフ法のマスキング材として用いられる。
【００１５】最後に、同図（５）の如く、不要となった
マスクパタ−ン３とその上面に付着した表面金属層５を
除去し、更にマスクパタ−ン３の底部に位置していたシ
−ド層２の領域を除去することにより、可撓性絶縁べ−
ス材１の上面にはシ−ド層部分２Ａ、配線パタ−ン４及
び表面金属層５から構成された所要の配線パタ−ンを形
成することができる。
マスクパタ−ン３とその上面に付着した表面金属層５を
除去し、更にマスクパタ−ン３の底部に位置していたシ
−ド層２の領域を除去することにより、可撓性絶縁べ−
ス材１の上面にはシ−ド層部分２Ａ、配線パタ−ン４及
び表面金属層５から構成された所要の配線パタ−ンを形
成することができる。
【００１６】
【発明の効果】本発明による可撓性回路基板の製造法に
よれば、従来のセミアディティブ法又はフルアディティ
ブ法では、配線パタ−ンが電解メッキ法でのみ形成でき
る材質に限定されて形成されるが、本発明では所要の配
線パタ−ンの表面に電解メッキ法では形成できないチタ
ン等の表面金属層をスパッタリング法又は蒸着法で確実
に形成することができる。
よれば、従来のセミアディティブ法又はフルアディティ
ブ法では、配線パタ−ンが電解メッキ法でのみ形成でき
る材質に限定されて形成されるが、本発明では所要の配
線パタ−ンの表面に電解メッキ法では形成できないチタ
ン等の表面金属層をスパッタリング法又は蒸着法で確実
に形成することができる。
【００１７】従って、実装時に於ける電子部品との電気
的接合性或いは配線パタ−ンの耐環境性等を高めること
の可能な可撓性回路基板を安定的に製作できる。
的接合性或いは配線パタ−ンの耐環境性等を高めること
の可能な可撓性回路基板を安定的に製作できる。
【図１】本発明の一実施例による可撓性回路基板の製造
工程図。
工程図。
【図２】従来法による可撓性回路基板の製造工程図。
１ 可撓性絶縁べ−ス材 ２ シ−ド層 ３ マスクパタ−ン ４ 配線パタ−ン ５ 表面金属層
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4K029 AA11 AA24 BA17 BB03 BD02 CA01 CA05 HA05 5E339 AA02 AB02 BC01 BC02 CF05 5E343 AA18 AA33 BB24 DD23 DD25 DD43
Claims (3)
- 【請求項１】セミアディティブ法又はフルアディティブ
法により所要の配線パタ−ンを形成し、前記配線パタ−
ンの表面に電解メッキ手段では形成できない金属をスパ
ッタリング法又は蒸着法で形成して表面金属層を形成す
ることを特徴とする可撓性回路基板の製造法。 - 【請求項２】前記スパッタリング法又は蒸着法で表面金
属層を形成する工程では、前記セミアディティブ法又は
フルアディティブ法により所要の配線パタ−ンを形成す
る際に必要なマスクパタ−ンをリフトオフ法のマスキン
グ材に利用することを特徴とする請求項１の可撓性回路
基板の製造法。 - 【請求項３】電解メッキ手段では形成できない前記金属
がチタンである請求項１又は２の可撓性回路基板の製造
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11088200A JP2000286536A (ja) | 1999-03-30 | 1999-03-30 | 可撓性回路基板の製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11088200A JP2000286536A (ja) | 1999-03-30 | 1999-03-30 | 可撓性回路基板の製造法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000286536A true JP2000286536A (ja) | 2000-10-13 |
Family
ID=13936267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11088200A Pending JP2000286536A (ja) | 1999-03-30 | 1999-03-30 | 可撓性回路基板の製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000286536A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100624067B1 (ko) | 2005-05-16 | 2006-09-15 | 성균관대학교산학협력단 | 플렉시블 유기물 기판의 금도금층 형성 방법과, 이를이용한 유기 반도체 소자 제조 방법 |
| US7193157B2 (en) | 2003-07-30 | 2007-03-20 | Tohoku Pioneer Corporation | Flexible circuit board mounted with semiconductor chip and method for mounting semiconductor chip |
| KR100885673B1 (ko) | 2008-01-25 | 2009-03-02 | 와이엠티 주식회사 | 솔더링 및 와이어 본딩을 위한 은-팔라듐 도금층이 형성된고밀도 인쇄회로기판 및 그 도금방법 |
| KR100887557B1 (ko) * | 2007-08-29 | 2009-03-09 | 성균관대학교산학협력단 | 연성 인쇄회로기판 제조방법 |
| CN106548952A (zh) * | 2015-09-21 | 2017-03-29 | 深南电路股份有限公司 | 一种精细线路的制作方法 |
-
1999
- 1999-03-30 JP JP11088200A patent/JP2000286536A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7193157B2 (en) | 2003-07-30 | 2007-03-20 | Tohoku Pioneer Corporation | Flexible circuit board mounted with semiconductor chip and method for mounting semiconductor chip |
| KR100624067B1 (ko) | 2005-05-16 | 2006-09-15 | 성균관대학교산학협력단 | 플렉시블 유기물 기판의 금도금층 형성 방법과, 이를이용한 유기 반도체 소자 제조 방법 |
| KR100887557B1 (ko) * | 2007-08-29 | 2009-03-09 | 성균관대학교산학협력단 | 연성 인쇄회로기판 제조방법 |
| KR100885673B1 (ko) | 2008-01-25 | 2009-03-02 | 와이엠티 주식회사 | 솔더링 및 와이어 본딩을 위한 은-팔라듐 도금층이 형성된고밀도 인쇄회로기판 및 그 도금방법 |
| CN106548952A (zh) * | 2015-09-21 | 2017-03-29 | 深南电路股份有限公司 | 一种精细线路的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3618997B2 (ja) | 電子回路上に金属スタンドオフを作成する方法 | |
| TW201025529A (en) | Substrate structure and manufacturing method thereof | |
| JP2000286536A (ja) | 可撓性回路基板の製造法 | |
| JPH11233531A (ja) | 電子部品の実装構造および実装方法 | |
| JP2003188509A (ja) | プリント配線基板 | |
| JP2004221404A (ja) | 配線基板及びその製造方法、半導体装置及び電子モジュール並びに電子機器 | |
| JP2717200B2 (ja) | 電子部品搭載用基板におけるオーバーレイめっきの形成方法 | |
| US7383630B2 (en) | Method for making a circuit plate | |
| JP3606763B2 (ja) | 可撓性回路基板の製造法 | |
| JPH08107263A (ja) | プリント配線板の製造方法 | |
| JP2004103605A (ja) | 微細配線形成方法 | |
| JP3066201B2 (ja) | 回路基板及びその製造方法 | |
| JPH1079568A (ja) | プリント配線板の製造方法 | |
| JP2006253574A (ja) | 配線基板の製造方法 | |
| JP2002050715A (ja) | 半導体パッケージの製造方法 | |
| JPS6035543A (ja) | 半導体装置の製造方法 | |
| JPH11145607A (ja) | 印刷回路基板におけるはんだ絶縁膜の形成方法及びこの方法によって製造された印刷回路基板 | |
| JP2727870B2 (ja) | フィルムキャリアテープ及びその製造方法 | |
| JPH02265294A (ja) | プリント配線板におけるバンプの形成方法 | |
| JP2009117600A (ja) | バンプ付き回路配線板の製造方法 | |
| JP2000299202A (ja) | 厚膜回路基板及びその製造方法 | |
| JP2001105563A (ja) | スクリーン版およびそれを使用した配線基板の製造方法 | |
| JP2004072027A (ja) | 突起電極付き配線基板の製造方法 | |
| JPH0513510A (ja) | Ｔａｂ用テープキヤリア | |
| JP3688940B2 (ja) | 可撓性回路基板の配線パタ−ン形成法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040720 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041116 |