KR100885673B1 - 솔더링 및 와이어 본딩을 위한 은-팔라듐 도금층이 형성된고밀도 인쇄회로기판 및 그 도금방법 - Google Patents

솔더링 및 와이어 본딩을 위한 은-팔라듐 도금층이 형성된고밀도 인쇄회로기판 및 그 도금방법 Download PDF

Info

Publication number
KR100885673B1
KR100885673B1 KR1020080007784A KR20080007784A KR100885673B1 KR 100885673 B1 KR100885673 B1 KR 100885673B1 KR 1020080007784 A KR1020080007784 A KR 1020080007784A KR 20080007784 A KR20080007784 A KR 20080007784A KR 100885673 B1 KR100885673 B1 KR 100885673B1
Authority
KR
South Korea
Prior art keywords
silver
palladium
plating layer
printed circuit
circuit board
Prior art date
Application number
KR1020080007784A
Other languages
English (en)
Inventor
전성욱
Original Assignee
와이엠티 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 와이엠티 주식회사 filed Critical 와이엠티 주식회사
Priority to KR1020080007784A priority Critical patent/KR100885673B1/ko
Application granted granted Critical
Publication of KR100885673B1 publication Critical patent/KR100885673B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemically Coating (AREA)

Abstract

본 발명은 은 도금층과 팔라듐 도금층이 형성된 솔더링 및 와이어 본딩을 위한 고밀도 인쇄회로 기판 및 그 도금방법에 관한 것으로서, 보다 상세하게는 고밀도 인쇄회로기판에서 구리 또는 구리합금으로 형성된 구리층 상부에 이온화 경향 차이에 따른 치환 도금법을 이용하여 은 또는 은합금으로 다공성 은 도금층을 형성하고, 그 상부에 치환 도금 또는 환원에 의한 무전해 팔라듐 도금법을 이용하여 팔라듐 또는 팔라듐합금으로 팔라듐 도금층을 상기 은 도금층의 다공성 부분에 형성함으로써 다공성 은 도금층과 팔라듐 도금층이 혼재되어 있는 은-팔라듐 도금층을 형성된 고밀도 인쇄회로 기판 및 그 도금방법에 관한 것이다.
본 발명은 솔더링 및 와이어 본딩을 위한 고밀도 인쇄회로기판의 도금층 형성 방법에 있어서, 인쇄회로기판의 구리층을 제외한 부분에 솔더 레지스트층을 형성하는 레지스트층 형성단계와, 상기 구리층에 은 도금층을 형성하는 은 도금단계와, 상기 은 도금층 상부에 팔라듐 도금층을 형성하는 팔라듐 도금단계와, 상기 팔라듐 도금층 상부에 피막을 형성하는 피막 형성단계로 구성된다.
인쇄회로기판, PCB, 은 도금층, 팔라듐 도금층, 은-팔라듐 도금층

Description

솔더링 및 와이어 본딩을 위한 은-팔라듐 도금층이 형성된 고밀도 인쇄회로기판 및 그 도금방법 {Method for forming Ag-Pd plating on printed circuit board for high density interconnection, and printed circuit board for high density interconnection having Ag-Pd plating}
본 발명은 은 도금층과 팔라듐 도금층이 형성된 솔더링 및 와이어 본딩을 위한 고밀도 인쇄회로 기판 및 그 도금방법에 관한 것으로서, 보다 상세하게는 고밀도 인쇄회로기판에서 구리 또는 구리합금으로 형성된 구리층 상부에 이온화 경향 차이에 따른 치환 도금법을 이용하여 은 또는 은합금으로 다공성 은 도금층을 형성하고, 그 상부에 치환 도금 또는 환원에 의한 무전해 팔라듐 도금법을 이용하여 팔라듐 또는 팔라듐합금으로 팔라듐 도금층을 상기 은 도금층의 다공성 부분에 형성함으로써 다공성 은 도금층과 팔라듐 도금층이 혼재되어 있는 은-팔라듐 도금층을 형성된 고밀도 인쇄회로 기판 및 그 도금방법에 관한 것이다.
일반적으로, 고밀도 인쇄회로기판은 도 1에 도시한 도면에서와 같이 IC칩, RAM 등과 같은 부품과의 실장을 위한 구리층(101)과 반도체와의 와이어 본딩 등을 위한 구리층(102)이 형성되어 있다. 상기 솔더링 되어야 할 구리층(101)과 와이어 본딩되어야 할 구리층(102)의 재질은 구리 또는 구리 합금인 것이 일반적이다.
외부로 노출된 상기 구리층은 시간이 경과함에 따라 산화되고 부식되어 솔더링 및 와이어 본딩이 원활하게 이루어지지 않는 문제점이 있고, 상기와 같은 문제점을 해결하기 위해 상기 구리층에 여러 도금공정이 실시되고 있다.
상기 고밀도 인쇄회로기판의 구리층에 실시되는 종래의 도금공정은 노출된 구리층 상부에 0.05~0.35㎛ 두께의 은 도금층을 형성하는 은 도금공정과, 2~6㎛ 두께의 무전해 니켈도금층을 형성한 후에 0.1㎛ 두께 내외의 무전해치환 금 도금층을 형성하는 도금공정 등이 있다. 상기 은 도금공정은 대부분 치환 반응에 의해 진행되며, 평탄한 도금면을 얻을 수 있고, 전기적인 특성이 매우 우수하면서도 솔더(solder)와의 상합성이 양호하다는 장점이 있다. 또한, 무전해 니켈도금은 부식성 환경으로부터 구리가 부식되는 것을 보호하고, 장기적인 저장 조건에서도 구리가 부식되는 것을 보호하는 한편 구리와 금 사이에서 계면 도금 역할을 하여 상호 확산을 방지한다.
도 2는 종래 기술에 의한 고밀도 인쇄회로기판의 치환 은 도금공정이 개략적으로 도시되어 있다. 먼저 당업계에 널리 알려진 방법에 따라 고밀도 인쇄회로기판(10)상에 패턴화된 회로(미도시)와 구리층(14)을 형성시킨 후에 상기구리층(14)을 제외한 나머지 부분에 포토 솔더 레지스트층(11)을 형성한다. 상기 공정을 거친 고밀도 인쇄회로기판(10)을 탈지 처리하고 미세 에칭을 한 다음, 이온 화 경향의 차이에 의해 상기 구리층(14) 상부에 0.05~0.35㎛ 두께 내외의 치환 은 도금층(12)을 형성한다. 그리고, 변색 방지를 위한 후처리 공정을 선택적으로 실시하여 박막의 후처리 피막층(13)을 형성한다.
도 3은 종래 기술에 의한 고밀도 인쇄회로기판(10)의 무전해 니켈도금 및 무전해 치환 금도금 공정과 전기 니켈 전기 금 도금공정이 개략적으로 도시되어 있다.
먼저 당업계에 널리 알려진 방법에 따라 고밀도 인쇄회로기판(10) 상에 패턴화된 회로(미도시)와 구리층(14)(16)을 형성시킨 후에 상기 구리층(14)(16)을 제외한 나머지 부분에 포토 솔더 레지스트층(11)을 형성한다. 상기 공정을 거친 고밀도 인쇄회로기판(10)의 무전해 니켈도금 및 무전해 치환 금도금공정에서는 기판을 탈지처리하고 미세 에칭을 한 다음, 팔라듐(Pd)으로 촉매 처리한 후 2~6㎛ 두께 내외의 무전해 니켈도금층(15)을 상기 구리층(14)(16) 상부에 형성한다.
그 후, 무전해 니켈도금층(15) 상부에 0.1㎛ 두께 내외의 무전해 금도금층(17)을 형성한다. 한편, 전기니켈 및 전기 금도금에서는 정해진 전류 밀도 등의 작업조건에 맞춰 상기 전처리 공정을 거친 구리층(14)(16) 상에 전기 니켈층(15)을 도금한 후, 전기 금 도금층(17)을 형성시킨다.
상기 치환 은 도금된 고밀도 인쇄회로기판은 도금면이 평탄하고, 전기적 특성이 우수하기는 하지만, 도금 원소인 은(Ag)의 특성상 황화가스 및 염소가스 등이 존재하는 부식성 환경에서 화합물을 형성하여 변색을 가져오는 문제점이 있다. 또한, 상기 무전해 니켈도금 및 무전해 치환 금도금된 고밀도 인쇄회로기판은, 도금 과정에서 팔라듐 촉매를 사용하여 무전해 니켈도금을 하기 때문에 브릿지(bridge)나 스킵(skip)이 발생하여 전기 접점 단락이나 실장 불량 등의 문제가 발생한다. 더욱이, 60㎛ 이하의 피치인 고밀도 인쇄회로기판의 경우 팔라듐의 활성으로 인하여 무전해 니켈도금이 구리층 이외의 부분에 도금되는 현상이 심하게 발생하여 전기적인 쇼트의 원인이 되는 문제점이 있다.
특히, 무전해 니켈도금은 약 5~10%의 인(P)을 함유하고 있는 니켈-인 합금도금이므로 공정 중 인의 조절이 쉽지 않고 사용 증가에 따라 일정한 니켈-인 조성을 얻기 어렵다. 부품을 실장할 때 인은 부품과의 접합력을 저하시키고, 특히, 부품이 실장된 고밀도 인쇄회로기판이 반복적으로 열, 충격 및 진동 등을 받으면 니켈-인 도금표면과 부품과의 분리가 일어나고 이 면은 종종 블랙(black)으로 관찰되므로 블랙니켈(black nikel) 또는 블랙패드(black pad)라 불리우는 예측불가능한 치명적인 불량을 발생시킨다.
또 다른 문제점으로, 고밀도 인쇄회로기판은 저전류, 고주파용으로 주로 사용되므로 전기전도 특성이 우수하여야 하지만, 인을 함유한 니켈-인 합금 도금층은 인 함량에 따라 약 50~80Ω/㎝의 저항을 가지고 있어 저전류 고주파용 재료로 적합하지 않다.
한편, 무전해 금 도금의경우, 솔더링용에는 주로 두께 0.1㎛ 이하의 플래쉬 금도금이 요구되고, 와이어 본딩용에는 두께가 약 0.5㎛ 내외의 금도금이 요구된다. 상기 와이어 본딩용의 조건인 0.5㎛의 두께를 얻기 위해서는 85℃의 온도에서 약 100분 정도의 시간이 소요되는 문제점이 있다. 또한, 무전해 금도금은 환원제에 의해서 도금되는데, 상기 환원제가 스스로 분해되는 특성 때문에 수명이 짧아져 비경제적인 문제점이 있다.
치환 은도금과 관련된 발명으로는 국내특허 제10-0773272호가 제시되어 각종 중금속 이온을 첨가하여 납땜성을 향상시키는 기술이 있고, 미국공개특허 제2003-0118742호와 미국공개특허 제2003-0209446호에는 은도금 용액 중에 지방족아민, 유기산 등의 성분을 첨가하여 납땜성 향상을 한 기술이 기재되어 있다. 무전해 니켈도금 및 무전해 금도금과 관련된 출원으로서, 국내공개특허 제2002-0040597호에는 무전해 니켈도금 후, 금-은 합금 도금액을 이용한 90~99%의 금과 1~10%의 은으로 구성된 금-은 합금 도금층을 제시하고 있으며, 국내공개특허제 2002-0040597호에는 주석 및 은 중 하나를 하지층으로 하고 팔라듐으로 촉매 처리 후, 무전해 금도금을 하여 이중 층을 형성하는 방법이 제시되고 있으나, 이 역시 팔라듐을 촉매로 사용하기 때문에 고밀도 인쇄회로기판의 무전해 금도금시 팔라듐의 활성으로 인한 도금 번짐을 피할 수 없다. 이외에, 구리층 상부에 니켈도금층 및 금 도금층을 형성하는 개량된 기술로서, 미국특허 제5173139호 및 제 5235139호 등이 있다. 치환 은도금 후에 치환 금도금을 실시하는 기술이 국내특허 제10-490969호에 제시되어 있으나, 도금층의 성분인 은(Ag)이 근본적으로 갖고 있는 변색의 단점을 해결할 수 없는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 인쇄회로기판의 구리층 상부에 매우 얇은 다공성 은 도금층과 팔라듐 도금층으로 구성된 은-팔라듐 도금층을 형성함으로써, 부식성 환경에서도 변색이 되지 않고, 기존의 무전해 니켈 및 무전해 치환 금도금 공정을 대체하여 60㎛ 두께 이하의 회로에서의 번짐도금 문제를 해결할 수 있으며, 종래의 무전해 니켈 및 무전해 치환 금 도금된 인쇄회로기판에 실장시 빈번하게 발생하는 블랙패드 문제를 해결할 수 있고, 공정시간을 대폭 단축하여 생산성을 향상시킬 수 있으며, 고가의 금(Au) 소재를 사용하지 않음으로써 대폭적으로 원가를 절감할 수 있는 솔더링 및 와이어 본딩을 위한 은-팔라듐 도금층이 형성된 고밀도 인쇄회로기판 및 그 도금방법을 제공하는 것이 본 발명의 목적이다.
상기의 목적을 달성하기 위하여 본 발명은 솔더링 및 와이어 본딩을 위한 고밀도 인쇄회로기판의 도금층 형성 방법에 있어서,
a) 인쇄회로기판의 구리층을 제외한 부분에 솔더 레지스트층을 형성하는 레지스트층 형성단계와,
b) 상기 구리층에 은 도금층을 형성하는 은 도금단계와,
c) 상기 은 도금층 상부에 팔라듐 도금층을 형성하는 팔라듐 도금단계와,
d) 상기 팔라듐 도금층 상부에 피막을 형성하는 피막 형성단계,
로 구성된다.
이때, 상기 은 도금단계에서 은 대신 은 합금으로 은 도금층을 형성하여 솔더링 및 와이어 본딩을 위한 고밀도 인쇄회로기판의 은-팔라듐 도금층 형성방법이 구성될 수 있다.
이때, 상기 은합금은 은 99~99.9중량%, 셀레늄과 납 또는 이들의 조합물 0.01~1.0중량%로 구성된다.
또한, 상기 팔라듐 도금단계에서 팔라듐 대신 팔라듐 합금으로 팔라듐 도금층을 형성하여 솔더링 및 와이어 본딩을 위한 고밀도 인쇄회로기판의 은-팔라듐 도금층 형성방법이 구성될 수 있다.
이때, 상기 팔라듐 합금은 팔라듐 92~99.9중량%, 인 또는 붕소 0.1~8중량%로 구성된다.
또한, 상기 은 도금단계는 40~60℃의 온도로 9초에서 60분 동안 실시된다.
또한, 상기 팔라듐 도금단계는 30~60℃의 온도로 30초에서 20분 동안 실시된다.
또한, 상기 피막 형성단계는 30~60℃의 온도로 30초에서 5분 동안 수행된다.
또한, 상기 은 도금단계는 치환도금법으로 실시되는 것이 바람직하다.
그리고, 상기 팔라듐 도금단계는 수용성 팔라듐화합물을 포함하는 무전해치환형 또는 환원형 팔라듐도금액을 접촉시켜 팔라듐 도금층을 형성한다.
그리고, 솔더링 및 와이어 본딩을 위한 도금층이 형성된 고밀도 인쇄회로기 판에 있어서, 상기 솔더링부는 구리 또는 구리합금층 중 어느 하나로 형성되고, 상기 솔더링부의 상부에 형성된 은 또는 은 합금 중 어느 하나의 은 도금층과, 상기 은 도금층 상부에 형성된 팔라듐 또는 팔라듐 합금 중 어느 하나의 팔라듐 도금층과, 상기 팔라듐 도금층의 상부에 형성된 피막층을 포함하여 솔더링 및 와이어 본딩을 위한 은-팔라듐 도금층이 형성된 고밀도 인쇄회로기판이 구성된다.
이때, 상기 은 도금층의 두께는 0.05~5.0㎛이다.
또한, 상기 팔라듐 도금층의 두께는 0.005~2.0㎛이다.
또한, 상기 피막층의 두께는 0.005~0.5㎛이다.
본 발명에 의한 솔더링 및 와이어 본딩을 위한 은-팔라듐 도금층이 형성된 고밀도 인쇄회로기판 및 그 도금방법은 솔더링 특성이 우수하고, 종래의 치환 은 도금의 단점인 외부의 부식성 환경에서 생성되는 은 또는 은합금의 변색을 방지하며, 무전해 니켈--금 도금에서 발생하는 굴곡균열을 방지할 수 있다.
또한, 본 발명의 모든 도금층은 무전해 환원 또는 침지 도금에 의하여 이루어지므로 기존에 전기도금을 사용하는 인쇄회로기판에 적용할 경우 리드선이 불필요하고 이에 따른 에칭공정을 생략할 수 있어서 공정이 간단해지는 장점이 있고, 회로밀도를 대폭적으로 향상시킬 수 있어서 고밀도 인쇄회로기판의 제작이 가능하다.
또한, 종래의 무전해 니켈-금 도금에 비해 공정 시간이 대폭 단축되고, 고가 의 소재인 금(Au)을 사용하지 않기 때문에 대폭적으로 원가를 절감할 수 있다.
이하, 첨부한 도면에 의하여 본 발명을 상세히 설명하면 다음과 같다.
도 4는 본 발명의 은-팔라듐 도금층을 형성하는 공정을 도시한 도면이고, 도 5는 본 발명에 의한 은-팔라듐 도금층을 확대 도시한 도면이다.
본 발명은 레지스트층 형성단계, 은 도금단계, 팔라듐 도금단계 및 피막 형성단계로 구성된다.
도 4에 도시한 도면에서와 같이, 일정한 회로 패턴(미도시)이 형성된 인쇄회로기판상(100)에 사진식각법(photolithography)을 이용하여 솔더링을 위한 구리층(101)과 와이어 본딩을 위한 구리층(102)을 형성시킨다.
그리고, 상기 인쇄회로기판(100)에 포토 솔더 레지스트(PSR)를 도포하여 포토 솔더 레지스트층(103)을 형성하고, 상기 포토 솔더 레지스트층(103)에 드라이필름을 적용한 후 노광 및 현상을 거쳐 상기 구리층(101)(102) 상의 포토 솔더 레지스트층(103) 부분만을 박리함으로써, 레지스트층(103)을 형성하는 레저스트층 형성단계를 실시한다. 상기 레지스트층(103)이 후술하는 도금에 대한 영역 차단수단이 된다.
상기 레지스트층(103) 형성이 완료된 후 은 도금단계를 실시한다.
은 도금단계는 상기 레지스트층(103)이 형성된 고밀도 인쇄회로기판(100)을 45℃에서 3분간 산탈지하고, 구리층(101)(102)의 산화물을 제거하기 위하여 0.5㎛ 두께 내외로 에칭하여 수세한 후, 치환형 은 도금액에 50℃의 온도에서 9초 내지 60분간 침적하여 구리층(101)(102) 상에 은 도금층(104)을 형성한다. 상기와 같이 은을 치환도금방식으로 도금하면, 다음의 반응식과 같이 은 도금층(104)이 구리층(101)(102) 상부에 형성되는데, 상기 은 도금층(104)은 다공성으로 형성된다.
Cu (고체) + Ag (액체) → Cu (액체) + Ag (고체)
구리층(101)(102) 상부에 형성된 다공성 은 도금층(104)은 솔더링성과 본딩성을 향상시키는 역할을 하고, 그 두께는 0.05~5㎛이고, 바람직하게는 0.1~2㎛이다. 만일, 은 도금층(104)의 두께가 0.05㎛보다 작아질수록 작업 공정상 제어하기가 어렵고 솔더링 및 와이어본딩 특성이 저하된다. 그리고 상기 은 도금층(104)의 두께가 5㎛보다 커질수록 와이어 본딩성은 크게 향상되지 않는 반면 솔더링성이 오히려 저하되고 이후, 실시되는 은 도금층(104) 상부에 팔라듐 도금층(105)을 형성하는데 시간이 많이 소요된다.
상기 은 도금층(104)은 순수한 은(Ag)을 사용하여 은 도금층(104)을 형성할 수 있지만, 솔더링 특성을 개선하기 위하여 은합금을 이용하여 은 도금층(104)을 형성할 수 있다. 순수한 은 도금만으로도 적정 두께를 유지하면 솔더링성 및 와이어 본딩성이 우수하지만, 셀레늄(Se)이나 납(Pb) 등이 공석된 은합금을 이용하여 은 도금층(104)을 형성하면 모세관 현상에 의해 솔더링 특성의 개선되고, 형성된 은 입자를 미세화하여 솔더링성 및 와이어 본딩성을 향상시킨다.
상기 은 합금은 99~99.999중량%의은과, 셀레늄(Se) 및 납(Pb)으로 이루어진 군으로부터 선택된 하나 이상의 금속 0.001~1.0중량%로 구성되는 것이 바람직하다다.
상기 은 도금층(104)이 형성된 후, 팔라듐 도금단계를 실시한다.
상기 은 또는 은합금으로 된 다공성 은 도금층(104)을 수세하고 치환형 팔라듐 도금액에 약 30~60℃의 온도에서 30초 내지 20분간 침적하여 이온화 경향의 차이에 따른 치환도금법에 의하여 0.005~2.0㎛ 두께의 다공성 팔라듐 도금층(105)을 은 도금층(104) 상부에 형성한다. 이때, 상기 팔라듐 도금층(105)은 도 5에 도시한 바와 같이 구리층(101)(102) 상부의 다공성 은 도금층(104)의 공간부를 채워가는 형태로 형성된다. 따라서, 다공성 은 도금층(104)과 팔라듐 도금층(105)이 혼재되어 은-팔라듐 도금층(110)이 형성되고, 상기 은-팔라듐 도금층(110)은 매우 조밀한 구조로 이루어진다.
상기 팔라듐 도금층(105)은 다음의 반응식과 같이 형성된다.
Cu (고체) + Pd (액체) → Cu (액체) + Pd (고체)
특히, 상기 은 도금층(104)의 입자 사이에 형성된 팔라듐 도금층(105)의 입자가 배리어(Barrier) 역할을 하기 때문에 단독 은 도금시에 발생되는 마이그레이션(migration, 마치 눈꽃이 자라는 현상처럼 두 패턴 사이에 전극이 자라는 현상)을 방지할 수 있고, 단독 은 도금층(104)은 공기 중에 방치시 대기 중의 아황산가스나 습기 등에 취약하기 때문에 변질 또는 산화되어 솔더링성 및 와이어 본딩성을 저하시키는 문제가 있으나, 상기 팔라듐 도금층(105)으로 인하여 상기의 문제를 해결할 수 있다.
또한, 상기 팔라듐 도금층(105)은 팔라듐합금을 이용하여 팔라듐 도금층(105)을 형성할 수 있는데, 팔라듐합금을 이용할 경우 92~99.9중량%의 팔라듐(Pd)과 0.1~8중량%의 인(P) 또는 붕소(B)로 구성된 팔라듐합금을 이용하여 상기 팔라듐 도금층(105)을 형성할 수 있다.
상기 팔라듐 또는 팔라듐합금으로 형성된 팔라듐 도금층(105)의 두께는 0.005~2.0㎛ 이며, 바람직하게는 0.01~0.5㎛이다. 상기 팔라듐 도금층(105)의 두께가 0.005㎛ 보다 작아질수록 다공성 팔라듐 도금층(105)의 두께가 너무 얇아 은 도금층의 변색 방지에 효과가 없고, 팔라듐 도금층(105)의 두께가 2.0㎛ 보다 커질수록 두께 증가에 비해 납땜성 향상이나 변색 방지 등에 기여하는 효과가 미미하여 비경제적이다.
상기 팔라듐 도금층(105)을 형성하는 도금 방법으로 치환 반응에 의해 순수 팔라듐의 팔라듐 도금층(105)을 형성하는 침적 도금방법과, 차아인산소다 또는 붕산염 등을 환원제로 사용하여 환원에 의하여 팔라듐-인(Pd-P)이나 팔라듐- 붕소(Pd-B)의 팔라듐 합금도금층(110)을 형성하는 무전해 환원도금법을 사용할 수 있다.
상기 팔라듐 도금단계 후 목적에 맞게 선택적으로 피막 형성단계를 실시한다.
상기 피막형성단계는 은-팔라듐 도금층(110)을 보호하기 위해 실시하는 것으로서, 업계에 널리 알려진 여러 피막 형성방법으로 은-팔라듐 도금층(110) 상부에 피막층(106)을 형성한다.
이하는 본 발명의 실시예에 의한 도금층과 종래의 도금층을 비교실험 한 결과와, 본 발명에 의한 도금층 특성을 테스트한 결과에 관해 서술한다.
※ 전처리 공정
솔더볼(Solder ball)과 용접성이 요구되는 인쇄회로기판(경성 인쇄회로기판, 크기 400×505㎜, 두께 0.2±0.02㎜, 구리층 두께 12㎛)의 솔더링부를 제외한 부분에 포토 솔더 레지스트층(다이요잉크, 상품명: AS-303)을 형성하고, 45℃ 온도에서 3분간 탈지(와이엠티사의 SAC 161H 사용)하며, 구리층의 산화물 제거를 위해 0.5~1.0㎛ 에칭(와이엠티사의 CPA-1140 사용)한다.
이후, 인쇄회로기판에 치환도금을 통해 은 또는 은합금으로 다공성의 은 도금층을 형성한다. 치환 은 도금공정은 예비 침지처리, 치환 은 본조처리의 단계를 거쳐 실시하였고, 예비침지는 치환 은 예비 침지액을 사용하여 상온에서 1분간 침지하여 처리하였다.
실시예 1
전처리 공정을 마친 고밀도 인쇄회로 기판을 치환형 은 도금액에 침적하여 50℃의 온도에서 1분간 도금하여 은도금 0.1㎛을 형성시킨 후 치환형 팔라듐 도금액에 침적하여 50℃의 온도에서 1분간 도금하여 팔라듐도금 0.01㎛을 갖는 은-팔라듐 도금층을 형성한다.
실시예 2
은도금 시간을 3분으로 하여 은도금을 0.3㎛ 두께로 형성하는 것을 제외하고는 실시예 1과 동일한 방법으로 은-팔라듐 도금층을 형성한다.
실시예 3
은도금 시간을 10분으로 하여 은도금을 1.0㎛ 두께로 형성하는 것을 제외하고는 실시예 1과 동일한 방법으로 은-팔라듐 도금층을 형성한다.
실시예 4
은도금 시간을 20분으로 하여 은도금을 2.0㎛ 두께로 형성하는 것을 제외하고는 실시예 1과 동일한 방법으로 은-팔라듐 도금층을 형성한다.
실시예 5
은도금 시간을 5분으로 하여 은도금을 0.05㎛ 두께로 형성하는 것을 제외하고는 실시예 1과 동일한 방법으로 은-팔라듐 도금층을 형성한다.
실시예 6
은도금 시간을 3분으로 하여 은도금을 0.3㎛ 두께로 형성하고, 팔라듐도금 시간을 7분으로 하여 팔라듐도금을 0.07㎛ 두께로 형성하는 것을 제외하고는 실시예 1과 동일한 방법으로 은-팔라듐 도금층을 형성한다.
실시예 7
은도금 시간을 10분으로 하여 은도금을 1.0㎛ 두께로 형성하고, 팔라듐도금 시간을 7분으로 하여 팔라듐도금을 0.07㎛ 두께로 형성하는 것을 제외하고는 실시예 1과 동일한 방법으로 은-팔라듐 도금층을 형성한다.
실시예 8
은도금 시간을 20분으로 하여 은도금을 2.0㎛ 두께로 형성하고, 팔라듐도금 시간을 10분으로 하여 팔라듐도금을 0.1㎛ 두께로 형성하는 것을 제외하고는 실시예 1과 동일한 방법으로 은-팔라듐 도금층을 형성한다.
실시예 9
은-셀레늄합금 도금액(와이엠티사의 Galaxy 사용)을 이용하여 50℃의 온도에서 210초 동안 도금하여 은-셀레늄합금 도금을 0.35㎛ 두께로 형성하는 것을 제외하고는 실시예 1과 동일한 방법으로 은-팔라듐 도금층을 형성한다.
실시예 10
은-셀레늄합금 도금액(와이엠티사의 Galaxy 사용)을 이용하여 50℃의 온도에서 8분 동안 도금하여 은-셀레늄합금 도금을 0.8㎛ 두께로 형성하는 것을 제외하고는 실시예 1과 동일한 방법으로 은-팔라듐 도금층을 형성한다.
실시예 11
전처리 공정을 마친 고밀도 인쇄회로 기판을 치환형 은 도금액에 침적하여 50℃의 온도에서 1분간 도금하여 은도금을 0.1㎛ 두께로 형성한 후, 팔라듐촉매(와이엠티사의 CATA 855 사용)를 팔라듐 농도 25ppm으로 하여 25℃에서 1분간 침적한 후, 환원형 무전해 팔라듐도금액(와이엠티사의 ELP사용)에 침적하여 40℃의 온도에서 1분간 도금하여 팔라듐 합금도금 0.01㎛ 두께를 갖는 팔라듐-인 도금층을 형성하는 방법으로 은-팔라듐 도금층을 형성한다.
실시예 12
환원형 무전해 팔라듐도금액에 침적하여 50℃에서 1분간 도금하여 팔라듐 합 금도금 0.01㎛ 두께를 갖는 팔라듐-붕소 합금도금층을 형성하는 것을 제외하고는 실시예 11과 동일한 방법으로 은-팔라듐 도금층을 형성한다.
실시예 13
은-셀레늄 합금도금액을 이용하여 은합금 도금시간을 5분으로 하여 은-셀레늄합금 도금을 0.5㎛ 두께로 형성하고, 무전해 팔라듐-인 합금 도금액을 이용하여 팔라듐 합금 도금시간을 7분으로 하여 팔라듐-인 합금 도금을 0.07㎛ 두께로 형성하여 은-팔라듐 도금층을 형성한다.
실시예 14
은-셀레늄합금 도금액을 이용하여 은 합금 도금시간을 5분으로 하여 은-셀레늄합금 도금을 0.5㎛ 두께로 형성하고, 무전해 팔라듐-붕소 합금 도금액을 이용하여 팔라듐 합금 도금시간을 5분으로 하여 팔라듐-붕소 합금 도금을 0.05㎛ 두께로 형성하여 은-팔라듐 도금층을 형성한다.
실시예 15
실시예 1과 동일한 방법으로 도금층을 형성한 후, 50℃의 후처리 용액에 1분간 침적하여 후처리를 실시하고 건조한다.
비교예 1
전처리 공정을 마친 인쇄회로기판을 치환형 은 도금액에 침적하여 은 도금층을 0.1㎛ 두께로 형성한다.
비교예 2
전처리 공정을 마친 인쇄회로기판을 팔라듐으로 촉매 처리한 다음, 무전해 니켈도금으로 니켈 91.3중량%와 인 8.7중량%로 조성된 니켈-인 도금층을 4.5㎛ 두께로 형성한 후, 무전해 치환 금도금에 의해 금 도금층을 0.07㎛ 두께로 형성한다.
※ 실험내용
1. 솔더볼 전단 테스트
솔더링 패드부와 솔더볼의 접속 강도를 측정하기 위하여 시편을 테이블에 고정하고, 일정한 하중과 전단높이(75㎛)를 설정하여 볼 전단시험을 수행하면 스타일러스가 범프를 밀어 파괴가 발생하는 값을 측정한다.
평가기준 : 볼 전단 강도가 500gf 초과하면 정상으로 판단
2. 솔더 볼 퍼짐성 테스트
솔더링 패드부 플러스 처리 후 Ф0.3㎜의 볼을 놓고 리플로우기(245℃) 통과 후 솔더 볼의 크기를 측정한다. 솔더 볼이 많이 퍼지면 퍼질수록, 즉, 볼 크기가 커질수록 용접성이 우수하다.
평가기준 : 리플로우 후, 최초의 솔더볼 입자 크기의 3배 이상이면 용접성이 정상인것으로 판단.
3. 와이어 본딩성 테스트
본딩 와이어와 본딩부의 접착력을 검사하는 것으로서, 와이어 본딩 테스트기를 사용하여 175℃ 온도에서 1시간 동안 열노화(Thermal aging) 후, 본딩이 떨어지기까지의 힘을 표시하였다.
평가기준 : 최소 3gf 이상이고 평균 5gf 이상이면 정상으로 판단.
4. 일렉트로 마이그레이션 테스트
JIS Z 3284에서 규정하고 있는 테스트 쿠폰을 사용하여 항온항습기조 내에 고온, 고습, 내압 실험 환경을 부여하여 1,000시간 후 200배 현미경을 이용하여 마이그레이션(migration)을 관찰한다. 시험조건은 상대습도 85%, 온도 85℃, 전압 50볼트 직류전압을 부여하였고 사용된 물은 저항치 10~18MΩ/㎝를 사용하였다.
평가기준 : 도금층에 이온 마이그레이션이 생기면 표면 절연 저항 값이 저하되며, 테스트 쿠폰의 표면절연저항 값이 1×106Ω 이하로 떨어지면 마이그레이션이 발생한 것으로 판단.
5. 굴곡균열
시편을 10회 이상 벤딩(bending) 후 시편 표면에 굴곡 균열이 생기지 않는 것을 정상으로 판단.
상기와 같은 여섯 가지 항목을 테스트 한 결과를 도 6에 도시하였다.
도 6에 도시한 바와 같이 본 발명에 의한 은-팔라듐 도금층이 형성된 인쇄회로기판(실시예 1 내지 실시예 15)은 모두 볼 전단강도가 500gf 이상이고, 볼퍼짐성이 모두 0.9㎜Ф이상이며, 와이어 본딩성이 모두 5gr 이상이고, 표면절연저항이 모두 1×106Ω 이상이며, 20회 이상 벤딩시 굴곡균열이 발생하지 않았다. 따라서, 본 발명에 의한 실시예 1 내지 실시예 15는 모두 평가기준에 부합하는 양호한 특성을 나타낸다.
반면에, 비교예 1은 평가기준에 모두 부합하였지만, 비교예 2는 벤딩실험시 평균 1.6회 만에 굴곡균열이 발생하는 것으로 테스트 결과 나타났다.
이하는 본 발명에 의한 상기 실시예 1과 실시예 13의 은-팔라듐 도금층과 비교에 1의 도금층 특성을 테스트 한 결과이다.
1. 도금 두께 측정
시편의 도금층이 요구 사양에 적합한 두께를 갖고 있는지 여부를 확인하기 위하여 도금 두께 측정기를 사용하여 실시예 1과 실시예 13의 은 도금층과 팔라듐 도금층의 두께를 측정하고, 비교예 1의 도금층 두께를 측정한다.
2. 유공도(Prosity) 테스트
도금 처리된 패키지용 BGA 인쇄회로기판을 질산에 침적시켜 육안상으로 은 도금층 및 팔라듐 도금층의 조직이 부식되어 기공이 발생되는지 여부를 확인한다.
3. 내열성 테스트
리플로우 장비를 이용하여 표 1의 조건으로 3회 통과시킨 후, 도금층이 열에 의해 표면 색상 변화 여부를 관찰한다.
4. 밀착성 테스트
은 도금층 또는 팔라듐 도금층의 표면에 접착테이프를 이용하여 도금층의 박리여부를 확인한다.
5. 내변색성 테스트
도금처리된 고밀도 인쇄회로기판을 5% K2S 용액에 1분간 침적하여 도금층의 변색 여부를 확인한다.
테스트항목 규격 테스트내용 테스트결과
실시예 1 실시예 2 비교예 1
도금 두께 은 도금층 0.05㎛이상 팔라듐 도금층 0.005㎛ 이상 X-ray 두께측정기를 사용하여 측정 ○ ○ ○
유공도 음 도금층 및 팔라듐 도금층의 부식 및 변색이 없을 것. 질산 12%를 사용하여 5분 동안 침적 ○ ○ ○
내열성 리플로우 후 은 도금층과 팔라듐 도금층에 변색 등 표면에 이상 없을 것 IR-리플로우 연속 3회통과 후 표면관찰 최대온도 245℃ ○ ○ ○
밀착성 도금층의 테이프 시험 후 표면에 박리가 없을 것. 3M 테이프를 이용, 도금 표면에 부착 후, 떼어내어 표면을 관찰 ○ ○ ○
내변 색성 도금층의 변색 시험 후 변색이 없을 것 5% K2S 용액에 1분간 침적 ○ ○ ×
( ○:양호, ×:불량)
상기 표 1에서와 같이 도금두께, 유공도, 내열성, 밀착성 및 내변색성 테스트에서 본 발명에 의한 실시예 1과 실시예 2는 모두 양호한 것으로 나타났으나, 비교예 1은 5%의 K2S 용액에 침적된 후 도금층 표면이 변색되어 불량으로 판정되었다.
결국, 본 발명은 은 도금단계 및 팔라듐 도금단계를 통해 형성된 은 도금층과 팔라듐 도금층이 혼재되어 형성된 은-팔라듐 도금층은 종래의 치환 은도금이나 무전해 니켈 및 무전해 금도금 등과 같이 솔더링성이 우수하면서도, 치환 은도금의 단점인 산화 및 변색 방지에 탁월한 효과가 있으며, 무전해 니켈 및 무전해 금도금에서와 같은 부품의 떨어짐이나 굴곡, 균열 등의 불량이 발생하지 않는다. 또한, 가장 바람직한 물성을 얻기 위한 도금공정 시간이 무전해 니켈도금 및 무전해 금도금의 경우 통상 45분 정도인 반면에, 본 발명의 경우 15분 정도 소요되므로 공정시간이 대폭 단축되어 획기적인 생산성 향상을 이룰 수 있고, 고가의 소재인 금을 사용하지 않기 때문에 대폭적인 원가 절감이 가능하다.
이상, 본 발명에 의한 솔더링 및 와이어 본딩을 위한 은-팔라듐 도금층이 형성된 고밀도 인쇄회로기판 및 그 도금방법에 대해 설명하였다. 상기 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1은 고밀도 인쇄회로기판의 구조를 도시한 도면.
도 2는 종래의 치환 은도금 공정을 개략적으로 도시한 도면.
도 3은 종래의 무전해 니켈도금 및 무전해 치환 금도금 공정을 개략적으로 도시한 도면.
도 4는 본 발명의 은-팔라듐 도금층을 형성하는 공정을 도시한 도면.
도 5는 본 발명에 의한 은-팔라듐 도금층을 확대 도시한 도면.
도 6은 본 발명의 여러 실시예를 테스트 한 결과를 나타낸 도면.
<도면의 주요 부분에 대한 부호의 설명>
100 : 인쇄회로기판
101,102 : 구리층
103 : 레지스트층
104 : 은 도금층
105 : 팔라듐 도금층
106 : 피막층
110 : 은-팔라듐 도금층

Claims (16)

  1. 솔더링 및 와이어 본딩을 위한 고밀도 인쇄회로기판의 은-팔라듐 도금층 형성 방법에 있어서,
    a) 인쇄회로기판(100)의 상부에 소정의 솔더 레지스트층(103)을 형성하는 레지스트층 형성단계와,
    b) 상기 구리층(101)(102)에 은 도금층(104)을 형성하는 은 도금단계와,
    c) 상기 은 도금층(104) 상부에 팔라듐 도금층(105)을 형성하는 팔라듐 도금단계와,
    d) 상기 팔라듐 도금층(105) 상부에 피막층((106))을 형성하는 피막 형성단계,
    를 포함하는 것을 특징으로 하는 솔더링 및 와이어 본딩을 위한 고밀도 인쇄회로기판의 은-팔라듐 도금층 형성방법.
  2. 제 1항에 있어서,
    상기 은 도금단계에서 은 대신 은 합금으로 은 도금층(104)을 형성하는 것을 특징으로 하는 솔더링 및 와이어 본딩을 위한 고밀도 인쇄회로기판의 은-팔라듐 도금층 형성방법.
  3. 제 2항에 있어서,
    상기 은합금은 은 99~99.9중량%, 셀레늄과 납 또는 이들의 조합물 0.01~1.0중량%로 구성된 것을 특징으로 하는 솔더링 및 와이어 본딩을 위한 고밀도 인쇄회로기판의 은-팔라듐 도금층 형성방법.
  4. 제 1항 또는 제 2항에 있어서,
    상기 팔라듐 도금단계에서 팔라듐 대신 팔라듐 합금으로 팔라듐 도금층(105)을 형성하는 것을 특징으로 하는 솔더링 및 와이어 본딩을 위한 고밀도 인쇄회로기판의 은-팔라듐 도금층 형성방법.
  5. 제 4항에 있어서,
    상기 팔라듐 합금은 팔라듐 92~99.9중량%, 인 또는 붕소 0.1~8중량%로 구성된 것을 특징으로 하는 솔더링 및 와이어 본딩을 위한 고밀도 인쇄회로기판의 은-팔라듐 도금층 형성방법.
  6. 제 1항에 있어서,
    상기 은 도금단계는 40~60℃의 온도로 9초에서 60분 동안 실시되는 것을 특징으로 하는 솔더링 및 와이어 본딩을 위한 고밀도 인쇄회로기판의 은-팔라듐 도금층 형성방법.
  7. 제 1항에 있어서,
    상기 팔라듐 도금단계는 30~60℃의 온도로 30초에서 20분 동안 실시되는 것을 특징으로 하는 솔더링 및 와이어 본딩을 위한 고밀도 인쇄회로기판의 은-팔라듐 도금층 형성방법.
  8. 제 1항에 있어서,
    상기 피막 형성단계는 30~60℃의 온도로 30초에서 5분 동안 수행되는 것을 특징으로 하는 솔더링 및 와이어 본딩을 위한 고밀도 인쇄회로기판의 은-팔라듐 도금층 형성방법.
  9. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 은 도금단계는 치환도금법으로 실시되는 것을 특징으로 하는 솔더링 및 와이어 본딩을 위한 고밀도 인쇄회로기판의 은-팔라듐 도금층 형성방법.
  10. 제 1항에 있어서,
    상기 팔라듐 도금단계는 수용성 팔라듐화합물을 포함하는 무전해 치환형 또는 환원형 팔라듐 도금액을 접촉시켜 팔라듐 도금층(105)을 형성하는 것을 특징으로 하는 솔더링 및 와이어 본딩을 위한 고밀도 인쇄회로기판의 은-팔라듐 도금층 형성방법.
  11. 솔더링 및 와이어 본딩을 위한 은-팔라듐 도금층이 형성된 고밀도 인쇄회로기판에 있어서,
    상기 인쇄회로기판(100)의 구리층(101)(102) 상부에 형성된 은 또는 은 합금 중 어느 하나의 은 도금층(104)과;
    상기 은 도금층(104) 상부에 형성된 팔라듐 또는 팔라듐 합금 중 어느 하나의 팔라듐 도금층(105)과;
    상기 팔라듐 도금층(105)의 상부에 형성된 피막층(106);을 포함하여 구성된 것을 특징으로 하는 솔더링 및 와이어 본딩을 위한 은-팔라듐 도금층이 형성된 고밀도 인쇄회로기판.
  12. 제 11항에 있어서,
    상기 은 도금층(104)의 두께는 0.05~5.0㎛인 것을 특징으로 하는 솔더링 및 와이어 본딩을 위한 은-팔라듐 도금층이 형성된 고밀도 인쇄회로기판.
  13. 제 11항에 있어서,
    상기 팔라듐 도금층(105)의 두께는 0.005~2.0㎛인 것을 특징으로 하는 솔더링 및 와이어 본딩을 위한 은-팔라듐 도금층이 형성된 고밀도 인쇄회로기판.
  14. 제 11항에 있어서,
    상기 피막층(106)의 두께는 0.005~0.5㎛인 것을 특징으로 하는 솔더링 및 와이어 본딩을 위한 은-팔라듐 도금층이 형성된 고밀도 인쇄회로기판.
  15. 제 4항에 있어서,
    상기 팔라듐 도금단계는 수용성 팔라듐화합물을 포함하는 무전해 치환형 또는 환원형 팔라듐 도금액을 접촉시켜 팔라듐 도금층(105)을 형성하는 것을 특징으로 하는 솔더링 및 와이어 본딩을 위한 고밀도 인쇄회로기판의 은-팔라듐 도금층 형성방법.
  16. 제 5항에 있어서,
    상기 팔라듐 도금단계는 수용성 팔라듐화합물을 포함하는 무전해 치환형 또는 환원형 팔라듐 도금액을 접촉시켜 팔라듐 도금층(105)을 형성하는 것을 특징으로 하는 솔더링 및 와이어 본딩을 위한 고밀도 인쇄회로기판의 은-팔라듐 도금층 형성방법.
KR1020080007784A 2008-01-25 2008-01-25 솔더링 및 와이어 본딩을 위한 은-팔라듐 도금층이 형성된고밀도 인쇄회로기판 및 그 도금방법 KR100885673B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080007784A KR100885673B1 (ko) 2008-01-25 2008-01-25 솔더링 및 와이어 본딩을 위한 은-팔라듐 도금층이 형성된고밀도 인쇄회로기판 및 그 도금방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080007784A KR100885673B1 (ko) 2008-01-25 2008-01-25 솔더링 및 와이어 본딩을 위한 은-팔라듐 도금층이 형성된고밀도 인쇄회로기판 및 그 도금방법

Publications (1)

Publication Number Publication Date
KR100885673B1 true KR100885673B1 (ko) 2009-03-02

Family

ID=40697535

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080007784A KR100885673B1 (ko) 2008-01-25 2008-01-25 솔더링 및 와이어 본딩을 위한 은-팔라듐 도금층이 형성된고밀도 인쇄회로기판 및 그 도금방법

Country Status (1)

Country Link
KR (1) KR100885673B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101184796B1 (ko) * 2010-12-29 2012-09-20 와이엠티 주식회사 기판 구조물 및 그 제조 방법
KR20130070471A (ko) * 2011-12-19 2013-06-27 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
KR101897013B1 (ko) * 2011-12-08 2018-10-29 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
KR101926565B1 (ko) * 2011-04-05 2018-12-10 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
CN111809170A (zh) * 2019-04-10 2020-10-23 上村工业株式会社 镀金方法及镀覆膜
KR20210125436A (ko) * 2020-04-08 2021-10-18 와이엠티 주식회사 도금층이 형성된 고밀도 인쇄회로기판 및 그 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286536A (ja) 1999-03-30 2000-10-13 Nippon Mektron Ltd 可撓性回路基板の製造法
KR100688833B1 (ko) 2005-10-25 2007-03-02 삼성전기주식회사 인쇄회로기판의 도금층 형성방법 및 이로부터 제조된인쇄회로기판
KR100712033B1 (ko) 2006-03-09 2007-05-02 와이엠티 주식회사 고밀도 인쇄회로기판의 도금 두께 편차를 해결한 3중팔라듐-팔라듐-금도금층 형성 방법 및 이로부터 제조된인쇄회로기판

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286536A (ja) 1999-03-30 2000-10-13 Nippon Mektron Ltd 可撓性回路基板の製造法
KR100688833B1 (ko) 2005-10-25 2007-03-02 삼성전기주식회사 인쇄회로기판의 도금층 형성방법 및 이로부터 제조된인쇄회로기판
KR100712033B1 (ko) 2006-03-09 2007-05-02 와이엠티 주식회사 고밀도 인쇄회로기판의 도금 두께 편차를 해결한 3중팔라듐-팔라듐-금도금층 형성 방법 및 이로부터 제조된인쇄회로기판

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101184796B1 (ko) * 2010-12-29 2012-09-20 와이엠티 주식회사 기판 구조물 및 그 제조 방법
US8759986B2 (en) 2010-12-29 2014-06-24 Samsung Electro-Mechanics Co., Ltd. Substrate structure and method of manufacturing the same
KR101926565B1 (ko) * 2011-04-05 2018-12-10 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
KR101897013B1 (ko) * 2011-12-08 2018-10-29 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
KR20130070471A (ko) * 2011-12-19 2013-06-27 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
KR101980666B1 (ko) * 2011-12-19 2019-08-29 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
CN111809170A (zh) * 2019-04-10 2020-10-23 上村工业株式会社 镀金方法及镀覆膜
CN111809170B (zh) * 2019-04-10 2024-03-22 上村工业株式会社 镀金方法及镀覆膜
KR20210125436A (ko) * 2020-04-08 2021-10-18 와이엠티 주식회사 도금층이 형성된 고밀도 인쇄회로기판 및 그 제조방법
KR102372995B1 (ko) * 2020-04-08 2022-03-11 와이엠티 주식회사 도금층이 형성된 고밀도 인쇄회로기판 및 그 제조방법
TWI776457B (zh) * 2020-04-08 2022-09-01 韓商Ｙｍｔ股份有限公司 包括複數層鍍層的高密度印刷電路板及其製造方法

Similar Documents

Publication Publication Date Title
KR100688833B1 (ko) 인쇄회로기판의 도금층 형성방법 및 이로부터 제조된인쇄회로기판
KR100885673B1 (ko) 솔더링 및 와이어 본딩을 위한 은-팔라듐 도금층이 형성된고밀도 인쇄회로기판 및 그 도금방법
KR101184796B1 (ko) 기판 구조물 및 그 제조 방법
EP0751564A2 (en) Ultra-thin noble metal coatings for electronic packaging
KR102192532B1 (ko) 인쇄 회로 기판 및 ic-기판의 구리 와이어 본딩부를 위한 팔라듐 표면 마무리를 획득하는 방법
KR100712033B1 (ko) 고밀도 인쇄회로기판의 도금 두께 편차를 해결한 3중팔라듐-팔라듐-금도금층 형성 방법 및 이로부터 제조된인쇄회로기판
JP2001077528A (ja) 無電解ニッケル／金メッキへのはんだ付け方法、配線構造体、回路装置及びその製造方法
CN110325665B (zh) 无电解镀敷工艺
US6521358B1 (en) Lead frame for semiconductor device and method of producing same
JP5098627B2 (ja) 電子部品及びその製造方法
KR101883250B1 (ko) 무전해 니켈 도금액, 이를 사용한 무전해 니켈 도금 방법 및 표면처리방법, 및 무전해 니켈 도금을 포함하는 인쇄회로 기판
JPH07326701A (ja) 電気電子部品用導電材、リードフレ−ム及びそれを使用した半導体集積回路
KR100512811B1 (ko) 반도체 패키지용 인쇄회로기판의 도금층 형성방법 및이로부터 제조된 인쇄회로기판
Meng et al. Discoloration related failure mechanism and its root cause in electroless nickel immersion gold (ENIG) pad metallurgical surface finish
JP3590603B2 (ja) 半導体装置およびその製造方法
JP2005163153A (ja) 無電解ニッケル置換金めっき処理層、無電解ニッケルめっき液、および無電解ニッケル置換金めっき処理方法
JP5545234B2 (ja) 半導体装置およびその製造方法
JP3402228B2 (ja) 鉛を含まない錫ベース半田皮膜を有する半導体装置
US9295165B2 (en) Selective application by electroless plating of a tin-whisker impenetrable metal cap to metals on electronic assemblies
EP2887779A1 (en) Silver wire bonding on printed circuit boards and IC-substrates
WO2000078109A1 (en) Improved bga solder ball shear strength
JP2005317729A (ja) 接続端子、その接続端子を用いた半導体パッケージ及び半導体パッケージの製造方法
JP4761595B2 (ja) メタライズ基板
Beigle Alternate metal finishes for wire bond and soldering applications
KR101362306B1 (ko) 인쇄회로기판의 도금층 형성 방법 및 이에 의해 형성된 패키지용 인쇄회로기판

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130226

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140224

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150216

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170216

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180212

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20200107

Year of fee payment: 12