KR100512811B1 - 반도체 패키지용 인쇄회로기판의 도금층 형성방법 및이로부터 제조된 인쇄회로기판 - Google Patents

반도체 패키지용 인쇄회로기판의 도금층 형성방법 및이로부터 제조된 인쇄회로기판 Download PDF

Info

Publication number
KR100512811B1
KR100512811B1 KR1020040035632A KR20040035632A KR100512811B1 KR 100512811 B1 KR100512811 B1 KR 100512811B1 KR 1020040035632 A KR1020040035632 A KR 1020040035632A KR 20040035632 A KR20040035632 A KR 20040035632A KR 100512811 B1 KR100512811 B1 KR 100512811B1
Authority
KR
South Korea
Prior art keywords
plating layer
gold
plating
silver
alloy plating
Prior art date
Application number
KR1020040035632A
Other languages
English (en)
Inventor
전성욱
김익범
신명철
권영석
전상욱
이성근
오춘환
Original Assignee
(주)유일재료기술
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)유일재료기술 filed Critical (주)유일재료기술
Priority to KR1020040035632A priority Critical patent/KR100512811B1/ko
Application granted granted Critical
Publication of KR100512811B1 publication Critical patent/KR100512811B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemically Coating (AREA)

Abstract

본 발명은 반도체 패키지용 인쇄회로기판(printed circuit board for semi-conductor package)의 솔더링 및 와이어본딩을 위한 도금층의 형성방법 및 이로부터 제조된 인쇄회로기판에 관한 것으로, 패키지용 인쇄회로기판의 구리(Cu) 또는 구리합금으로 노출된 솔더링부 및 와이어본딩부에 니켈(Ni) 합금으로 된 도금층을 형성시키고, 은(Ag) 또는 은(Ag) 합금으로 된 도금층을 무전해 치환 도금을 통해서 석출시킨 다음, 다시 금(Au) 또는 금(Au) 합금으로 된 도금층을 무전해 치환 도금을 통해서 석출시켜 다중도금층을 형성한 반도체 패키지용 인쇄회로기판을 제공한다.
본 발명에 따르면, 전기 도금을 하기 위한 별도의 리드선이 필요 없어 회로밀도를 더욱 높인 BGA(Ball Grid Array)나 CSP(Chip Scale Package) 제작이 가능하고, 엣칭에 의해 불필요한 리드(lead) 선을 제거해야만 하는 엣치백(etch back) 공정을 생략하여 작업을 단순화시킬 수 있다. 또한 두께금도금으로만 가능했던 와이어본딩(wire bonding) 성능을 얇은 은도금 또는 은합금도금, 및 금도금 또는 금합금도금층으로 구성된 다중도금으로 대체할 수 있어 대폭적인 원가 절감 및 생산성 향상이 가능하다.
특히, 본 발명의 도금층 형성방법은 모든 종류의 패키지용 인쇄회로기판에 적용 가능하다.

Description

반도체 패키지용 인쇄회로기판의 도금층 형성방법 및 이로부터 제조된 인쇄회로기판{Method for plating on printed circuit board for semi-conductor package and printed circuit board produced therefrom}
본 발명은 반도체 패키지용 인쇄회로기판의 솔더링 및 와이어본딩을 위한 도금층 형성방법 및 이로부터 제조된 인쇄회로기판에 관한 것이다. 보다 구체적으로, 본 발명은 패키지용 인쇄회로기판의 구리 노출 부위에 니켈 또는 니켈합금을 도금하여 니켈도금층을 형성하고, 그 위에 무전해 치환도금에 의해 은도금 또는 은합금도금층을 형성한 다음, 다시 무전해 치환 도금에 의한 금도금 또는 금합금도금층을 형성하여 고밀도 및 고신뢰도를 발현시킬 수 있는 반도체 패키지용 인쇄회로기판의 도금층 형성방법 및 이로부터 제조된 인쇄회로기판에 관한 것이다.
패키지용 인쇄회로기판은 반도체와의 실장을 위하여 와이어본딩이 필요한 부위를 포함하고 있으며, 그 밖에 인쇄회로기판과의 실장을 위한 솔더링 부위가 있다. 이와 관련하여 도 1에 스트립 형태의 패키지용 인쇄회로기판의 대표적 모델인 BGA와 멀티칩모듈(multi chip module, 이하 MCM이라 함)의 평면 사진이 도시되어 있다. 도 1에 도시되어 있는 와이어본딩이 필요한 부위(2, 3) 및 솔더링 부위(도시되어 있지 않음)는 구리 재질로 이루어지는 것이 전형적이다. 그러나, 이렇게 외부로 노출된 구리층은 시간이 경과함에 따라 산화되고 부식이 되기도 하여 와이어본딩 특성을 기대할 수 없다. 따라서, 솔더링 및 와이어본딩 특성을 갖게 하기 위해서는 노출된 구리층 위에 전기니켈도금 또는 무전해 니켈도금을 한 다음, 전기금도금 또는 무전해 금도금을 0.5㎛ 내외로 하여 와이어본딩을 할 수 있도록 조건을 제공한다.
일반적으로 상기와 같은 도금 공정은 당 업계에서 널리 알려져 있는데, 예를 들면 국내 특허공개번호 제2000-53621호는 포토솔더레지스트(PSR)를 사용하여 금도금하고자 하는 구리 노출 부위에 무전해 니켈상을 형성한 다음, 하나 이상의 수용성 금 화합물, 하나 이상의 전도성 염, 하나 이상의 환원제 및 물을 포함하는 도금액을 이용하여 인쇄회로기판을 제조하는 방법을 제시하고 있다.
또한, 국내 특허공개번호 제2003-0080547호에서는 무전해 니켈도금 후, 금-은 합금도금액을 이용하여 금(Au) 및 은(Ag)으로 이루어진 합금도금층을 제공하는 방법을 제시하고 있다. 또한, 일본 특개평 7-7243호는 금도금하고자 하는 구리 부위 상에 비정질의 제1무전해 니켈 피막을 형성시키고, 결정질의 제2무전해 니켈 피막을 형성한 후에 치환 반응을 주반응으로 하는 무전해 금도금 방법을 제시하고 있다. 이외에도 구리층 상에 니켈-금도금층을 형성하는 개량된 기술은 미국특허번호 제5,235,139호 및 제6,733,823호에 제시되어 있다.
패키지용 인쇄회로기판에 있어 니켈 또는 니켈합금도금 후에 두께 금도금을 하는 이유는 다음과 같다.
니켈 또는 니켈합금도금 후에 얇은 금도금(플래시(flash) 금도금, 통상 0.1㎛ 이하)을 할 경우에는 와이어본딩성이 떨어지고 기준치에 미달하게 된다. 따라서, 와이어본딩성을 만족시키기 위해서 금도금층의 두께를 더 높여야 하는데 통상 0.5㎛ 이상의 금두께가 되면 5gf 이상의 힘이 되어 만족할만한 와이어본딩 값을 얻을 수 있다.
이와 관련하여, 종래에 알려진 패키지용 인쇄회로기판의 개략적인 금도금 공정의 구체예가 도 2에 도시되어 있다.
도 2를 참조하여 설명하면, 먼저, 당 업계에서 널리 알려진 방법에 따라 기판(1) 상에 패턴화된 회로(도시되지 않음) 및 동박 노출 부위(2, 3)를 형성시킨 후에 금도금되어야 할 부분을 제외한 나머지 부분에 포토솔더레지스트층(4)을 형성한다. CSP(도시되지 않음) 또는 BGA 인쇄회로기판의 동박 노출 부위(2) 상에 전해 니켈도금액을 이용하여 5㎛ 내외의 전해 니켈층(5)을 형성한 후 전해 금도금을 하여 0.5㎛ 이상의 금도금층(7)을 형성시킨다. 이 경우 전해 도금을 이용하기 때문에 통전이 필요한 리드선이 있어야 하고, 이러한 리드선은 안테나 작용이 있어 반도체 조립 후 노이즈 현상을 일으킨다. 따라서, 최근 전기 도금 후 엣칭하여 리드선을 제거하는 경우도 있는데 이런 경우에는 완벽하게 제거하기 어렵다.
한편, MCM 인쇄회로기판의 경우 리드선이 없기 때문에 상기 동박 노출 부위(3) 상에 무전해 니켈도금액을 이용 85℃에서 20분 정도 처리하여 약 5㎛ 내외의 두께와 인(P) 함량이 5∼9중량% 포함된 니켈-인 합금층(6)을 형성시킨 다음, 구연산을 주성분으로 하는 플래시(flash) 금도금액(1차 금도금)과 티오황산소다 및 아황산나트륨을 환원제로 하는 두께금도금액(2차 금도금)을 거쳐 0.5㎛ 이상의 금도금층(8)을 얻는다. 금도금을 1차, 2차에 걸쳐 수행하는 이유는 2차 금도금액의 경우 구리 오염에 의하여 도금액의 수명이 현저하게 줄어들기 때문에 1차 도금이라는 완충 작용을 두어 2차 금도금액을 보호하기 위해서이다.
이렇게 1차, 2차에 걸쳐 0.5㎛ 이상의 두께를 얻기 위하여 85℃에서 약 100분 정도의 처리 시간이 필요하다. 또한, 액의 수명이 너무 짧아 생산비용이 많이 소모되는 단점이 있다.
상기 종래 기술의 문제점을 극복하기 위하여 본 발명자들은 오랜 연구를 거듭한 결과, 니켈합금도금층 위에 매우 얇은 은도금 또는 은합금도금층과, 매우 얇은 금도금 또는 금합금도금층으로도 두께 금도금을 대체할 수 있음을 발견하게 된 것이다.
따라서, 본 발명의 목적은 무전해 니켈합금도금층 상에 무전해 은도금 또는 은합금도금층 및 무전해 금도금 또는 금합금도금층을 차례로 형성하여 패키지용 인쇄회로기판에 요구되는 용접성 및 본딩성을 만족시키는 동시에, 원가 절감 및 생산성을 대폭 증대시킬 수 있는 반도체 패키지용 인쇄회로기판의 도금층 형성방법을 제공하는데 있다.
본 발명의 다른 목적은 상기 방법에 따라 리드선 없이 무전해 도금 공정을 통해서 도금층이 형성되어 고밀도 및 고신뢰성을 갖는 반도체 패키지용 인쇄회로기판을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체 패키지용 인쇄회로기판의 도금층 형성방법은:
a) 반도체 실장을 위한 와이어본딩부 및 외부 부품과의 결합을 위한 솔더링부를 포함하고, 일정한 회로패턴이 형성된 패키지용 인쇄회로기판을 제공하는 단계;
b) 상기 인쇄회로기판의 와이어본딩부 및 솔더링부를 제외한 부분에 포토솔더레지스트층을 형성하는 단계;
c) 상기 와이어본딩부 및 솔더링부에 무전해 니켈합금도금층을 형성하는 단계;
d) 상기 무전해 니켈합금도금층 상에 수용성 은화합물을 포함하는 치환형 침지 은도금액을 접촉시켜 무전해 은도금 또는 은합금도금층을 형성하는 단계; 및
e) 상기 은도금 또는 은합금도금층 상에 수용성 금화합물을 포함하는 치환형 침지 금도금액을 접촉시켜 무전해 금도금 또는 금합금도금층을 형성하는 단계;
를 포함하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명에 따른 반도체 패키지용 인쇄회로기판은:
반도체 실장을 위한 와이어본딩부 및 외부 부품과의 결합을 위한 솔더링부를 포함하고, 일정한 회로패턴이 형성된 패키지용 인쇄회로기판에 있어서,
상기 와이어본딩부 및 솔더링부는:
구리 또는 구리합금층;
상기 구리층 또는 구리합금층 상에 형성된 무전해 니켈합금도금층;
상기 니켈합금도금층 상에 형성된 무전해 은도금 또는 은합금도금층; 및
상기 은도금 또는 은합금도금층 상에 형성된 무전해 금도금 또는 금합금도금층;
을 포함하는 것을 특징으로 한다.
이하, 본 발명을 첨부된 도면을 참조하여 좀 더 구체적으로 살펴보면 다음과 같다.
전술한 바와 같이, 본 발명에 따르면, 패키지용 인쇄회로기판의 구리(Cu) 또는 구리합금으로 노출된 솔더링부 및 와이어본딩부에 니켈(Ni) 합금으로 된 도금층을 형성시키고, 은(Ag) 또는 은(Ag) 합금으로 된 도금층을 무전해 치환 도금에 의하여 석출시킨 다음, 다시 금(Au) 또는 금(Au) 합금으로 된 도금층을 무전해 치환 도금에 의해서 석출시켜 전기 도금을 위한 별도의 리드선 없이 도금층을 형성함으로써 단순하고 경제적인 공정을 통해서 고밀도 및 고신뢰도를 갖는 BGA(Ball Grid Array) 또는 CSP(Chip Scale Package) 등의 패키지용 인쇄회로기판을 제공한다.
본 발명의 일 구체예에 따른 패키지용 인쇄회로기판의 도금층 형성방법이 도 3에 도시되어 있다.
본 발명의 도금층 형성방법에 따르면, 우선, 패키지용 인쇄회로기판(11) 상에 일정한 회로패턴(도시되지 않음)과, 반도체 실장을 위한 와이어본딩부(12, 13) 및 외부 부품과의 결합을 위한 솔더링부(도시되지 않음)를 형성시키는데, 상기 공정은 당 업계에서 널리 알려진 사진식각법(photolithography)에 의한 것이 전형적이다.
그 다음, 포토솔더레지스트(PSR)를 상기 인쇄회로기판(11)에 도포하는데 상기 솔더레지스트층(14)은 후술하는 도금에 대한 레지스트(resist) 역할을 한다. 상기 솔더레지스트층(14)에 드라이 필름을 적용하고 노광 및 현상을 거쳐 와이어본딩부(12, 13) 및 솔더링부(도시되지 않음) 상의 솔더레지스트층 부위만을 선택적으로 박리한다.
상기 공정이 완료된 후에는 와이어본딩부(12, 13) 및 솔더링부(도시되지 않음)가 외부로 노출되어 그 위에 무전해 니켈도금에 의한 무전해 니켈합금도금층(15)을 형성시킨다. 이러한 도전층(12, 13) 상에 무전해 니켈합금도금층(15)을 형성하기 위한 방법은 다음과 같다
일례로서, 차아인산소다(sodium hypophosphite)를 환원제로 사용하여 구리 상에 니켈이 도금되는 원리는 다음과 같다.
H2PO2 - + H2O ----> H3PO3 - + H+ + e-
Ni2+ + 2e- ----> Ni0
다른 일례로서, 디메틸아민보란(DMAB)을 환원제로 하여 구리 상에 무전해 니켈이 도금되는 원리는 하기 반응식 3 및 4에 나타낸 바와 같다.
(CH3)2NHBH3 + 4OH- ----> (CH3)2NH + BO2 - + 3/2H2 + 2H2O + 3e-
Ni2+ + 2e- ----> Ni0
상기 반응식 1∼4에 나타낸 원리에 의해서 구리층 상에 니켈(Ni)이 석출된다.
본 발명에 사용되는 바람직한 무전해 니켈 도금액의 일례로는 황산니켈(NiSO4)을 니켈 공급원으로 하고 차아인산소다 또는 디메틸아민보란을 환원제로, 젖산을 착화제로, 호박산을 완충제로 한 산성 무전해 니켈 도금액((주)유일재료기술의 상품명 PEN 855) 등을 들 수 있지만, 특별히 이에 한정되는 것은 아니다.
상기 니켈도금은 당해분야에 공지된 바에 따라 약 80∼90℃의 온도에서 3∼40분간 수행하여 1 내지 10㎛의 니켈합금도금층 두께를 얻는다.
상술한 본 발명의 무전해 니켈도금에 따라 형성되는 무전해 니켈합금도금층(15)은 88 내지 99.9중량%의 니켈(Ni)과 0.1 내지 12중량%의 인(P) 또는 붕소(B)로 이루어진 합금층이다. 니켈-인 합금 피막의 경우, 바람직하게는 인(P)의 함량은 5 내지 9중량%인 것이 좋고, 상기 함량이 5중량% 미만이면 솔더링성은 좋아지는 반면 내식성 및 와이어본딩성이 저하되고, 9중량%를 초과하면 내식성과 와이어본딩성은 향상되는 반면 솔더링성은 떨어지게 된다. 니켈-붕소 합금 피막의 경우, 바람직하게는 붕소(B)의 함량은 0.5 내지 5중량%인 것이 좋고, 상기 함량이 0.5중량% 미만이면 용접성이 좋아지는 반면 내식성이 저하되고, 5중량%를 초과하면 경도(hardness)의 증가로 인하여 재료가 취약해지고 솔더링성이 저하되는 단점이 있다.
그 다음, 상기 무전해 니켈합금도금층(15) 상에 용접성(solderability) 및 와이어본딩성을 부여하기 위하여 수용성 은화합물을 포함하는 치환형 침지 은도금액을 접촉시켜 무전해 은도금 또는 은합금도금층(16)을 형성시킨다. 이러한 도금층(16)의 형성방법은 다음과 같다.
상기 무전해 니켈합금도금층(15) 상에 은도금 또는 은합금도금층(16)을 형성하는 방법은 하기 반응식 5에 나타낸 바와 같은 이온화 경향에 따른 치환 반응에 의하여 성립된다.
Ni (고체) + Ag (액체) ----> Ni (액체) + Ag (고체)
상기와 같은 치환 반응에 따라 니켈 표면에 은이 도금된다.
본 발명에서 사용되는 바람직한 무전해 은도금액의 일례로는 은공급원으로 질산은, 킬레이트제로 글리신, 착화제로 니트로살리실산을 주성분으로 하는 무전해 은도금액((주)유일재료기술 상품명 Galaxy PROCESS) 등을 들 수 있지만, 특별히 이에 한정되는 것은 아니다. 상기 무전해 은도금액의 pH는 3 이하인 것이 바람직하다.
상기 도금은 40∼60℃의 온도에서 10초∼20분 동안 수행하여 0.05 내지 2.0㎛의 은도금 또는 은합금도금층(16) 두께를 얻는다. 이때, 도금 온도가 40℃보다 낮거나 시간이 10초 보다 짧을 경우 밝고 광택있는 도금층을 얻기가 어렵고, 온도가 60℃보다 높거나 시간이 20분을 초과할 경우 솔더레지스트(solder resist) 잉크가 들뜨는 현상이 초래된다.
상술한 무전해 은도금에 따라 형성되는 은합금도금층(16)의 경우, 은(Ag) 99 내지 99.99중량%와, 셀레늄(Se), 납(Pb) 중 적어도 1종이 0.01 내지 1중량%를 포함하는 구성으로 이루어진다.
마지막 도금 공정으로서, 상기 은도금 또는 은합금도금층(16) 상에 수용성 금화합물을 포함하는 치환형 침지 금도금액을 접촉시켜 무전해 금도금 또는 금합금도금층(17)을 형성시킨다. 이러한 도금층(17)의 형성방법은 다음과 같다.
상기 은도금 또는 은합금도금층(16) 상에 금도금 또는 금합금도금층(17)을 형성하는 방법은 하기 반응식 6에 나타낸 바와 같은 이온화 경향에 따른 치환 반응에 의하여 성립된다.
Ag (고체) + Au (액체) ----> Au (고체) + Ag (액체)
이때, 상기 은도금 또는 은합금도금층(16)은 2㎛ 이하로 매우 얇아 하기 반응식 7에 나타낸 바와 같이 무전해 니켈합금도금층(15)과도 이온화 경향에 따른 치환 반응이 성립된다.
Ni (고체) + Au (액체) ----> Au (고체) + Ni (액체)
상기 나타낸 반응에 따라 금도금 또는 금합금도금층(17)이 형성된다.
본 발명에서 사용되는 바람직한 무전해 금도금액의 일례로는 금공급원으로 시안화금가리, 킬레이트제로 니트릴로아세틱소다, 착화제로 구연산을 주성분으로 하는 무전해 금도금액((주)유일재료기술 상품명 MIKO Auromerse) 등을 들 수 있지만, 특별히 이에 한정되는 것은 아니다. 상기 무전해 금도금액의 pH는 4∼7인 것이 바람직하다.
상기 도금은 70∼90℃의 온도에서 1분∼30분 동안 수행하여 0.01 내지 0.25㎛의 금도금 또는 금합금도금층(17) 두께를 얻는다. 이때, 도금 온도가 70℃ 미만이거나 시간이 1분 보다 짧을 경우 균일한 외관을 얻기가 어렵고, 온도가 90℃를 초과하거나 시간이 30분을 초과할 경우 솔더레지스트(solder resist) 잉크가 들뜨기 쉽고 금도금 또는 금합금도금층이 취약해지는 단점이 있다.
상술한 무전해 금도금에 따라 형성되는 금합금도금층(17)의 경우, 금(Au) 99 내지 99.99중량%와, 셀레늄(Se), 탈륨(Tl) 중 적어도 1종을 0.01 내지 1중량%를 포함하는 구성으로 이루어진다.
전술한 방법에 따라 형성되는 본 발명의 패키지용 인쇄회로기판의 다중도금층의 적층구조의 일례를 도 4a 및 4b에 나타내었다.
도 4a 및 4b를 참조하면, 본 발명의 패키지용 인쇄회로기판은 와이어본딩부 및 솔더링부 형성을 위하여 노출된 동박(18, 22) 상에 각각 니켈합금으로 이루어진 무전해 니켈합금도금층(19, 23)이 형성되고, 상기 무전해 니켈합금도금층 상부에 각각 은도금층(20) 또는 은합금도금층(24)이 형성되며, 마지막으로 상기 은도금층(20) 또는 은합금도금층(24) 상에 각각 금도금층(21) 또는 금합금도금층(25)이 형성되어 순차적으로 적층된 구조를 갖는다.
상기 무전해 니켈합금도금층(19, 23) 상에 형성되는 은도금층(20) 또는 은합금도금층(24)은 솔더링 특성과 와이어본딩성이 매우 우수하다. 이는 솔더링 시 젖음성이 좋아 우수한 실장 특성을 발현시킬 수 있다. 또한, 상기 은(Ag)은 와이어본딩 시 분위기 금속으로 적은 두께만으로도 우수한 본딩 특성을 부여한다. 다만 공기 중에 방치 시 공기 중의 아황산가스에 의하여 쉽게 변질되기 쉽고 공기 중의 습기를 잘 흡수하는 특성이 있기 때문에 처리 후에는 즉시 포장하여 보관하여야 한다.
상기 무전해 니켈합금도금층(19, 23)은 구리 및 구리 합금이 외부 도금층으로 확산되는 것을 방지하며 납땜(soldering) 및 와이어본딩시 지지대의 역할을 한다. 이때, 상기 무전해 니켈합금도금층(19, 23)의 두께는 1 내지 10㎛, 좀 더 바람직하게는 3 내지 6㎛인 것이 좋다. 1㎛ 미만에서는 구리 및 구리 합금의 내식성에 문제가 되고, 10㎛를 초과하면 응력의 증가로 인하여 취약해진다.
상기 은도금층(20) 또는 은합금도금층(24)의 두께는 0.05 내지 2.0㎛, 좀 더 바람직하게는 0.1 내지 1.0㎛인 것이 좋다. 0.05㎛ 미만이면 공정상 제어하기 어렵고 와이어본딩 값이 저하되는 단점이 있으며, 2.0㎛를 초과하면 와이어본딩성이 좋아지는 장점은 있으나 마이그레이션(migration)의 발생 가능성이 높아져 장기적 신뢰성에 문제가 생길 수 있다. 한편, 순수한 은도금만으로도 솔더링성 및 와이어본딩성이 우수하나, 필요에 따라 셀레늄(Se) 등의 원소를 첨가하여 은도금층의 물성과 와이어본딩성을 보다 향상시킬 수 있다. 셀레늄(Se) 또는 납(Pb)이 공석된 은합금도금층은 모세관 현상에 의한 솔더링 특성을 개선하는 효과가 있다.
상기 은도금층(20) 또는 은합금도금층(24) 상에 도금되는 금도금층(21) 또는 금합금도금층(25)은 은도금층(20) 또는 은합금도금층(24)을 열, 습기 등의 환경으로부터 보호하고, 특히 고온 다습한 조건에서 은도금 또는 은합금도금층의 마이그레이션을 방지한다. 상기 금도금층(21) 또는 금합금도금층(25)의 두께는 0.01 내지 0.25㎛인 것이 좋다. 상기 금도금층(21) 또는 금합금도금층(25)의 두께가 0.01㎛ 미만이면 은도금 또는 은합금도금층의 부식 및 마이그레이션을 방지하기가 어렵고, 0.25㎛를 초과하면 두께 증가에 비하여 품질 향상에 크게 기여하지 못하므로 비경제적이며 조직이 취약해지는 단점이 있다. 순수한 금도금만으로도 솔더링성 및 와이어본딩성은 우수하나, 금합금도금층 형성에 사용되는 탈륨(Tl) 또는 셀레늄(Se)은 언더포텐셜(under potential)로 작용하기도 하여 도금 속도를 가속화시키는 장점을 가지고 있고 석출된 조직은 입상 조직이 되어 와이어본딩성에 적합하다.
상기와 같이 아래로부터 구리 또는 구리합금층, 무전해 니켈합금도금층, 무전해 은도금 또는 은합금도금층, 및 무전해 금도금 또는 금합금도금층으로 순차적으로 적층되어 된 본 발명의 패키지용 인쇄회로기판은 다음과 같은 장점이 있다.
첫째 : BGA나 CSP와 같은 인쇄회로기판의 경우 리드선이 없는 BGA, CSP의 생산이 가능하여 노이즈를 근본적으로 없앨 수 있으며 리드선 만큼 회로를 늘릴 수 있어 고밀도 BGA의 제작이 가능하다.
둘째 : 별도의 리드선 제거 공정(예를 들어, 엣치 백(etch back))이 불필요하여 공정이 단순화된다.
셋째 : 두께금도금(0.5㎛)을 0.1㎛ 내외의 플래시(flash) 금도금으로 대체할 수 있어 60% 이상의 원가 절감을 할 수 있다.
넷째 : MCM에 적용 시 공정 시간이 기존 제조 공정에 비하여 60% 이상 단축된다.
다섯째 : 모든 공정에 있어 전원이 불필요하다.
전술한 바와 같이, 본 발명에 따른 패키지용 인쇄회로기판의 도금층 형성방법은 고밀도 및 고신뢰성을 갖는 패키지용 인쇄회로기판이 요구하는 용접성 및 와이어본딩성을 제공하는 동시에 공정이 단순해지는 장점이 있다. 또한, CSP나 BGA 인쇄회로기판의 경우 리드선이 없는 BGA를 단순한 공정으로 제조할 수 있어 리드선에 의한 노이즈 현상을 근본적으로 차단할 수 있으며 이에 따라 회로선이 기존보다 많은 고밀도의 BGA나 CSP를 제조할 수 있다. 아울러, MCM 인쇄회로기판의 경우 매우 짧은 시간에 공정을 수행하고 금 두께를 현재의 1/5 정도로 낮출 수 있어 원가 절감 면에서 상당히 개선된 공정인 것이다.
본 발명은 하기의 실시예에 의하여 보다 명확하게 이해될 수 있으며, 하기의 실시예는 본 발명의 예시 목적에 불과하며 발명의 영역을 제한하고자 하는 것은 아니다.
하기의 실시예에서는 구리 재질의 와이어본딩부와 솔더볼(solder ball)과의 용접성이 요구되는 솔더링부를 제외한 부분에 포토솔더레지스트층(다이요잉크사의 상품명 AS-303)이 도포된 패키지용 BGA 인쇄회로기판(크기 400×505㎜, 두께 0.2±0.02㎜, 구리층 두께 10∼30㎛)을 45℃에서 3분간 탈지((주)유일재료기술의 상품명 SAC 161)하고, 구리층의 산화물을 제거할 목적으로 0.5∼1.0㎛ 엣칭((주)유일재료기술의 상품명 SE 520L) 하였다. 다음 팔라듐(Pd)으로 구리층을 촉매 처리((주)유일재료기술의 상품명 CATA 855)한 다음 수세하고, 5% 황산 용액에서 산세를 행한 후 수세하였다. 그 후, 다음과 같이 무전해 니켈합금도금, 은도금 또는 은합금도금 및 금도금 또는 금합금도금을 순차적으로 수행하였다.
실시예 1
상기와 같이 전처리가 완성된 패키지용 BGA 인쇄회로기판의 구리층 상에 니켈:인이 93.2:6.8(중량%)의 함량으로 포함된 니켈-인 합금도금층을 5㎛ 두께로 형성시키고, 그 위에 은도금 두께 1.0㎛와 금도금 두께 0.05㎛를 갖는 도금층을 순차적으로 패키지용 BGA 인쇄회로기판 구리층 상에 형성하였다.
실시예 2
니켈-인 대신 니켈-붕소가 99.5:0.5(중량%)의 함량으로 포함된 니켈-붕소 합금도금층을 형성시킨 것을 제외하고는 실시예 1과 동일한 방법으로 도금층을 형성하였다.
실시예 3
은도금 두께가 0.2㎛인 것을 제외하고는 실시예 1과 동일한 방법으로 도금층을 형성하였다.
실시예 4
금도금 두께가 0.15㎛인 것을 제외하고는 실시예 1과 동일한 방법으로 도금층을 형성하였다.
실시예 5
은도금 두께가 2.0㎛이고 그 위에 금도금 두께가 0.15㎛인 것을 제외하고는 실시예 1과 동일한 방법으로 도금층을 형성하였다.
실시예 6
은(Ag)과 셀레늄(Se)이 각각 99.95와 0.05중량%로 포함된 은합금도금층의 두께가 0.2㎛인 것을 제외하고는 실시예 1과 동일한 방법으로 도금층을 형성하였다.
실시예 7
금(Au)과 탈륨(Tl)이 각각 99.99와 0.01중량%로 포함된 금합금도금층의 두께가 0.15㎛인 것을 제외하고는 실시예 1과 동일한 방법으로 도금층을 형성하였다.
실시예 8
은(Ag)과 셀레늄(Se)이 각각 99.95와 0.05중량%로 포함된 0.5㎛ 두께의 은합금도금층 상에, 금(Au)과 탈륨(Tl)이 각각 99.99와 0.01중량%로 포함된 금합금도금층의 두께가 0.15㎛인 것을 제외하고는 실시예 1과 동일한 방법으로 도금층을 형성하였다.
※ 상기 도금층을 형성하는 방법과 조건은 다음과 같다.
무전해 니켈도금에 의한 니켈-인 또는 니켈-붕소 합금도금층을 얻기 위해서는 하기 표 1a 및 1b와 같은 조성의 용액으로 온도 85℃에서 도금하면 니켈-인 또는 니켈-붕소 합금도금층을 시간당 15㎛ 두께로 얻을 수 있다.
구리층 상에 니켈 도금이 되는 원리는 전술한 바와 같다. 발명에 포함된 두께를 얻기 위해서는 약 3분에서 40분의 도금 시간이 필요하다.
- 무전해 니켈도금액 조성: 니켈-인 합금도금액 조성
성 분 함 량 비 고
황산니켈 25g/ℓ 6 수화물
차아인산소다 25g/ℓ
젖산 15g/ℓ
말레익산 20g/ℓ
호박산소다 15g/ℓ
안정제 5 ppm 납 (Pb) 이온
가속제 5 ppm 티오(Thio) 화합물
* 사용 조건 : 온도 85℃, pH 4.3∼4.8 (암모니아수로 조정)
- 무전해 니켈도금액 조성: 니켈-붕소 합금도금액 조성
성 분 함 량 비 고
황산니켈 25g/ℓ 6 수화물
디메틸아민보란 25g/ℓ
젖산 15g/ℓ
구연산 10g/ℓ
안정제 5 ppm 납 (Pb) 이온
가속제 5 ppm 티오(Thio) 화합물
* 사용 조건 : 온도 85℃, pH 6.0∼6.8 (암모니아수로 조정)
상기 형성된 무전해 니켈합금도금층 상에 무전해 은도금 또는 은합금도금층을 형성하기 위해서 하기 표 2와 같은 조성의 도금액을 사용하였다.
은도금 또는 은합금도금액 조성
성 분 함 량 비 고
글리신 10g/ℓ
3,5-니트로살리실산 1∼5g/ℓ
니트로아세틱산 10∼30g/ℓ
이미다졸 40∼60g/ℓ
니트로벤젠설폰산 10g/ℓ
폴리옥시에틸렌글리콜노닐페닐 10g/ℓ 10mol 비이온 계면활성제
셀레늄옥사이드 200 ppm 합금도금시에만 사용
질산 50∼100g/ℓ
질산은 3∼10g/ℓ
상기와 같은 조성의 도금액으로 온도 50℃에서 하기 표 3과 같이 시간에 따른 두께를 얻을 수 있다.
상기 무전해 니켈합금도금층 상에 무전해 은도금 또는 은합금도금이 형성되는 방법은 전술한 바와 같다. 발명에 포함된 두께를 위해서는 약 15초에서 20분의 도금 시간이 필요하다.
은도금 또는 은합금도금층의 시간에 따른 두께 변화
시간 (분) 두께 (㎛)
1 0.2
2 0.35
3 0.46
5 0.62
10 1.11
20 2.03
상기 형성된 은도금 또는 은합금도금층 상에 금도금 또는 금합금도금층을 형성하기 위해서 하기 표 4와 같은 조성의 도금액을 사용하였다.
금도금 또는 금합금도금액 조성
성 분 함 량 비 고
제1인산소다 20∼50g/ℓ
니트릴로아세틱소다 50∼100g/ℓ
구연산암몬 50∼100g/ℓ
탄산탈륨 10∼50 ppm 합금도금시에만 사용
셀레늄옥사이드 10∼50 ppm 합금도금시에만 사용
시안화금가리 2∼5g/ℓ
청산가리 1∼10g/ℓ
상기와 같은 조성의 도금액으로 온도 85℃, pH 4.5∼5.0(황산으로 pH 조정)의 범위 내에서 도금하여 금도금 또는 금합금도금층의 시간에 따른 두께 변화를 하기 표 5에 나타낸 바와 같이 얻었다.
금도금 또는 금합금도금층의 시간에 따른 두께 변화
시간 (분) 두께 (㎛)
1 0.01
5 0.08
10 0.15
20 0.20
30 0.25
상기 은도금 또는 은합금도금층 상에 금도금 또는 금합금도금층이 형성되는 방법은 전술한 바와 같다. 발명에 포함된 두께를 얻기 위해서는 약 1분에서 30분의 도금 시간이 필요하다.
상기와 같은 방법과 조건으로 도금층을 형성한 후에 수세하였고 80℃에서 15분 동안 건조시킨 후 하기와 같은 조건 및 방법으로 용접성, 와이어본딩성을 측정하였다. 하기 표 7에 실시예에 따른 용접성, 와이어본딩성 및 일렉트로마이그레이션 등의 특성 평가 결과를 나타내었다.
<용접성>
용접성은 솔더 볼 전단 테스트(solder ball shear test)와 솔더 퍼짐성 테스트(solder spread test)를 행하였다.
1) 솔더 볼 전단 테스트
* 조건 :
본딩 테스트기(Bond Tester) : DAGE 4000
위치(Locate) : 5 ㎛
전단 속도(Shear Speed) : 200㎛/sec
볼 크기 : 0.35mmΦ(Alpha Metal Co.)
볼 재질 : Sn/Pb (63/37) 중량%
플럭스(Flux: RMA type) : SR-12 (Alpha Metal Co.)
리플로우기(Reflow Machine) : ESSEMTEC
리플로우 조건(Reflow Conditions) : 230℃ (peak temperature)
* 평가 방법 :
솔더링 패드부와 솔더 볼의 접속 강도를 측정하기 위한 것으로 상기와 같은 조건에서 솔더 범프가 형성된 시편을 테이블에 고정하고 일정한 하중(load)과 전단 높이를 설정하여 볼 전단 시험을 수행하면 스타일러스(stylus)가 범프를 밀어 파괴가 발생하는데 그 때 값을 측정하면 된다.
* 평가 기준 :
볼 전단 강도가 200gf 초과하면 이상이 없는 것으로 한다.
2) 솔더 볼 퍼짐성 테스트
* 조건 :
솔더 볼 크기 : 0.35mmΦ(Alpha Metal Co.)
볼 재질 : Sn/Pb (63/37) 중량%
플럭스 (RMA type) : SR-12 (Alpha Metal Co.)
리플로우기 : ESSEMTEC
리플로우 조건 : 230℃ (peak temperature)
* 평가 방법 :
솔더링 패드부 플럭스 처리 후 0.35mmΦ의 볼을 놓고 리플로우기 통과 후 솔더 볼의 크기를 측정한다. 솔더 볼이 많이 퍼지면 퍼질수록, 즉 볼 크기가 커질수록 용접성이 우수하다.
* 평가 기준 :
리플로우 후 최초의 솔더 볼 입자 크기의 3배 이상(즉, 1.05mmΦ이상)이면 용접성에 이상이 없는 것으로 한다.
<와이어본딩성>
본딩와이어와 본딩부의 접착력을 검사하는 방법이다. 와이어본딩 테스트기로 K&S 1484를 사용하였고 온도 175℃, 1 시간 열노화(thermal aging) 후, 하기 표 6과 같이 본딩 조건을 부여하였다.
본딩 조건
항 목 조 건
금 (Au) 와이어 1 mil
시간 (1st/2nd) 15 m/sec, 25 m/sec
힘(Force) (1st/2nd) 70gf/100gf
파워 (1st/2nd) 16mW/80mW
전처리-열 온도 100℃
H/B 온도 200℃
와이어본딩 후 본딩이 떨어지기까지의 최소 및 평균 힘(단위 : gf)을 표시하였으며 평균 힘이 5 이상이면 양호하다.
<일렉트로 마이그레이션 (Electro Migration)>
* 평가 방법 :
JIS Z 3284에서 규정하고 있는 테스트 쿠폰을 사용하여 항온항습기조 내에 고온, 고습, 내압 실험 환경을 부여하여 1,000시간 후 200배 현미경을 이용하여 마이그레이션을 관찰하였다. 시험 조건은 상대 습도 85%, 온도 85℃, 전압 50 볼트 직류 전압을 부여하였고 이때 사용된 물은 저항치(resistivity) 10∼18MΩ/cm을 사용하였다.
* 평가 기준 :
현미경 관찰 결과 테스트쿠폰과 비교하여 패턴이 깨끗하면 일렉트로 마이그레이션이 없어 양호한 것으로 하고, 수지상 성장(dendrite) 또는 엑스트라 디포지트(extra deposit) 형상이 있으면 일렉트로 마이그레이션이 발생한 것으로 판정하여 불량으로 한다.
특성 평가 결과
구분 실시예 1 실시예 2 실시예 3 실시예 4 실시예 5 실시예 6 실시예 7 실시예 8
도금층 3층 금도금 0.05㎛ 금도금 0.05㎛ 금도금 0.05㎛ 금도금 0.15㎛ 금도금 0.15㎛ 금도금 0.05㎛ 금-탈륨도금 0.15㎛ 금-탈륨도금 0.15㎛
2층 은도금 1.0㎛ 은도금 1.0㎛ 은도금 0.2㎛ 은도금 1.0㎛ 은도금 2.0㎛ 은-셀레늄도금0.2㎛ 은도금 1.0㎛ 은-셀레늄도금0.5㎛
1층 니켈5㎛ 니켈5㎛ 니켈5㎛ 니켈5㎛ 니켈5㎛ 니켈5㎛ 니켈5㎛ 니켈5㎛
용접성 볼 전단 강도 (gf) 420 390 450 370 490 520 450 505
볼 퍼짐성테스트(mmΦ) 1.40 1.48 1.52 1.38 1.43 1.48 1.42 1.55
와이어본딩성 최소값(g) 5.64 6.66 5.28 6.26 6.26 6.42 6.48 6.68
평균값(g) 7.14 8.10 6.65 8.71 8.02 8.93 7.72 8.25
일렉트로 마이그레이션 양호 양호 양호 양호 양호 양호 양호 양호
* 볼 전단 테스트 값은 20 번씩 측정한 값의 평균값임.
실시예 9
실시예 1 및 실시예 8로부터 얻어진 패키지용 BGA 인쇄회로기판을 대상으로 다음과 같은 신뢰성 평가를 행하였다.
<도금 두께 측정>
은도금 또는 은합금도금과 금도금 또는 금합금도금된 제품이 요구 사양에 적합한 두께를 갖고 있는지 여부를 확인하기 위하여 도금 두께 측정기(CMI 사의 상품명 CMI 900)를 사용하여 니켈합금도금층의 두께와 은도금 또는 은합금도금층과 금도금 또는 금합금도금층의 두께를 측정하였다.
<유공도 (porosity) 테스트>
질산에 도금 처리된 패키지용 BGA 인쇄회로기판을 침적시켜 육안 상으로 은도금 또는 은합금도금층과 금도금 또는 금합금도금층의 조직이 부식되어 기공이 발생되는지 여부를 확인하였다.
<내열성 테스트>
리플로우를 이용하여 하기 표 8에 기재된 온도 조건으로 3회 통과시킨 다음, 니켈, 은, 금 3 중 도금층의 열에 의한 표면 색상 변화 여부 및 접착테이프를 이용하여 니켈합금도금층과 은도금 또는 은합금도금층과 금도금 또는 금합금도금층의 분리 여부를 확인하였다.
<밀착성 테스트>
리플로우를 이용하여 하기 표 8에 기재된 온도 조건으로 3회 통과시킨 다음, 알루미늄 와이어로 솔더링 부위에 솔더를 사용하여 용접한 후 일정한 힘으로 당겼을 때 니켈합금도금층과 은도금 또는 은합금도금층과 금도금 또는 금합금도금층이 분리되는지 여부와 솔더와 은도금 또는 은합금도금층과 금도금 또는 금합금도금층이 분리되는지 여부를 확인하였다.
특성 평가
테스트 항목 규격 테스트 내용 테스트 결과
실시예 1 시편 실시예 8 시편
도금 두께 니켈 : 2.5㎛ 이상은도금 또는 은합금도금 : 0.05㎛ 이상금도금 또는 금합금도금 : 0.01㎛ 이상 X-ray 두께측정기를 사용하여 측정(CMI 사의 CMI 900) ○ ○
유공도 은도금 또는 은합금도금층과 금도금 또는 금합금도금층의 산화 및 박리가 없을 것 질산 12%를 사용하여 15 분 동안 침적 ○ ○
내열성 테이프 벗김 테스트(tape peel test) 후 은도금 또는 은합금도금층과 금도금 또는 금합금도금층의 변색 또는 떨어짐이 없을 것 IR-리플로우 연속 3 회 통과 후 테이프 벗김 테스트.속도 : 240 rpm온도 : 220℃, 240℃, 270℃, 230℃ ○ ○
밀착성 구리층과 에폭시 계면이 박리되어야 함 IR-리플로우 연속 3회 통과 후 알루미늄 와이어를 당김 ○ ○
○: 테스트 결과 규격을 충족시킴을 의미함.
상기 테스트 결과에 비추어 본 발명의 실시예에 따른 합금도금층이 전술한 항목과 관련하여 요구되는 물성을 모두 충족시킴을 알 수 있다.
전술한 바와 같이, 본 발명에 따르면, 패키지용 인쇄회로기판의 구리층 상에 니켈-인 또는 니켈-붕소로 이루어진 무전해 니켈합금도금층을 형성하고, 상기 무전해 니켈합금도금층 상에 무전해 침지도금법에 따른 은도금 또는 은합금도금층을 형성한 다음, 상기 은도금 또는 은합금도금층 상에 다시 무전해 침지도금 방법에 따른 금도금 또는 금합금도금층을 형성하여 패키지용 인쇄회로기판의 도금층을 형성한다.
이렇게 함으로써 외부의 부식성 분위기로부터 은도금 또는 은합금도금층을 보호하고 용접성과 와이어본딩성이 우수하여 반도체와의 패키지 신뢰성을 향상시킨다.
모든 도금층은 무전해 도금 또는 침지도금에 의하여 이루어지므로 BGA, CSP와 같이 리드가 있는 인쇄회로기판의 경우 리드 선이 불필요하고 이에 따른 엣칭 공정을 생략할 수 있어 공정이 단순해지는 장점이 있다. 또한 회로 밀도를 대폭적으로 높일 수 있어 고밀도 BGA나 CSP의 제작이 가능하다.
MCM과 같이 리드선이 없는 패키지용 인쇄회로기판도 니켈 도금 후 금도금 시 얇은 두께로도 와이어본딩성을 보장받을 수 있고 공정 시간이 대폭 단축되어 원가 절감 및 생산성을 대폭 증대시킬 수 있다.
본 발명을 상기 실시예를 통하여 설명하였으나 이는 예시적인 것에 불과하며 본 발명에 속하는 기술 분야의 통상의 지식을 가진 자라면 본 발명으로부터 다양한 변형의 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허 청구 범위에 의하여 명확해 질 것이다.
도 1은 스트립 형태의 패키지용 인쇄회로기판의 구조를 개략적으로 도시하는 평면 사진이다.
도 2는 종래의 패키지용 인쇄회로기판의 도금 공정을 개략적으로 도시하는 도면이다.
도 3은 본 발명의 일 구체예에 따른 패키지용 인쇄회로기판의 도금층 형성방법을 개략적으로 도시하는 도면이다.
도 4a는 본 발명의 패키지용 인쇄회로기판의 일 구체예에 따른 다중도금층의 적층구조를 나타낸 도면이다.
도 4b는 본 발명의 패키지용 인쇄회로기판의 다른 구체예에 따른 다중도금층의 적층구조를 나타낸 도면이다.
※ 도면의 주요 부분에 대한 부호의 설명 ※
1, 11 패키지용 인쇄회로기판 (BGA 및 MCM)
2, 12, 18, 22 BGA 구리 노출 부위
3, 13, 18, 22 MCM 구리 노출 부위
4, 14 포토솔더레지스트층
5 BGA 전해 니켈도금층
6 MCM 무전해 니켈합금도금층
7 BGA 전해 금도금층
8 MCM 무전해 금도금층
15, 19, 23 무전해니켈 합금도금층
16 은도금 또는 은합금도금층
17 금도금 또는 금합금도금층
20 은도금층
21 금도금층
24 은합금도금층
25 금합금도금층

Claims (16)

  1. a) 반도체 실장을 위한 와이어본딩부 및 외부 부품과의 결합을 위한 솔더링부를 포함하고, 일정한 회로패턴이 형성된 패키지용 인쇄회로기판을 제공하는 단계;
    b) 상기 인쇄회로기판의 와이어본딩부 및 솔더링부를 제외한 부분에 포토솔더레지스트층을 형성하는 단계;
    c) 상기 와이어본딩부 및 솔더링부에 무전해 니켈합금도금층을 형성하는 단계;
    d) 상기 니켈도금합금층 상에 수용성 은화합물을 포함하는 치환형 침지 은도금액을 접촉시켜 무전해 은합금도금층을 형성하는 단계, 상기 은합금도금층은 은(Ag) 99 내지 99.99중량%, 및 셀레늄(Se), 납(Pb) 또는 이들의 조합물 0.01 내지 1.0중량%로 이루어짐; 및
    e) 상기 은합금도금층 상에 수용성 금화합물을 포함하는 치환형 침지 금도금액을 접촉시켜 무전해 금도금 또는 금합금도금층을 형성하는 단계;
    를 포함하며, 상기 은합금도금층이 2㎛ 이하의 얇은 두께를 갖도록 형성됨으로써 상기 금도금 또는 금합금도금층이 하기 반응식 6 및 7에 따라 상기 은합금도금층 내의 은 및 상기 니켈합금도금층 내의 니켈과의 치환 반응에 의하여 형성된 것임을 특징으로 하는 패키지용 인쇄회로기판의 도금층 형성방법:
    반응식 6
    Ag (고체) + Au (액체) ----> Au (고체) + Ag (액체)
    반응식 7
    Ni (고체) + Au (액체) ----> Au (고체) + Ni (액체).
  2. 제1항에 있어서, 상기 니켈합금도금층은 니켈(Ni) 88 내지 99.9중량%, 및 인(P) 또는 붕소(B) 0.1 내지 12중량%로 이루어진 것을 특징으로 하는 패키지용 인쇄회로기판의 도금층 형성방법.
  3. 삭제
  4. 제1항에 있어서, 상기 금합금도금층은 금(Au) 99 내지 99.99중량%, 및 탈륨(Tl), 셀레늄 (Se), 또는 이들의 조합물 0.01 내지 1.0중량%로 이루어진 것을 특징으로 하는 패키지용 인쇄회로기판의 도금층 형성방법.
  5. 제1항에 있어서, 상기 니켈합금도금층의 두께는 1 내지 10㎛인 것을 특징으로 하는 패키지용 인쇄회로기판의 도금층 형성방법.
  6. 제1항에 있어서, 상기 은합금도금층의 두께는 0.05 내지 2.0㎛인 것을 특징으로 하는 패키지용 인쇄회로기판의 도금층 형성방법.
  7. 제1항에 있어서, 상기 금도금 또는 금합금도금층의 두께는 0.01 내지 0.25㎛인 것을 특징으로 하는 패키지용 인쇄회로기판의 도금층 형성방법.
  8. 제1항에 있어서, 상기 d) 단계는 40∼60℃의 온도에서 10초∼20분 동안 수행되는 것을 특징으로 하는 패키지용 인쇄회로기판의 도금층 형성방법.
  9. 제1항에 있어서, 상기 e) 단계는 70∼90℃의 온도에서 1분∼30분 동안 수행되는 것을 특징으로 하는 패키지용 인쇄회로기판의 도금층 형성방법.
  10. 반도체 실장을 위한 와이어본딩부 및 외부 부품과의 결합을 위한 솔더링부를 포함하고, 일정한 회로패턴이 형성된 패키지용 인쇄회로기판에 있어서,
    상기 와이어본딩부 및 솔더링부는:
    구리 또는 구리합금층;
    상기 구리층 또는 구리합금층 상에 형성된 무전해 니켈합금도금층;
    상기 니켈합금도금층 상에 형성된 무전해 은합금도금층, 상기 은합금도금층은 은(Ag) 99 내지 99.99중량%, 및 셀레늄(Se), 납(Pb) 또는 이들의 조합물 0.01 내지 1.0중량%로 이루어짐; 및
    상기 은합금도금층 상에 형성된 무전해 금도금 또는 금합금도금층;
    을 포함하며, 상기 은합금도금층이 2㎛ 이하의 얇은 두께를 갖도록 형성됨으로써 상기 금도금 또는 금합금도금층이 하기 반응식 6 및 7에 따라 상기 은합금도금층 내의 은 및 상기 니켈합금도금층 내의 니켈과의 치환 반응에 의하여 형성된 것임을 특징으로 하는 패키지용 인쇄회로기판:
    반응식 6
    Ag (고체) + Au (액체) ----> Au (고체) + Ag (액체)
    반응식 7
    Ni (고체) + Au (액체) ----> Au (고체) + Ni (액체).
  11. 제10항에 있어서, 상기 니켈합금도금층은 니켈(Ni) 88 내지 99.9중량%, 및 인(P) 또는 붕소(B) 0.1 내지 12중량%로 이루어진 것을 특징으로 하는 패키지용 인쇄회로기판.
  12. 삭제
  13. 제10항에 있어서, 상기 금합금도금층은 금(Au) 99 내지 99.99중량%, 및 탈륨(Tl), 셀레늄 (Se) 또는 이들의 조합물 0.01 내지 1.0중량%로 이루어진 것을 특징으로 하는 반도체 패키지용 인쇄회로기판.
  14. 제10항에 있어서, 상기 니켈합금도금층의 두께는 1 내지 10㎛인 것을 특징으로 하는 패키지용 인쇄회로기판.
  15. 제10항에 있어서, 상기 은합금도금층의 두께는 0.05 내지 2.0㎛인 것을 특징으로 하는 패키지용 인쇄회로기판.
  16. 제10항에 있어서, 상기 금도금 또는 금합금도금층의 두께는 0.01 내지 0.25㎛인 것을 특징으로 하는 패키지용 인쇄회로기판.
KR1020040035632A 2004-05-19 2004-05-19 반도체 패키지용 인쇄회로기판의 도금층 형성방법 및이로부터 제조된 인쇄회로기판 KR100512811B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040035632A KR100512811B1 (ko) 2004-05-19 2004-05-19 반도체 패키지용 인쇄회로기판의 도금층 형성방법 및이로부터 제조된 인쇄회로기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040035632A KR100512811B1 (ko) 2004-05-19 2004-05-19 반도체 패키지용 인쇄회로기판의 도금층 형성방법 및이로부터 제조된 인쇄회로기판

Publications (1)

Publication Number Publication Date
KR100512811B1 true KR100512811B1 (ko) 2005-09-06

Family

ID=37304577

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040035632A KR100512811B1 (ko) 2004-05-19 2004-05-19 반도체 패키지용 인쇄회로기판의 도금층 형성방법 및이로부터 제조된 인쇄회로기판

Country Status (1)

Country Link
KR (1) KR100512811B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100712033B1 (ko) 2006-03-09 2007-05-02 와이엠티 주식회사 고밀도 인쇄회로기판의 도금 두께 편차를 해결한 3중팔라듐-팔라듐-금도금층 형성 방법 및 이로부터 제조된인쇄회로기판
KR100994730B1 (ko) * 2010-05-27 2010-11-16 주식회사 써피스텍 인쇄회로기판의 회로표면 도금방법
KR101250932B1 (ko) 2013-02-01 2013-04-03 이도연 모바일기기의 안테나 및 그 제조방법
CN108650801A (zh) * 2018-04-02 2018-10-12 皆利士多层线路版(中山)有限公司 厚铜线路板的沉金方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100712033B1 (ko) 2006-03-09 2007-05-02 와이엠티 주식회사 고밀도 인쇄회로기판의 도금 두께 편차를 해결한 3중팔라듐-팔라듐-금도금층 형성 방법 및 이로부터 제조된인쇄회로기판
WO2007102644A1 (en) * 2006-03-09 2007-09-13 Ymt Co., Ltd Method of forming triple palladium- palladium-gold plating layer on high-density printed circuit board for solving the thickness deviation of plating and printed circuit board produced thereby
KR100994730B1 (ko) * 2010-05-27 2010-11-16 주식회사 써피스텍 인쇄회로기판의 회로표면 도금방법
WO2011149289A2 (ko) * 2010-05-27 2011-12-01 주식회사 써피스텍 인쇄회로기판의 회로표면 도금방법
WO2011149289A3 (ko) * 2010-05-27 2012-03-22 주식회사 써피스텍 인쇄회로기판의 회로표면 도금방법
KR101250932B1 (ko) 2013-02-01 2013-04-03 이도연 모바일기기의 안테나 및 그 제조방법
CN108650801A (zh) * 2018-04-02 2018-10-12 皆利士多层线路版(中山)有限公司 厚铜线路板的沉金方法

Similar Documents

Publication Publication Date Title
KR100688833B1 (ko) 인쇄회로기판의 도금층 형성방법 및 이로부터 제조된인쇄회로기판
US5221859A (en) Lead frame for semiconductor device
KR101058635B1 (ko) 무전해 니켈 도금액 조성물, 연성인쇄회로기판 및 이의 제조 방법
KR100712033B1 (ko) 고밀도 인쇄회로기판의 도금 두께 편차를 해결한 3중팔라듐-팔라듐-금도금층 형성 방법 및 이로부터 제조된인쇄회로기판
US7800240B2 (en) Under bump metallurgy structure and wafer structure using the same and method of manufacturing wafer structure
US8987910B2 (en) Method for obtaining a palladium surface finish for copper wire bonding on printed circuit boards and IC-substrates
US8759986B2 (en) Substrate structure and method of manufacturing the same
KR100885673B1 (ko) 솔더링 및 와이어 본딩을 위한 은-팔라듐 도금층이 형성된고밀도 인쇄회로기판 및 그 도금방법
KR100512811B1 (ko) 반도체 패키지용 인쇄회로기판의 도금층 형성방법 및이로부터 제조된 인쇄회로기판
JP5978587B2 (ja) 半導体パッケージ及びその製造方法
CN101159253A (zh) 凸块下金属层结构、晶圆结构与该晶圆结构的形成方法
KR20200007672A (ko) 도전성 범프, 및 무전해 Pt 도금욕
KR100489869B1 (ko) 고밀도 인쇄회로기판에서의 솔더링 및 와이어 본딩을 위한단일 은-금 도금층의 형성 방법 및 상기 방법에 의해제조된 단일 은-금 도금층을 구비한 고밀도 인쇄회로기판
KR100619345B1 (ko) 반도체 패키지용 인쇄회로기판의 도금층 형성방법 및이로부터 제조된 인쇄회로기판
JP4798451B2 (ja) 配線板とその製造方法
KR101362306B1 (ko) 인쇄회로기판의 도금층 형성 방법 및 이에 의해 형성된 패키지용 인쇄회로기판
EP2887779A1 (en) Silver wire bonding on printed circuit boards and IC-substrates
JP2000277897A (ja) はんだボール接続用端子とその形成方法並びに半導体搭載用基板の製造方法
JPH10163404A (ja) Ｂｇａ用入出力端子
JP4794154B2 (ja) 多層プリント配線板の製造方法
JPH01268876A (ja) 無電解金めっき液とそれを用いた金めっき方法とそれを用いて金めっきされた電子装置
US20120044651A1 (en) Terminal structure, printed wiring board, module substrate, and electronic device
TWI551361B (zh) 獲得用於在印刷電路板及積體電路基材上之銅打線接合之鈀表面處理之方法及由其製備之製品
JPH09256163A (ja) セラミック基板のＮｉめっき処理方法
JPH08209359A (ja) Ｉｃパッケージ

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120829

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130827

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140829

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150817

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160830

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170725

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180709

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190703

Year of fee payment: 15