KR100489869B1 - 고밀도 인쇄회로기판에서의 솔더링 및 와이어 본딩을 위한단일 은-금 도금층의 형성 방법 및 상기 방법에 의해제조된 단일 은-금 도금층을 구비한 고밀도 인쇄회로기판 - Google Patents
고밀도 인쇄회로기판에서의 솔더링 및 와이어 본딩을 위한단일 은-금 도금층의 형성 방법 및 상기 방법에 의해제조된 단일 은-금 도금층을 구비한 고밀도 인쇄회로기판 Download PDFInfo
- Publication number
- KR100489869B1 KR100489869B1 KR1020040071333A KR20040071333A KR100489869B1 KR 100489869 B1 KR100489869 B1 KR 100489869B1 KR 1020040071333 A KR1020040071333 A KR 1020040071333A KR 20040071333 A KR20040071333 A KR 20040071333A KR 100489869 B1 KR100489869 B1 KR 100489869B1
- Authority
- KR
- South Korea
- Prior art keywords
- gold
- silver
- plating
- layer
- alloy
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemically Coating (AREA)
Abstract
고밀도 인쇄회로기판(printed circuit board for High Density Interconnection)에서의 솔더링 및 와이어 본딩(wire bonding)을 위한 단일 은-금 도금층의 형성 방법 및 상기 방법에 의해 제조된 단일 은-금 도금층을 구비한 고밀도 인쇄회로기판이 개시된다. 상기 단일 은-금 도금층은, 치환 도금법에 의해서 구리(Cu) 또는 구리합금(Cu-alloy)으로 된 구리층 상에 은 또는 은합금으로 된 다공성 은도금부와 금 또는 금합금으로 된 금도금부를 혼재하여 형성시킴으로써 만들어진다. 본 발명에 따르면, 종래의 무전해니켈도금 및 무전해금도금 공정을 대체할 수 있기 때문에 60㎛ 이하의 가는 회로(pattern)에서의 번짐 도금(extraneous plating material)의 문제를 해결할 수 있고, 무전해니켈 및 무전해금이 도금된 인쇄회로기판의 실장(surface mount technology)시 빈번하게 발생하는 블랙패드(black pad) 문제를 완벽하게 해결할 수 있다. 또한, 경제적인 측면에서 공정 시간을 종래의 무전해니켈 및 무전해금도금 공정에 비해 1/3 이내로 단축시킬 수 있고, 생산성을 대폭 증가시킬 수 있으며, 시안화물(cyanide)에 의해 은-금 도금층의 박리가 가능하기 때문에 불량이 없는 고밀도 인쇄회로기판의 생성이 가능하다.
Description
본 발명은 고밀도 인쇄회로기판에서의 솔더링 및 와이어 본딩을 위한, 은 또는 은합금으로 된 다공성 은도금부와 금 또는 금합금으로 된 금도금부를 포함하는 단일 은-금 도금층의 형성방법 및 상기 방법에 의해 제조된 단일 은-금 도금층을 구비한 고밀도 인쇄회로기판에 관한 것이다. 보다 구체적으로, 본 발명은 고밀도 인쇄회로기판에서의 구리 또는 구리합금으로 된 구리층 상에 이온화 경향 차이에 따른 치환 도금 법을 이용하여 은 또는 은합금으로 된 다공성 은도금부를 형성한 다음, 다시 치환도금법을 이용하여 상기 다공성 은도금부 사이, 상기 구리층 상에 금 또는 금합금 으로 된 금도금부를 형성함으로써 다공성 은도금부와 금 도금부가 혼재되어 있는 단일 은-금 도금층을 형성하는 방법 및 상기 방법에 의해 제조된 단일 은-금 도금층을 구비한 고밀도 인쇄회로기판에 관한 것이다.
고밀도 인쇄회로기판은 IC chip, RAM 등과 같은 부품과의 실장을 위한 구리층(도 1의 (2))과 반도체와의 본딩 등을 위한 구리층(도 1의 (3))을 포함하고 있다. 도 1은 스트립 형태의 고밀도 인쇄회로기판의 구조를 도시한 사진으로서, (1)은 고밀도 인쇄회로기판, (2)는 솔더링 되어야 할 구리층, (3)은 와이어 본딩되어야 할 구리층이다. 상기 솔더링 되어야 할 구리층(2)과 와이어 본딩되어야 할 구리층(3)의 재질은 구리 또는 구리합금인 것이 일반적이다.
외부로 노출된 상기 구리층은 시간이 경과함에 따라 산화되고 부식되어 솔더링 및 와이어 본딩 특성을 기대할 수 없게 된다. 이러한 문제점을 해결하기 위한 도금 공정으로서, 노출된 구리층 위에 2 내지 5 ㎛의 무전해니켈도금층을 형성한 다음, 0.5㎛ 내외의 무전해금도금층을 형성하는 도금 공정이 당업계에 널리 알려져 있다. 상기 무전해니켈도금은 부식성 분위기로부터 구리를 보호하고, 장기적인 저장 조건 하에서도 구리를 보호하는 한편 구리와 금 사이에서 계면 도금역할을 하여 상호 확산을 방지한다. 상기 무전해금도금은 솔더링 및 와이어 본딩을 위한 것이다.
도 2에는 종래 기술에 따른 고밀도 인쇄회로기판의 무전해니켈도금 및 무전해금도금 공정이 개략적으로 도시되어 있다.
도 2를 참조하면, 먼저 당업계에 널리 알려진 방법에 따라 고밀도 인쇄회로기판(1)상에 패턴화된 회로(도시되지 않음)와 구리층(2, 3)을 형성시킨 후에 상기 구리층(2)(3)를 제외한 나머지 부분에 포토솔더레지스트층(4)을 형성한다. 상기 공정을 거친 고밀도 인쇄회기판을 탈지 처리하고 미세 에칭을 한 다음, 팔라듐(Pd)으로 촉매 처리한 후 3 ∼ 6㎛ 내외의 무전해니켈도금층(5)을 상기 구리층(2, 3) 상에 형성한다. 그 다음, 무전해니켈도금층(5)상에 0.1 ~ 0.5㎛ 무전해금도금층(6)을 형성한다.
상기 무전해니켈도금 및 무전해금도금된 고밀도 인쇄회로기판은, 도금 과정에서 팔라듐(Pd) 촉매를 사용하여 무전해니켈도금을 하기 때문에 브릿지(bridge)나 스킵(skip)이 발생하여 전기 접점 단락이나 실장 불량 문제가 발생한다. 특히, 60㎛ 이하의 파인 피치(fine pitch)인 고밀도 인쇄회로기판의 경우 팔라듐(Pd)의 활성으로 인하여 무전해니켈도금이 구리층 이외의 부분에 도금되는 현상(extraneous nickel plating)이 심하게 발생하여 전기적인 단락인 쇼트(short)의 원인이 되기도 한다.
특히, 무전해니켈도금은 약 5∼9%의 인(phosphorous)을 함유하고 있는 니켈-인 합금 도금이므로 공정 중 인의 조절이 쉽지 않고 사용 증가에 따라 일정한 니켈-인 조성을 얻기 어렵다. 실장(surface mount technology)시, 인은 부품과의 접합력을 저하시켜 신뢰성을 보장할 수 없다. 또한, 부품이 장착된 고밀도 인쇄회로기판이 외부의 요인 즉 열, 충격, 진동 등으로부터 반복적인 힘을 받는 경우, 니켈-인 도금 표면과 부품과의 분리가 일어나고 이 면은 종종 블랙(black)으로 관찰된다(소위, black nickel 또는 black pad).
또 다른 문제점으로, 고밀도 인쇄회로기판은 저전류, 고주파용으로 주로 사용되므로 전기전도도 특성이 우수해야하나, 인을 함유한 니켈-인 합금 도금층은 인 함량에 따라 약 50∼80 Ω/㎝의 저항을 갖고 있어 저전류 고주파용 재료로 적합하지 못하다.
한편, 무전해금도금의 경우, 솔더링용에는 주로 플래쉬(flash) 금도금(두께 0.1㎛ 이하)이 요구되고, 와이어 본딩용에는 약 0.5㎛ 내외의 금도금이 요구된다. 상기 와이어 본딩용의 조건인 0.5㎛의 두께를 얻기 위해서는 85 ℃에서 약 100 분 정도의 시간이 소요되는 문제점이 있다. 또한, 무전해금도금은 환원제에 의해서 도금되는데, 환원제가 스스로 분해되는 특성 때문에 수명이 짧아져 비경제적인 문제가 있다.
무전해니켈도금 및 무전해금도금과 관련된 출원으로서, 국내 특허 공개 번호 제2003-0080547호는 무전해니켈도금 후 금-은 합금 도금액을 이용한 90∼99%의 금과 1~10%의 은으로 이루어진 금-은 합금 도금층을 개시하고 있다. 국내 공개 특허 제2002-0040597호는 주석 및 은 중 하나를 하지층으로 하고 팔라듐(Pd)으로 촉매 처리 후 무전해금도금을 하여 2중 층을 형성하는 방법을 개시하고 있으나, 이 역시 팔라듐(Pd)을 촉매로 사용하기 때문에 고밀도 인쇄회로기판의 무전해금도금시 팔라듐(Pd)의 활성으로 인한 도금 번짐을 피할 수 없다. 이 외에, 구리층 상에 니켈도금층 및 금 도금층을 형성하는 개량된 기술로써 미국특허번호 제5,173,139호 및 제5,235,139호 등이 있다.
본 발명자들은 상기 종래 기술의 문제점을 극복하기 위하여 오랜 연구를 거듭한 결과, 구리층 상에 매우 얇은 다공성 은도금부와 금 도금부로 이루어진 단일 은-금 도금층을 형성함으로써 무전해니켈도금 및 무전해금도금을 대체할 수 있음을 발견하게 되었다.
본 발명의 목적은, 구리층 상에 은 또는 은합금으로 된 다공성 은도금부와 금 또는 금합금으로 된 금 도금부를 혼재하여 형성시켜 단일 은-금 도금층으로 형성하는 방법을 제공하는 것이다.
본 발명의 다른 목적은, 고밀도 인쇄회로기판이 요구하는 솔더링성 및 와이어 본딩성을 갖춘 단일 은-금 도금층이 구비된 인쇄회로기판을 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명에 따른 단일 은-금 도금층의 형성 방법은, a) 구리 또는 구리 합금으로 된 구리층을 포함하고, 일정한 회로 패턴이 형성된 고밀도 인쇄회로기판을 제공하는 단계, b) 상기 구리층을 제외한 부분에 포토솔더레지스트층을 형성하는 단계, c) 상기 구리층 상에 치환형 은 도금액을 이용하여 은 또는 은합금으로 된 다공성 은도금부를 형성하는 단계, d) 상기 다공성 은도금부 사이 상기 구리층 상에 치환형 금 도금액을 이용하여 금 또는 금합금으로 된 금 도금부를 형성하여 상기 다공성 은도금부 및 상기 금 도금부가 혼재되어 있는 단일 은-금 도금층 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 단일 은-금 도금층은 침지 도금법에 의해 형성된다.
본 발명에서는 치환형 은 도금액으로서 질산은(은공급원), 글리신(킬레이트제), 3,5-니트로살리실산(착화제) 및 비이온 계면활성제를 주성분으로 하는 구리 치환형 은 도금액((주)유일재료기술 상품명 DUOTOP-SILVER)이 사용될 수 있으나 이에 한정되는 것은 아니다. 다공성 은 도금의 형성 공정은 50℃에서 9 초 내지 60 분 행하는 것이 바람직하다.
본 발명에서는 치환형 금 도금액으로서 시안화금가리(금공급원), 니트릴로아세틱소다(킬레이트제), 구연산암몬(착화제)을 주성분으로 하는 구리 치환형 금도금액((주)유일재료기술 상품명 DUOTOP-GOLD)이 사용될 수 있으나 이에 한정되는 것은 아니다. 금 도금의 형성 공정은 85℃에서 1 내지 30 분간 행하는 것이 바람직하다.
또한, 상기 목적을 달성하기 위한 본 발명에 따른 단일 은-금 도금층이 구비된 고밀도 인쇄회로기판은, 구리 또는 구리합금으로된 구리층 및 상기 구리층 상에 형성된 단일 은-금 도금층;을 포함하고, 상기 은-금 도금층은 은 또는 은합금으로 된 다공성 은도금부와, 상기 다공성 은도금부 사이에 형성된 금 또는 금합금으로 된 금 도금부를 포함하는 것을 특징으로 한다.
이 때, 상기 다공성 은도금부의 두께는 0.05 내지 5㎛이고, 상기 금 도금부의 두께는 0.01 내지 0.25㎛ 이다. 구리층상에 순차적으로 형성된 단일 은-금 도금층은 밀도가 12 내지 13 g/㎤이고, 상기 단일 은-금 도금층을 시안화물(cyanide)로 구성된 용액으로 용해하여 두께로 환산하면 처리 시간에 따라 0.1 내지 5㎛ 이다.
상기 단일 은-금 도금층은 50 내지 99.99 중량%의 은과 0.01 내지 50 중량%의 금으로 이루어진다.
상기 은 합금은 99 내지 99.999 중량%의 은과, 셀레늄(Se) 및 납(Pb)으로 이루어진 군으로부터 선택된 하나 이상의 금속 0.001 내지 1 중량%로 이루어지며, 상기 금 합금은 99 내지 99.999 중량%의 금과 0.001 내지 1 중량%의 탈륨(Tl)으로 이루어진 것을 특징으로 한다.
이하, 도 3을 참조하여, 본 발명에 따른 단일 은-금 도금층의 형성 방법에 대하여 보다 상세하게 살펴보기로 한다.
도 3을 참조하면, 일정한 회로 패턴(도시되지 않음)이 형성된 인쇄회로기판(11)상에 사진식각법(photolithography)을 이용하여 솔더링을 위한 구리층(12)과 와이어 본딩을 위한 구리층(13)을 형성시킨다. 그 다음, 상기 인쇄회로기판(11)에 포토솔더레지스트(PSR)를 도포하여 포토솔더레지스트층(14)을 형성하고, 상기 포토솔더레지스트층(14)에 드라이 필름을 적용한 후 노광 및 현상을 거쳐 상기 구리층(12,13) 상의 포토솔더레지스트층 부위만을 선택적으로 박리한다. 상기 포토솔더레지스트층(14)은 후술하는 도금에 대한 레지스트(resist) 역할을 한다.
상기 공정이 완료된 후에 고밀도 인쇄회로기판을 45℃에서 3분간 산탈지 (㈜유일재료기술 상품명 SAC-161)하고 구리층(12, 13)의 산화물을 제거할 목적으로 0.5㎛ 내외로 에칭하여 수세한 후 치환형 은도금액((주)유일재료기술 상품명 DUOTOP-Silver)에 50℃에서 9초 내지 60분간 침적하여 구리층(12,13) 상에 은 또는 은합금으로 된 다공성 은도금부(15)를 형성한다. 이 때, 침지 도금법이 이용된다. 상기 다공성 은도금부의 두께가 0.05 내지 5㎛이 되도록 도금되며, 은 합금이 이용되는 경우 99 내지 99.999 중량%의 은과, 셀레늄(Se) 및 납(Pb)으로 이루어진 군으로부터 선택된 하나 이상의 금속 0.001 내지 1 중량%로 이루어지는 것이 바람직하다.
상기 은 또는 은합금으로 된 다공성 은도금부를 형성한 후, 이를 수세하고 치환형 금도금액((주)유일재료기술 상품명 DUOTOP-Gold)에 85℃에서 1분 내지 30분간 침적하여 이온화 경향의 차이에 따른 치환 도금법에 의하여 금 또는 금합금으로 된 금 도금부를 구리층(12, 13)상에 형성한다. 이 때, 구리층(12, 13)상에 형성되는 금 또는 금합금으로 된 금 도금부(16)는 다공성 은도금부(15) 사이를 메꾸어 가는 형태로 형성된다. 따라서, 다공성 은도금부(15)와 금 도금부(16)가 혼재되어 단일 은-금 도금층(17)은 매우 조밀하고 광택이 있다. 특히, 은 또는 은합금 도금 입자 사이에 형성된 금 입자가 배리어(barrier) 역할을 하기 때문에 단독 은도금시에 발생되는 마이그레이션(migration)을 방지할 수 있다. 또한, 단독 은도금부는 공기 중에 방치시 대기 중의 아황산가스나 습기 등에 취약하기 때문에 변질 또는 산화되어 솔더링성 및 와이어 본딩성을 저하시키는 문제가 있으나, 금 도금부로 인하여 이러한 문제가 해결된다.
상기 금 도금부의 형성에는 침적 도금법이 이용되는 것이 바람직하고, 상기 금 도금부의 두께가 0.01 내지 0.25㎛ 되도록 도금되며, 금 합금이 이용되는 경우 99 내지 99.999 중량%의 금과 0.001 내지 1 중량%의 탈륨(Tl)으로 이루어진 것이 바람직하다.
이렇게 형성된 상기 단일 은-금 도금층은 50 내지 99.99 중량%의 은과 0.01 내지 50 중량%의 금으로 이루어진다.
이하, 도 4a, 4b, 4c 및 4d를 참조하여 본 발명에 따른 단일 은-금 도금층이 구비된 인쇄회로기판에 대하여 보다 상세하게 살펴보기로 한다.
도 4a, 4b, 4c 및 4d를 참조하면, 단일 은-금 도금층(21, 25, 29, 33)은 다공성 은도금부(19, 23, 27, 31)와 금 도금부(20, 24, 28, 32)가 혼재되어 있다. 구리층(18, 22, 26, 30) 상에 다공성(porous) 조직의 은 또는 은합금으로 된 다공성 은도금부(19, 23, 27, 31)가 형성되어 있고, 상기 다공성 은도금부(19, 23, 27, 31) 사이 구리층(18, 22, 26, 30)상에 금 또는 금합금으로 된 금 도금부(20, 24, 28, 32)가 형성되어 있다.
구리층상에 형성되어 있는 다공성 은도금부는 솔더링성 및 본딩성을 부여하는 역할을 하며 두께는 0.05 내지 5㎛이고, 바람직하게는 0.25 내지 2㎛이다. 0.05 ㎛ 보다 작아질수록 작업 공정 상 제어하기가 어렵고 솔더링성 및 와이어 본딩 특성이 저하되며, 5㎛ 보다 커질수록 와이어 본딩성은 크게 향상되지 않는 반면 솔더링성이 오히려 저하되고 연속되는 구리층상에 금 또는 금합금으로 된 금 도금부를 형성하는데 시간이 많이 소요된다. 순수한 은 도금만으로도 적정 두께를 유지하면 솔더링성 및 와이어 본딩성이 우수하나, 필요에 따라 셀레늄(Se)이나 납(Pb) 등이 공석된 은합금 도금은 모세관 현상에 의해 솔더링 특성의 개선을 가져오고, 형성된 은 입자를 미세화하여 솔더링성 및 와이어 본딩성을 향상시키는 효과가 있다. 은 합금은 99 내지 99.999 중량%의 은과, 셀레늄(Se) 및 납(Pb)으로 이루어진 군으로부터 선택된 하나 이상의 금속 0.001 내지 1.0 중량%로 이루어지는 것이 바람직하다.
구리층상에 치환 도금법에 의하여 은 또는 은합금으로 된 다공성 은도금부가 형성되는 원리는 다음과 같다.
본 발명에 따른 금 또는 금합금으로 된 금 도금부의 두께는 0.01 내지 0.25㎛ 이며, 바람직하게는 0.05 내지 0.1㎛이다. 0.01㎛ 보다 작아질수록 다공성 은도금부가 두껍게 되어 다공성 은도금부가 외부로 노출됨으로써 산화 및 변색을 초래하고, 0.2㎛ 보다 커질수록 솔더링성 및 와이어 본딩성을 크게 향상시키지 않는 반면 재료가 취약해져 밀착 불량의 원인이 될 수 있다. 순수한 금 도금만으로도 솔더링성 및 와이어 본딩성은 우수하나, 금합금 도금에 사용되는 탈륨(Tl)은 언더포텐샬(under potential) 원소로 작용하여 금 도금 속도를 가속시키고 석출되는 금 조직을 입상 조직으로 만들어 솔더링성 및 와이어 본딩성을 향상시키는 역할을 한다. 금 합금은 99 내지 99.999 중량%의 금과 0.001 내지 1 중량%의 탈륨(Tl)으로 이루어지는 것이 바람직하다.
구리층상에 치환 도금법에 의해서 금 또는 금합금으로 된 금 도금부가 형성되는 원리는 다음과 같다.
상기 반응식 (1), (2)을 통해 얻어진 은 또는 은합금으로 된 다공성 은도금부와 금 또는 금합금으로 된 금 도금부가 혼재되어 형성된 단일 은-금 도금층은 솔더링성 및 와이어 본딩성이 우수하다. 상기 단일 은-금 도금층은 50 내지 99.99 중량%의 은과 0.01 내지 50 중량%의 금으로 이루어지는 것이 바람직하다.
상기 단일 은-금 도금층이 고밀도 인쇄회로기판에 있어 무전해니켈 및 무전해금도금을 대체할 경우 다음과 같은 장점을 갖는다.
첫째, 스킵(skip, 부분미도금)이나 번짐이 없는 도금이 가능하여 고밀도 미세 회로의 도금이 양호하다.
둘째, 표면 실장(SMT, surface mount technology)시 블랙패드(black pad, 니켈면의 금도금면이 실장 후 분리되어 검게 변하는 현상)의 염려가 없다.
셋째, 무전해니켈도금층은 50∼80 Ω/㎝의 저항이 있는 반면 본원발명에 따른 단일 은-금 도금층은 저항치가 낮아서(은저항치 1.6Ω/㎝, 금저항치 2.4Ω/㎝), 저전류, 고주파 회로에서 발생되는 문제를 없앨 수 있다.
넷째, 무전해니켈도금 및 무전해금도금의 경우 재작업이 불가능하나, 본원발명의 경우, 불량 발생시 시안화물에 의해 박리가 용이하여 100% 재작업이 가능하다.
다섯째, 가장 바람직한 물성을 지닌 도금층을 얻기 위한 공정 시간이, 무전해니켈도금 및 무전해금도금의 경우 통상 45분 정도인 반면, 본 발명의 경우 15분 정도이어서 공정 시간이 1/3 정도로 단축되어 획기적인 생산성 향상을 기대할 수 있다.
여섯째, 와이어 본딩을 위한 금도금 두께는 통상 0.5㎛ 이상이나 본 발명의 경우 0.1㎛ 내외로 금도금의 두께를 1/5 이하로 낮출 수 있어 대폭적인 원가 절감을 할 수 있다.
본 발명은 하기의 실시예에 의하여 보다 명확하게 이해될 수 있으며 하기의 실시예는 본 발명의 예시 목적에 불과하며 발명의 영역을 제한하고자 하는 것은 아니다.
<전처리>
하기의 실시예에서는, 구리 재질의 솔더링 부위와 와이어 본딩 부위를 제외한 부분에 포토솔더레지스트층(다이오잉크 상품명 AS-303)이 도포된 고밀도 인쇄회로기판(크기 180x230mm, 두께 1.0mm, 구리층 10∼30㎛)을 45 ℃에서 3분간 탈지((주)유일재료기술 상품명 SAC 161)하고, 구리층의 산화물을 제거할 목적으로 0.5㎛ 에칭((주)유일재료기술 상품명 SE 520L)한 후 수세를 하였다.
실시예 1.
상기와 같이 전처리가 완성된 고밀도 인쇄회로기판을 치환형 은도금액(㈜유일재료기술 상품명 DUOTOP-Silver)에 침적하여 50℃에서 1분간 도금하여 은도금 0.25㎛ 를 형성시킨 후 치환형 금도금액(㈜유일재료기술 상품명 DUOTOP-Gold)에 침적하여 85℃에서 4분간 도금하여 금도금 0.05㎛를 갖는 단일 은-금 도금층을 형성하였다.
실시예 2.
은도금 형성 시간을 3분 30초로 하여 은도금 0.5㎛ 를 형성시킨 것을 제외하고는 실시예 1과 동일한 방법으로 단일 은-금 도금층을 형성하였다.
실시예 3.
은도금 형성 시간을 8분으로 하여 은도금 1 ㎛ 를 형성시킨 것을 제외하고는 실시예 1과 동일한 방법으로 단일 은-금 도금층을 형성하였다.
실시예 4.
은도금 형성 시간을 20분으로 하여 은도금 2 ㎛ 를 형성시킨 것을 제외하고는 실시예 1과 동일한 방법으로 단일 은-금 도금층을 형성하였다.
실시예 5.
금도금 형성 시간을 7분으로 하여 금도금 0.1㎛ 를 형성시킨 것을 제외하고는 실시예 1과 동일한 방법으로 단일 은-금 도금층을 형성하였다.
실시예 6.
은도금 형성 시간을 3분 30초로 하여 은도금 0.5㎛, 금도금 형성 시간을 7분으로 하여 금도금 0.1㎛ 를 형성시킨 것을 제외하고는 실시예 1과 동일한 방법으로 단일 은-금 도금층을 형성하였다.
실시예 7.
은도금 형성 시간을 8분으로 하여 은도금 1 ㎛, 금도금 형성 시간을 7분으로 하여 금도금 0.1㎛ 를 형성시킨 것을 제외하고는 실시예 1과 동일한 방법으로 단일 은-금 도금층을 형성하였다.
실시예 8.
은도금 형성 시간을 20분으로 하여 은도금 2 ㎛, 금도금 형성 시간을 7분으로 하여 금도금 0.1㎛ 를 형성시킨 것을 제외하고는 실시예 1과 동일한 방법으로 단일 은-금 도금층을 형성하였다.
실시예 9.
은-셀레늄합금 도금액(㈜유일재료기술 상품명 DUOTOP-Silver)을 이용하여 50℃에서 3분 30초간 도금하여 은-셀레늄(Ag-Se)합금 도금 0.5㎛ 를 형성시킨 것을 제외하고는 실시예 1과 동일한 방법으로 단일 은-금 도금층을 형성하였다.
실시예 10.
은-셀레늄합금 도금액(㈜유일재료기술 상품명 DUOTOP-Silver)을 이용하여 은합금 도금 형성시간을 8분으로 하여 은-셀레늄(Ag-Se)합금 도금 1 ㎛를 형성시킨 것을 제외하고는 실시예 1과 동일한 방법으로 단일 은-금 도금층을 형성하였다.
실시예 11.
금-탈륨(Au-Tl)합금 도금액(㈜유일재료기술 상품명 DUOTOP-Gold)을 이용하여 금합금 도금 형성시간을 4분으로 하여 금-탈륨(Au-Tl)합금 도금 0.05㎛ 를 형성시킨 것을 제외하고는 실시예 1과 동일한 방법으로 단일 은-금 도금층을 형성하였다.
실시예 12.
금-탈륨(Au-Tl)합금 도금액(㈜유일재료기술 상품명 DUOTOP-Gold)을 이용하여 금합금 도금 형성시간을 7분으로 하여 금-탈륨(Au-Tl) 합금도금의 두께가 0.1㎛인 것을 제외하고는 실시예 1과 동일한 방법으로 단일 은-금 도금층을 형성하였다.
실시예 13.
금-탈륨(Au-Tl)합금 도금액(㈜유일재료기술 상품명 DUOTOP-Gold))을 이용하여 금합금 도금 형성시간을 4분으로 하여 금-탈륨(Au-Tl)합금 도금 0.05㎛ 를 형성시킨 것을 제외하고는 실시예 9와 동일한 방법으로 단일 은-금 도금층을 형성하였다.
실시예 14.
은-셀레늄합금 도금액을 이용하여 은합금 도금 형성시간을 8분으로 하여 은-셀레늄(Ag-Se)합금 도금 1 ㎛를 형성시키고, 금-탈륨(Au-Tl)합금 도금액을 이용하여 금합금 도금 형성시간을 7분으로 하여 금-탈륨(Au-Tl)합금 도금 0.1㎛ 를 형성시켜 단일 은-금 도금층을 형성하였다.
성 분 | 함 량 | 비 고 |
글리신 | 10g/ℓ | |
3,5-니트로살리실산 | 1 ~ 5g/ℓ | |
니트로아세틱산 | 10 ~ 30g/ℓ | |
이미다졸 | 40 ~ 60g/ℓ | |
니트로벤젠설폰산 | 10g/ℓ | |
폴리옥시에틸렌글리콜노닐페닐 | 10g/ℓ | 10mol 비이온 계면활성제 |
셀레늄옥사이드 | 0.02g/ℓ | 합금도금 시에만 사용 |
질산 | 50 ~ 100g/ℓ | |
질산은 | 3 ~ 10g/ℓ |
성 분 | 함 량 | |
제1인산소다 | 20 ~ 50g/ℓ | |
니트릴로아세틱소다 | 50 ~ 100g/ℓ | |
구연산암몬 | 50 ~ 100g/ℓ | |
아세트산소다 | 0 ~ 100g/ℓ | |
탄산탈륨 | 0.01g/ℓ | 합금도금 시에만 사용 |
시안화금가리 | 2 ~ 5g/ℓ | |
청산가리 | 1 ~ 10g/ℓ |
표 1의 은 도금액으로 온도 50℃에서 도금하여 하기 표 3에 도시된 바와 같이 시간에 따른 두께를 얻을 수 있었다.
시간(분) | 두께 (㎛) |
0.15 | 0.05 |
0.25 | 0.1 |
0.5 | 0.16 |
1 | 0.25 |
2 | 0.35 |
3 | 0.46 |
5 | 0.62 |
10 | 1.11 |
20 | 2.03 |
60 | 5.08 |
본 발명에 따른 은도금의 두께를 위해서는 약 9초에서 60분의 도금 시간이 필요하다.
표 2의 조성의 도금액으로 온도 85℃, pH 4.5 ~ 5.0(인산으로 pH 조정)의 범위 내에서 도금하여 금도금 시간에 따른 두께 변화를 하기 표 4에 나타낸 바와 같이 얻었다.
시간 (분) | 두께 (㎛) |
1 | 0.01 |
5 | 0.08 |
10 | 0.15 |
20 | 0.20 |
30 | 0.25 |
본 발명에 따른 금도금의 두께를 위해서는 약 1분에서 30분의 도금 시간이 필요하다.
상기 실시예를 통해 형성된 단일 은-금 도금층을 수세하였고, 80 ℃에서 15분 동안 건조시킨 후 하기와 같은 조건 및 방법으로 솔더링성 및 와이어 본딩성을 측정하였다. 하기 표 6에는 솔더링성 및 와이어 본딩성 등의 특성 평가 결과를 나타내었다.
<솔더링(용접)성>
솔더링(용접)성은 솔더볼 전단 테스트(solder ball shear test)와 솔더 퍼짐성 테스트(solder spread test)를 행하였다.
1) 솔더볼 전단 테스트
* 조건 :
본딩 테스트기(Bond Tester) : DAGE 4000
위치(Locate) : 5㎛
전단 속도(Shear Speed) : 200㎛/sec
볼 크기 : 0.35mmφ (Alpha Metal Co.)
볼 재질 : Sn/Pb (63/37) 중량%
플럭스(Flux) : EC-1SP-8 (다무라사)
리플로우기(Reflow Machine) : KOKI사 DR-350
리플로우 조건(Reflow Conditions) : 230℃ (peak temperature)
* 평가 방법 :
솔더링 패드부와 솔더볼의 접속 강도를 측정하기 위한 것으로 상기와 같은 조건에서 솔더 범프가 형성된 시편을 테이블에 고정하고 일정한 하중(load)과 전단 높이를 설정하여 볼 전단 시험을 수행하면 스타일러스(stylus)가 범프를 밀어 파괴가 발생하는데 그 때 값을 측정하면 된다.
* 평가 기준 :
볼 전단 강도가 1200gf을 초과하면 이상이 없는 것으로 한다.
2) 솔더볼 퍼짐성 테스트
* 조건 :
솔더볼 크기 : 0.35mmφ (Alpha Metal Co.)
볼 재질 : Sn/Pb (63/37) 중량%
플럭스(Flux) : EC-1SP-8 (다무라사)
리플로우기(Reflow Machine) : KOKI사 DR-350
리플로우 조건 : 230 ℃ (peak temperature)
* 평가 방법 :
솔더링 패드부 플럭스 처리 후 0.35mmφ의 볼을 놓고 리플로우기 통과 후 솔더볼의 크기를 측정한다. 솔더볼이 많이 퍼지면 퍼질수록, 즉 볼 크기가 커질수록 용접성이 우수하다.
* 평가 기준 :
리플로우 후 최초의 솔더볼 입자 크기의 3배 이상(즉, 1.05mmφ 이상)이면 용접성에 이상이 없는 것으로 한다.
<와이어 본딩성>
본딩 와이어와 본딩부의 접착력을 검사하는 방법이다. 와이어 본딩 테스트기로 K&S 1484를 사용하였고 온도 175℃, 1 시간 열노화(thermal aging) 후, 하기 표 5와 같이 본딩 조건을 부여하였다.
항 목 | 조 건 |
금(Au) 와이어 | 1 mil |
시간(1st/2nd) | 15m/sec, 25m/sec |
힘(Force) (1st/2nd) | 70gf/100gf |
파워(1st/2nd) | 16mW/80mW |
전처리-열 온도 | 100℃ |
H/B 온도 | 200℃ |
와이어 본딩 후 본딩이 떨어지기까지의 최소 및 평균 힘(단위 : gf)을 표시하였으며 최소 spec.은 3gf 이상이고 평균 힘이 5 gf 이상이면 양호하다.
<단일 은-금 도금층내의 은, 셀레늄, 금 및 탈륨의 함량>
단일 은-금 도금층을 형성한 후 박리액(㈜유일재료기술 상품명 GS-10H)을 이용 50℃에서 2분간 박리 후 박리액에 용해된 은, 금, 셀레늄, 탈륨을 ICP로 분석하여 중량%로 나타내었다.
구분 | 실시예1 | 실시예2 | 실시예3 | 실시예4 | 실시예5 | 실시예6 | 실시예7 | 실시예8 | 실시예9 | 실시예10 | 실시예11 | 실시예12 | 실시예13 | 실시예14 | |
단일 은-금도금층(㎛) | 은도금 | 0.25 | 0.5 | 1 | 2 | 0.25 | 0.5 | 1 | 2 | 0.25 | 0.25 | ||||
은합금도금(Ag-Se) | 0.5 | 1 | 0.5 | 1 | |||||||||||
금도금 | 0.05 | 0.05 | 0.05 | 0.05 | 0.1 | 0.1 | 0.1 | 0.1 | 0.05 | 0.05 | |||||
금합금도금(Au-Tl) | 0.05 | 0.1 | 0.05 | 0.1 | |||||||||||
단일은금도금층(중량%) | 은 | 76.72 | 85.68 | 94.65 | 97.11 | 69.2 | 81.43 | 89.99 | 95.54 | 88.56 | 92.38 | 77.4 | 68.79 | 86.91 | 87.026 |
셀레늄 | 0.003 | 0.004 | 0.003 | 0.003 | |||||||||||
금 | 23.28 | 14.32 | 5.35 | 2.89 | 30.8 | 18.57 | 10.01 | 4.46 | 11.437 | 7.616 | 22.598 | 31.207 | 13.085 | 12.968 | |
탈륨 | 0.002 | 0.003 | 0.002 | 0.003 | |||||||||||
솔더링성 | 볼전단강도 (gf) | 1380 | 1400 | 1430 | 1470 | 1410 | 1440 | 1450 | 1460 | 1410 | 1430 | 1420 | 1400 | 1450 | 1480 |
볼퍼짐성 (mmφ) | 1.24 | 1.30 | 1.32 | 1.38 | 1.28 | 1.30 | 1.28 | 1.26 | 1.38 | 1.32 | 1.32 | 1.36 | 1.34 | 1.30 | |
와이어본딩성 | 최소값(g) | 3.25 | 3.32 | 4.60 | 5.27 | 3.44 | 3.53 | 4.32 | 4.45 | 4.18 | 4.65 | 4.32 | 4.80 | 5.02 | 5.15 |
평균값(g) | 5.78 | 5.50 | 6.54 | 6.89 | 6.67 | 7.23 | 7.43 | 6.86 | 6.49 | 6.35 | 5.60 | 5.85 | 6.76 | 6.98 |
* 볼 전단 테스트 값은 20 번씩 측정한 값의 평균값임.
<도금 두께 측정>
단일 은-금 도금층 내 은 또는 은합금을 된 다공성 은도금부와 금 또는 금합금으로 된 금 도금부가 요구 사양에 적합한 두께를 갖고 있는지 여부를 확인하기 위하여 X-ray 도금 두께 측정기(CMI 사의 상품명 CMI 909D)를 사용하여 단일 은-금 도금층 내의 다공성 은도금부와 금 도금부의 두께를 측정하였다.
<유공도(porosity) 테스트>
중성 염수 분무 시험 방법을 이용하여 염화나트륨 50g/L 용액, pH 6.5, 35℃에서 분무되는 곳에 기판을 넣고 24 시간 방치한 후 외관의 변질 및 부식 발생 여부를 확인하였다.
<내열성 테스트>
리플로우 장비를 이용하여 하기 표 5에 기재된 온도 조건으로 3회 통과시킨 다음, 은 또는 은합금으로 된 다공성 은도금부와 금 또는 금합금으로 된 금 도금부가 혼재되어 있는 단일 은-금 도금층의 열에 의한 표면 색상 변화 여부를 확인하였고, 접착테이프를 이용하여 상기 단일 은-금 도금층이 구리층으로부터 분리되는지의 여부를 확인하였다.
<밀착성 테스트>
리플로우 장비를 이용하여 하기 표 7에 기재된 온도 조건으로 3회 통과시킨 다음, 알루미늄 와이어로 솔더링 부위에 솔더를 사용하여 용접한 후 일정한 힘으로 당겼을 때 단일 은-금 도금층과 구리층 사이가 분리되는지의 여부를 관찰하였다.
테스트 항목 | 규격 | 테스트 내용 | 테스트 결과 | |
실시예 1 시편 | 실시예 8 시편 | |||
도금 두께 | 은 또는 은합금도금층 : 0.05㎛ 이상금 또는 금합금도금층 : 0.01㎛ 이상 | X-ray 두께측정기를 사용하여 측정 (CMI 사의 CMI 909D) | O | O |
유공도 | 은 또는 은합금과 금 또는 금합금의 단일 은-금 도금층의 변질 및 부식이 없을 것 | 중성염수분무 시험 (염화나트륨 50g/L, pH 6.5, 35℃, 24 시간 유지) | O | O |
내열성 | 테이프 벗김 테스트(tape peel test) 후 은 또는 은합금과 금 또는 금합금의 단일 은-금 도금층의 변색 또는 떨어짐이 없을 것 | 리플로우 연속 3 회 통과 후 테이프 벗김 테스트.속도 : 240 rpm온도 : 220℃, 240℃, 270℃, 230℃ | O | O |
밀착성 | 구리층과 에폭시 계면이 박리되어야 함 | 리플로우 연속 3회 통과 후 알루미늄 와이어를 당김 | O | O |
o : 테스트 결과 규격을 충족시킴을 의미함.
상기 테스트 결과에 비추어 본 발명의 실시예에 따른 단일 은-금 도금층이 전술한 항목과 관련하여 요구되는 물성을 모두 충족시킴을 알 수 있다.
전술한 바와 같이, 본 발명에 따르면, 고밀도 인쇄회로기판의 구리층 상에 이온화 경향 차이에 따른 치환 도금법을 이용하여 다공성 은도금부와 금 도금부가 혼재되어 이루어진 단일 은-금 도금층을 형성할 수 있어, 도금의 번짐이 없어 쇼트(short)의 문제가 없고 실장 후에도 부품의 떨어짐이 없는 신뢰성 있는 솔더링 및 와이어 본딩 도금층을 제공할 수 있을 뿐 아니라 기존의 공정 시간을 1/3 이하로 단축시킬 수 있고 금소모량을 1/5 이하로 낮출 수 있어 원가 절감 및 생산성 측면에서 상당히 개선되는 효과를 도모할 수 있다.
또한, 모든 고밀도(HDI용) 인쇄회로기판에 솔더링 및 와이어 본딩이 우수한 도금층을 제공할 수 있다.
본 발명을 상기 실시예를 통하여 설명하였으나 이는 예시적인 것에 불과하며 본 발명에 속하는 기술 분야의 통상의 지식을 가진 자라면 본 발명으로부터 다양한 변형의 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허 청구 범위에 의하여 명확해 질 것이다.
도 1은 스트립 형태의 고밀도 인쇄회로기판의 구조를 개략적으로 도시하는 평면 사진이다.
도 2는 종래의 고밀도 인쇄회로기판의 무전해니켈도금 및 무전해금도금 공정을 개략적으로 도시하는 도면이다.
도 3은 본 발명의 일 실시예에 따른 고밀도 회로기판에서의 은 또는 은합금으로 된 다공성 은도금부와 금 또는 금합금으로 된 금도금부로 이루어진 단일 은-금 도금층의 형성 방법을 개략적으로 도시하는 도면이다.
도 4a, 4b, 4c 및 4d는 본 발명의 일 실시예에 따른 고밀도 인쇄회로기판에서의 은 또는 은합금으로 된 다공성 은도금부와 금 또는 금합금으로 된 금도금부로 이루어진 단일 은-금 도금층을 도시한 도면이다.
* 도면의 주요 부분에 대한 부호의 설명 *
1, 11 고밀도 인쇄회로기판
2, 12 솔더링(soldering)되어야 할 구리층
3, 13 와이어 본딩(wire bonding)되어야 할 구리층
4, 14 포토솔더레지스트층(photo solder-resist layer)
5 무전해니켈도금층
6 무전해금도금층
15 은 또는 은합금으로 된 다공성 은도금부
16 금 또는 금합금으로 된 금도금부
17 다공성 은도금부와 금도금부로 이루어진 단일 은-금도금 층
18, 22, 26, 30 구리 또는 구리합금으로 된 구리층
19, 23 은으로 된 다공성 은도금부
20, 24 금으로 된 금도금부
27, 31 은합금으로 된 다공성 은도금부
28, 32 금합금으로 된 금도금부
21, 25, 29, 33 다공성 은도금부와 금도금부로 이루어진 단일 은-금 도금층
Claims (11)
- a) 구리 또는 구리합금으로 된 구리층을 포함하고, 일정한 회로 패턴이 형성된 고밀도 인쇄회로기판을 제공하는 단계;b) 상기 구리층을 제외한 부분에 포토솔더레지스트층을 형성하는 단계;c) 상기 구리층 상에 치환형 은 도금액을 이용하여 은 또는 은합금으로 된 다공성 은도금부를 형성하는 단계; 및d) 상기 다공성 은도금부 사이 상기 구리층 상에 치환형 금 도금액을 이용하여 금 또는 금합금으로 된 금 도금부를 형성하여 상기 다공성 은도금부 및 상기 금 도금부가 혼재되어 있는 단일 은-금 도금층 형성하는 단계;를 포함하는 것을 특징으로 하는 단일 은-금 도금층의 형성 방법.
- 제 1항에 있어서, 상기 단일 은-금 도금층은 침지 도금법에 의해 형성되는 것을 특징으로 하는 단일 은-금 도금층의 형성 방법.
- 제 1항에 있어서, 상기 다공성 은도금부의 두께는 0.05 내지 5㎛이고, 상기 금 도금부의 두께는 0.01 내지 0.25㎛ 인 것을 특징으로 하는 단일 은-금 도금층의 형성 방법.
- 제 1항에 있어서, 상기 단일 은-금 도금층은 50 내지 99.99 중량%의 은과 0.01 내지 50 중량%의 금으로 이루어진 것으로 특징으로 하는 단일 은-금 도금층의 형성 방법.
- 제 1항에 있어서, 상기 은 합금은 99 내지 99.999 중량%의 은과, 셀레늄(Se) 및 납(Pb)으로 이루어진 군으로부터 선택된 하나 이상의 금속 0.001 내지 1.0 중량%로 이루어진 것을 특징으로 하는 단일 은-금 도금층의 형성 방법.
- 제 1항에 있어서, 상기 금 합금은 99 내지 99.999 중량%의 금과 0.001 내지 1 중량%의 탈륨(Tl)으로 이루어진 것을 특징으로 하는 단일 은-금 도금층의 형성 방법.
- 구리 또는 구리합금으로된 구리층; 및상기 구리층 상에 형성된 단일 은-금 도금층;을 포함하고,상기 은-금 도금층은 은 또는 은합금으로 된 다공성 은도금부와, 상기 다공성 은도금부 사이에 형성된 금 또는 금합금으로 된 금 도금부;를 포함하는 것을 특징으로 하는 고밀도 인쇄회로기판.
- 제 7항에 있어서, 상기 다공성 은도금부의 두께는 0.05 내지 5㎛이고, 상기 금 도금부의 두께는 0.01 내지 0.25㎛ 인 것을 특징으로 하는 고밀도 인쇄회로기판.
- 제 7항에 있어서, 상기 단일 은-금 도금층은 50 내지 99.99 중량%의 은과 0.01 내지 50 중량%의 금으로 이루어진 것으로 특징으로 하는 고밀도 인쇄회로기판.
- 제 7항에 있어서, 상기 은 합금은 99 내지 99.999 중량%의 은과, 셀레늄(Se) 및 납(Pb)으로 이루어진 군으로부터 선택된 하나 이상의 금속 0.001 내지 1.0 중량%로 이루어진 것을 특징으로 하는 고밀도 인쇄회로기판.
- 제 7항에 있어서, 상기 금 합금은 99 내지 99.999 중량%의 금과 0.001 내지 1 중량%의 탈륨(Tl)으로 이루어진 것을 특징으로 하는 고밀도 인쇄회로기판.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040071333A KR100489869B1 (ko) | 2004-09-07 | 2004-09-07 | 고밀도 인쇄회로기판에서의 솔더링 및 와이어 본딩을 위한단일 은-금 도금층의 형성 방법 및 상기 방법에 의해제조된 단일 은-금 도금층을 구비한 고밀도 인쇄회로기판 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040071333A KR100489869B1 (ko) | 2004-09-07 | 2004-09-07 | 고밀도 인쇄회로기판에서의 솔더링 및 와이어 본딩을 위한단일 은-금 도금층의 형성 방법 및 상기 방법에 의해제조된 단일 은-금 도금층을 구비한 고밀도 인쇄회로기판 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100489869B1 true KR100489869B1 (ko) | 2005-05-17 |
Family
ID=37302592
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040071333A KR100489869B1 (ko) | 2004-09-07 | 2004-09-07 | 고밀도 인쇄회로기판에서의 솔더링 및 와이어 본딩을 위한단일 은-금 도금층의 형성 방법 및 상기 방법에 의해제조된 단일 은-금 도금층을 구비한 고밀도 인쇄회로기판 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100489869B1 (ko) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100712033B1 (ko) | 2006-03-09 | 2007-05-02 | 와이엠티 주식회사 | 고밀도 인쇄회로기판의 도금 두께 편차를 해결한 3중팔라듐-팔라듐-금도금층 형성 방법 및 이로부터 제조된인쇄회로기판 |
KR100773272B1 (ko) | 2006-09-22 | 2007-11-09 | 와이엠티 주식회사 | 중금속이온을 포함한 은도금 용액 및 그로부터 제조된인쇄회로기판 |
KR100994730B1 (ko) * | 2010-05-27 | 2010-11-16 | 주식회사 써피스텍 | 인쇄회로기판의 회로표면 도금방법 |
KR101097670B1 (ko) | 2010-04-20 | 2011-12-22 | 서울대학교산학협력단 | 인쇄회로기판 및 이의 제조방법 |
CN107484330A (zh) * | 2016-06-07 | 2017-12-15 | 鹏鼎控股(深圳)股份有限公司 | 高频铜银混合导电线路结构及其制作方法 |
-
2004
- 2004-09-07 KR KR1020040071333A patent/KR100489869B1/ko not_active IP Right Cessation
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100712033B1 (ko) | 2006-03-09 | 2007-05-02 | 와이엠티 주식회사 | 고밀도 인쇄회로기판의 도금 두께 편차를 해결한 3중팔라듐-팔라듐-금도금층 형성 방법 및 이로부터 제조된인쇄회로기판 |
WO2007102644A1 (en) * | 2006-03-09 | 2007-09-13 | Ymt Co., Ltd | Method of forming triple palladium- palladium-gold plating layer on high-density printed circuit board for solving the thickness deviation of plating and printed circuit board produced thereby |
KR100773272B1 (ko) | 2006-09-22 | 2007-11-09 | 와이엠티 주식회사 | 중금속이온을 포함한 은도금 용액 및 그로부터 제조된인쇄회로기판 |
KR101097670B1 (ko) | 2010-04-20 | 2011-12-22 | 서울대학교산학협력단 | 인쇄회로기판 및 이의 제조방법 |
US8410373B2 (en) | 2010-04-20 | 2013-04-02 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit substrate and method of manufacturing the same |
KR100994730B1 (ko) * | 2010-05-27 | 2010-11-16 | 주식회사 써피스텍 | 인쇄회로기판의 회로표면 도금방법 |
WO2011149289A2 (ko) * | 2010-05-27 | 2011-12-01 | 주식회사 써피스텍 | 인쇄회로기판의 회로표면 도금방법 |
WO2011149289A3 (ko) * | 2010-05-27 | 2012-03-22 | 주식회사 써피스텍 | 인쇄회로기판의 회로표면 도금방법 |
CN107484330A (zh) * | 2016-06-07 | 2017-12-15 | 鹏鼎控股(深圳)股份有限公司 | 高频铜银混合导电线路结构及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100688833B1 (ko) | 인쇄회로기판의 도금층 형성방법 및 이로부터 제조된인쇄회로기판 | |
EP0509262B1 (en) | Solder-coated printed circuit board and method of manufacturing the same | |
JP3444245B2 (ja) | 無電解ニッケル/金メッキへのはんだ付け方法、配線構造体、回路装置及びその製造方法 | |
US6518162B2 (en) | Method for manufacturing a semiconductor device | |
KR0124924B1 (ko) | 회로기판의 패드로의 납땜층 형성방법 및 회로기판으로의 전자부품 실장방법 | |
KR20060112596A (ko) | 전자 부품 탑재용 기판 및 전자 부품 | |
KR100712033B1 (ko) | 고밀도 인쇄회로기판의 도금 두께 편차를 해결한 3중팔라듐-팔라듐-금도금층 형성 방법 및 이로부터 제조된인쇄회로기판 | |
EP2903022A2 (en) | Use of a Sn-Ni-(Cu)-(P) solder alloy for flip chip bonding and a corresponding solder ball | |
KR20060103173A (ko) | 반도체 장치용 리드프레임 | |
JP2012140705A (ja) | 基板構造物及びその製造方法 | |
KR100885673B1 (ko) | 솔더링 및 와이어 본딩을 위한 은-팔라듐 도금층이 형성된고밀도 인쇄회로기판 및 그 도금방법 | |
US6521358B1 (en) | Lead frame for semiconductor device and method of producing same | |
KR100489869B1 (ko) | 고밀도 인쇄회로기판에서의 솔더링 및 와이어 본딩을 위한단일 은-금 도금층의 형성 방법 및 상기 방법에 의해제조된 단일 은-금 도금층을 구비한 고밀도 인쇄회로기판 | |
US5780931A (en) | Surface mounting semiconductor device and semiconductor mounting component | |
US6575354B2 (en) | Method for producing tin-silver alloy plating film, the tin-silver alloy plating film and lead frame for electronic parts having the film | |
JP5978587B2 (ja) | 半導体パッケージ及びその製造方法 | |
JP2001060760A (ja) | 回路電極およびその形成方法 | |
JPH05327187A (ja) | プリント配線板及びその製造法 | |
JPH04236485A (ja) | プリント配線板の製造法 | |
KR100512811B1 (ko) | 반도체 패키지용 인쇄회로기판의 도금층 형성방법 및이로부터 제조된 인쇄회로기판 | |
JP2005054267A (ja) | 無電解金めっき方法 | |
JP2000277897A (ja) | はんだボール接続用端子とその形成方法並びに半導体搭載用基板の製造方法 | |
KR101362306B1 (ko) | 인쇄회로기판의 도금층 형성 방법 및 이에 의해 형성된 패키지용 인쇄회로기판 | |
JP3465014B2 (ja) | パッケージ介挿基板及びその製造方法 | |
JP2005286323A (ja) | 配線基板、半田部材付き配線基板及び配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
A302 | Request for accelerated examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |