JPH04236485A - プリント配線板の製造法 - Google Patents

プリント配線板の製造法

Info

Publication number
JPH04236485A
JPH04236485A JP7813291A JP7813291A JPH04236485A JP H04236485 A JPH04236485 A JP H04236485A JP 7813291 A JP7813291 A JP 7813291A JP 7813291 A JP7813291 A JP 7813291A JP H04236485 A JPH04236485 A JP H04236485A
Authority
JP
Japan
Prior art keywords
plating
printed wiring
palladium plating
copper
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7813291A
Other languages
English (en)
Other versions
JPH0828561B2 (ja
Inventor
Masaki Haga
芳賀 正記
Mamoru Uchida
衛 内田
Hidemi Nawafune
秀美 縄舟
Shozo Mizumoto
水本 省三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ishihara Chemical Co Ltd
Original Assignee
Ishihara Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ishihara Chemical Co Ltd filed Critical Ishihara Chemical Co Ltd
Priority to JP3078132A priority Critical patent/JPH0828561B2/ja
Priority to DE19924201129 priority patent/DE4201129A1/de
Publication of JPH04236485A publication Critical patent/JPH04236485A/ja
Publication of JPH0828561B2 publication Critical patent/JPH0828561B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31Coating with metals
    • C23C18/42Coating with noble metals
    • C23C18/44Coating with noble metals using reducing agents
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/50Electroplating: Baths therefor from solutions of platinum group metals
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/062Etching masks consisting of metals or alloys or metallic inorganic compounds
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/072Electroless plating, e.g. finish plating or initial plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Electrochemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Chemically Coating (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、プリント配線板、及び
その製造法に関する。
【0002】
【従来の技術及びその課題】最近、表面実装の普及によ
って、プリント配線板両面への部品実装が可能となり、
高密度実装用のプリント配線板が広く実用化されている
【0003】このような両面表面実装方式のプリント配
線板では、種々の部品装着方法が採用されており、例え
ば、プリント配線板の表面に、チップ部品をリフローに
よりはんだ付けした後、裏面にも同じようにチップ部品
をリフローによりはんだ付けをし、その後、端子用リー
ド線をもった電子部品をリフロー法によりはんだ付けす
る方法、プリント配線板の表面にチップ部品をリフロー
によりはんだ付けし、裏面にはチップ部品を接着剤で仮
止めし、挿入部品と一緒にフローソルダリングする方法
などが採用されている。これらの方法では、プリント配
線板は、はんだ付けや接着剤の硬化のために複数回の熱
処理が行なわれており、この加熱によりプリント配線板
の導体回路を形成する銅が酸化され、はんだにより電子
部品を接続する際の接続不良の原因となっている。
【0004】この様な弊害を防止するために、例えば、
プリフラックス処理とよばれるプリント配線板の表面処
理が行なわれている。この方法は、プリント配線板の製
造後、ロジン材料等からなるプリフラックスを銅表面保
護膜として塗布して、銅回路部分の防錆効果を図る方法
である。しかしながら、プリフラックスは、リフローは
んだ付け等により複数回熱処理を行なう場合に、熱的履
歴を経ることによって保護膜としての機能が損なわれ、
はんだ付け性の劣化、はんだ付け後の洗浄性の劣化など
を生じるという欠点がある。
【0005】また、プリント配線板の銅回路部分に溶融
はんだにより防錆皮膜を形成するソルダーコート処理法
も採用されている。しかしながら、この方法では、はん
だ膜厚のばらつきが大きいために、表面実装部品の装着
安定性が悪く、また、パッドのピッチが狭い場合には、
はんだ過剰となり、はんだブリッジを生じ易いという欠
点がある。更に、プリント配線板の反り、ねじれが大き
く、表面実装部品の自動装着がしにくく、またはんだに
より穴づまりが起こり易く、部品挿入がしにくいという
欠点もある。
【0006】
【課題を解決するための手段】本発明者は、上記した如
き従来技術の課題に鑑みて、特に両面実装プリント配線
板に適用するために最適な銅回路保護方法を見出すべく
、鋭意研究を重ねてきた。その結果、はんだ付けにより
部品を装着すべき銅金属上に、パラジウムめっき皮膜を
形成したプリント配線板は、熱的履歴を経ることによる
はんだ付け性の低下が非常に少なく、また、保護皮膜の
膜厚の均一性が優れていることにより、表面実装部品の
装着安定性が良好であり、更にはんだブリッジが生じる
こともなく、特に高密度実装をするためのプリント配線
板として、有用性が高いことを見出し、ここに本発明を
完成した。
【0007】即ち、本発明は、以下に示すプリント配線
板及びその製造法を提供するものである。
【0008】1.銅金属による導体回路を有するプリン
ト配線板において、少なくともはんだ付けにより部品装
着をすべき銅金属上に、パラジウムめっき皮膜を形成し
てなるプリント配線板。
【0009】2.銅金属による導体回路及びその上に形
成したソルダーレジストパターンを有するプリント配線
板の銅金属上に、無電解パラジウムめっき液を用いてパ
ラジウムめっき皮膜を形成することを特徴とするプリン
ト配線板の製造法。
【0010】3.銅金属による導体回路を有するプリン
ト配線板の銅金属上に、無電解パラジウムめっき液を用
いて、パラジウムめっき皮膜を形成し、次いで必要に応
じて、ソルダーレジストパターンを形成することを特徴
とするプリント配線板の製造法。
【0011】4.パターンめっき法又はセミアディティ
ブ法によるプリント配線板の製造法において、電気銅め
っきによりパターンめっきを行なった後、電気パラジウ
ムめっき液又は無電解パラジウムめっき液を用いて、銅
めっきによるパターン部分にパラジウムめっき皮膜を形
成し、次いでめっきレジストを剥離した後、銅金属のエ
ッチングを行ない、必要に応じて、ソルダーレジストパ
ターンを形成することを特徴とするプリント配線板の製
造法。
【0012】本発明のプリント配線板は、銅金属による
導体回路を有するプリント配線板において、少なくとも
はんだ付けにより部品装着すべき銅金属上に、パラジウ
ムめっき皮膜を形成したものである。銅金属上へのパラ
ジウムめっき皮膜形成方法としては、例えば以下に示す
方法を採用することができる。
【0013】まず、第一の方法として、銅金属による導
体回路を形成したプリント配線板の銅金属上に、無電解
パラジウムめっきを施す方法を挙げることができる。
【0014】適用できるプリント配線板の種類は、銅金
属を導体回路とするものであれば特に限定はなく、基材
材料としては、公知の各種材料の基板、例えばガラスエ
ポキシ基板、紙フェノール基板、紙エポキシ基板等をい
ずれも採用できる。プリント配線板の導体回路形成方法
についても限定はなく、公知の各種方法、例えば、パネ
ルめっき法、パターンめっき法、セミアディティブ法、
フルアディティブ法、パートリーアディティブ法等のい
ずれの方法により回路を形成したものも使用できる。ま
た、プリント配線板の部品装着方法についても、特に限
定はなく、片面基板、両面基板、多層基板等のいずれの
装着方法の基板にも適用できるが、特に、両面表面実装
基板等の複数回はんだ付けを行なう基板に最適である。
【0015】本発明で用いる無電解パラジウムめっき液
の種類については、特に限定はなく、公知の無電解パラ
ジウムめっき液をいずれも使用できる。無電解パラジウ
ムめっき液の具体例としては、特開昭62−12428
0号公報に示された、a)パラジウム化合物、b)アン
モニア及びアミン化合物の少なくとも1種、c)二価の
硫黄を含有する有機化合物、並びにd)次亜リン酸化合
物及び水素化ホウ素化合物の少なくとも1種、を含有す
る水溶液からなる無電解パラジウムめっき液、特開平1
−268877号公報に記載されたa)パラジウム化合
物、b)アンモニア及びアミン化合物の少なくとも1種
、c)二価の硫黄を含有する有機化合物、並びにd)亜
リン酸及びその塩類の少なくとも1種、を含む水溶液か
らなる無電解パラジウムめっき液、などを挙げることが
できる。
【0016】無電解パラジウムめっきの条件は、使用す
るめっき液の種類に応じて、通常のめっき条件と同様と
すればよい。
【0017】銅金属上に形成するパラジウム皮膜の厚さ
は、特に限定的ではないが、一般に、0.01μm〜1
0μm程度とすることが適当である。パラジウム皮膜の
膜厚が0.01μmを下回ると、熱処理後のはんだ付け
性が低下するので、複数回はんだ付けを行なう場合には
好ましくなく、一方、10μmを上回る膜厚では、機能
上大きな問題はないが、コストの点から好ましくない。
【0018】本発明プリント配線板における無電解パラ
ジウムめっき皮膜を形成すべき部分は、銅金属による導
体回路のうちで、少なくともはんだ付けすべき銅金属の
部分であり、具体的には、表面実装の場合にはパット部
分、スルーホールを有する基板では、ランド部分及びス
ルーホール部分である。その他の銅金属による導体回路
部分には、パラジウムメッキ皮膜を形成しても良いが、
コストの点からは好ましくない。従って、通常は、銅金
属による導体回路を形成した配線板に、ソルダーレジス
トパターンを形成し、露出した銅金属部分にのみ無電解
パラジウムめっきを行なえばよい。この場合、通常、常
法に従ってソフトエッチングを行なって銅の酸化物層を
除去した後、無電解パラジウムめっきを行なうことが好
ましい。ソフトエッチングは、公知の各条件に従えば良
く、例えば、過硫酸アンモニウム150g/1程度の水
溶液に30℃程度で60秒間程度浸漬する方法、過硫酸
ソーダ150g/1程度の水溶液に30℃程度で60秒
間程度浸漬する方法、硫酸11重量%及び過酸化水素3
.8重量%を含有する水溶液に、20℃程度で60秒間
程度浸漬する方法などを採用できる。また、ソルダーレ
ジストパターンの形成後に、無電解パラジウムめっきを
行なう方法に限定されず、銅金属の導体回路を形成した
配線板の銅回路の全体に無電解パラジウムめっきを行な
った後、ソルダーレジストによりレジストパターンを形
成してもよく、また、用途によってはソルダーレジスト
パターンを形成することなく用いることもできる。また
、後の工程で、端子部分、ボンディングパット部分等に
、金めっき、ロジウムめっき等の貴金属めっきを行なう
場合には、これらの部分には、めっきレジスト層を形成
した後、無電解パラジウムめっきを行なってもよい。
【0019】無電解パラジウムめっきは、前記した様な
めっき液を用いて、銅金属上に、直接行なうことが可能
であるが、銅又は銅合金を選択的に活性化させる触媒液
を用いて、銅金属に触媒を付与した後、無電解パラジウ
ムめっきを行なうことが好ましく、これにより、パラジ
ウムめっきの初期析出までの時間を著るしく短縮するこ
とができる。この様な触媒液としては、公知のものをい
ずれも用いることができ、例えばICPアクセラ(商標
:奥野製薬工業(株)製)等を例示できる。
【0020】また、本発明方法では、必要に応じて、銅
金属とパラジウムめっき皮膜の間に無電解めっき法によ
り、他のめっき皮膜、例えばNiめっき皮膜等を形成し
てもよい。
【0021】銅金属上へのパラジウムめっき皮膜形成の
第2の方法としては、いわゆるパターンめっき法又はセ
ミアディティブ法によるプリント配線板の製造法におい
て、電気銅めっきによりパターンめっきを行なった後、
電気パラジウムめっき液又は無電解パラジウムめっき液
を用いて、電気銅めっきパターン上にパラジウムめっき
皮膜を形成し、次いでめっきレジストを剥離した後、パ
ラジウムめっき皮膜をエッチングレジストとして、不要
な銅金属部分をエッチングにより除去して、回路を形成
することによって、銅金属の導体回路上にパラジウムめ
っき皮膜を形成したプリント配線板を得る方法を挙げる
ことができる。
【0022】この方法では、パラジウムめっき皮膜を形
成する工程を除いては、通常のパターンめっき法又はセ
ミアディティブ法と同様とすればよい。例えばパターン
めっき法における電気銅めっきによるパターンめっきは
、例えば、ガラスエポキシ、ポリイミド等に銅箔をはり
付けた銅張積層板に穴あけした後、化学銅めっきを行な
い、次いで硫酸銅めっき、ピロリン酸銅めっき等の電気
銅めっきにより、全面めっきを行なった後、ドライフィ
ルム、スクリーン印刷等により、めっきレジストパター
ンを形成し、次いで硫酸銅めっき等により電気銅めっき
パターンを形成することにより行なうことができる。 セミアディティブ法では、紙フェノール、紙エポキシ、
ガラスエポキシ等を基材として、ゴム系接着剤等を用い
た銅箔なしの接着剤付積層板に、穴あけを行ない、化学
銅めっき、化学Niめっき等により全面化学めっきを行
ない、次いで、スクリーン印刷等により、フォトレジス
トを用いてめっきレジストパターンを形成した後、硫酸
銅めっき液等を用いて、電気銅めっきのパターンめっき
を行なうことができる。
【0023】電気銅めっきによるパターン部分に、パラ
ジウムめっき皮膜を形成するためのパラジウムめっき液
としては、公知の無電解パラジウムめっき液及び電気パ
ラジウムめっき液をいずれも用いることができる。無電
解パラジウムめっき液としては、例えば前記したものと
同様のものが使用できる。電気パラジウムめっき液も特
に限定はなく、公知のものを通常のめっき条件と同様の
条件で用いればよい。
【0024】無電解パラジウムめっきを行なう場合には
、前記方法と同様に、銅又は銅合金を選択的に活性化す
る触媒液を用いて、銅金属に触媒を付与した後、めっき
を行なうことによって、初期析出時間を短縮させること
が好ましい。
【0025】また、必要に応じて、銅金属とパラジウム
めっき皮膜の間に、電気めっき法または無電解めっき法
により、他のめっき皮膜、例えばNiめっき皮膜等を形
成することもできる。
【0026】パラジウムめっき皮膜の膜厚は、特に限定
されるものではなく、導体回路形成に不要な銅部分をエ
ッチングする際のエッチングレジストとしての働きと、
回路形成後の部分実装時における銅回路部分の保護の働
きの両方に基づいて決める必要があり、通常は、無電解
パラジウムめっきによる場合には、0.1μm程度以上
、電気パラジウムめっきによる場合には、0.2μm程
度以上とすればよい。膜厚の上限は、特に限定はないが
、コストの点からは、10μm程度以下とすることが好
ましい。また、パラジウムめっき皮膜の下地として、N
iめっき皮膜を形成する場合には、無電解パラジウムめ
っき皮膜は、0.05μm程度以上、電気パラジウムめ
っき皮膜は、0.1μm程度以上の膜厚とすればよい。
【0027】パラジウムめっき皮膜を形成した後、常法
に従ってめっきレジストを剥離し、次いでパラジウムめ
っき皮膜をエッチングレジストとして、不要な銅金属を
エッチングにより除去して導体回路を形成することによ
って、銅金属による導体回路上にパラジウムめっき皮膜
を形成したプリント配線板を得ることができる。
【0028】上記した方法で得られたプリント配線板は
、更に必要に応じて、引き続き、常法に従って、ソルダ
ーレジストパターンの形成等を行なえばよい。ソルダー
レジストパターンは、公知のレジスト材料を用いて、写
真法、スクリーン印刷等により形成できる。
【0029】以上示した各方法によって、銅金属による
導体回路を有するプリント配線板において、少なくとも
はんだ付けにより部品装着をすべき銅金属上にパラジウ
ムめっき皮膜を有するプリント配線板を得ることができ
る。本発明のプリント配線板は、必要に応じて、パラジ
ウムめっき皮膜の形成前又は後の適当な時期に、常法に
従って、端子部分、ボンディングパット部分等に、金め
っき、ロジウムめっき等の貴金属めっきを行なうことが
できる。この場合には、通常、ニッケルめっき等を下地
めっきとするが、パラジウム皮膜上に直接貴金属めっき
を行なうこともできる。また、パラジウム皮膜を剥離し
た後、ニッケルめっき及び貴金属めっきを行なってもよ
い。また、文字印刷、外形加工等も常法に従って行なえ
ばよい。
【0030】本発明プリント配線板に部品を装着するた
めには、通常の部品装着法をいずれも採用でき、例えば
、ディスクリート部品の挿入実装による片面実装、表面
はディスクリート部品の挿入実装、裏面はチップ部品の
表面実装による両面実装、表面はディスクリート部品の
挿入実装とチップ部品の表面実装、裏面はチップ部品の
表面実装による両面実装、両面にチップ部品を表面実装
する両面実装、等の各種の方法を採用でき、これらは公
知の方法に従って行なえばよい。
【0031】
【発明の効果】本発明のプリント配線板は、パラジウム
めっき皮膜による銅回路の保護皮膜を有するものであり
、部品装着時にはんだ付け等によって複数回加熱される
場合にも、銅回路を有効に保護し、はんだ付け性の劣化
、はんだ付け後の洗浄性の低下などを生じることがない
。また、パラジウムめっき皮膜の膜厚のばらつきが小さ
いために、表面実装部品の装着安定性が良く、また、ス
ルーホールの穴づまりの発生や回路の短絡が生じること
もない。また、パラジウムめっき皮膜を銅金属の保護膜
だけでなく銅金属のエッチングレジストとしても用いる
方法では、エッチングレジストの剥離工程が省略できる
点で有利である。
【0032】本発明のプリント配線板は上記した様な優
れた特徴を有するものであり、特に部品装着時にはんだ
付け、接着剤硬化などにより複数回熱処理を行なう高密
度実装用プリント配線板において、銅金属の酸化による
はんだ付け性の低下を有効に防止できる点において非常
に有用性が高い。
【0033】
【実施例】以下、実施例を挙げて本発明を更に詳細に説
明する。実施例において用いたパラジウムめつき液及び
めっき条件は以下の通りである。 ○無電解パラジウムめっき液■ 塩化パラジウム                0.
01モル/lエチレンジアミン           
   0.08モル/lチオジグリコール酸     
             20mg/l次亜リン酸ソ
ーダ              0.06モル/lp
H                        
        8液温              
                60℃○無電解パラ
ジウムめっき液■ 塩化パラジウム                0.
01モル/lエチレンジアミン           
   0.08モル/lチオジグリコール酸     
             20mg/lジメチルアミ
ンボラン          0.06モル/lpH 
                         
      8液温                
              60℃○無電解パラジウ
ムめっき液■ 塩化パラジウム                0.
01モル/lエチレンジアミン           
   0.08モル/lチオジグリコール酸     
             30mg/l亜リン酸ソー
ダ                0.02モル/l
pH                       
         6液温             
                 60℃○電気パラ
ジウムめっき液■ 塩化パラジウムアンモニウム      6.25g/
l塩化アンモニウム                
    10g/lpH              
                  0.3液温  
                         
   25℃Dk                 
           0.5A/dm2○電気パラジ
ウムめっき液■ 塩化パラジウムナトリウム             
 5g/l亜硝酸ナトリウム            
        15g/l塩化ナトリウム     
             37.5g/lpH   
                         
    6液温                  
            40℃Dk        
                    0.5A/
dm2
【0034】
【実施例1】以下の方法で、銅板上にパラジウムめっき
皮膜を形成した試料について、加熱処理によるはんだ付
け性の変化を調べた。
【0035】圧延銅板(25×25×0.3mm)を電
解脱脂、酸洗した後、無電解パラジウムめっき液■〜■
の各めっき液を用いて、0.1μmのパラジウムめっき
皮膜を形成した後、水洗し乾燥した。これらを試料とし
て、230℃で10分、30分又は60分の加熱、25
0℃で10分又は30分の加熱を行ない、加熱前及び加
熱後のはんだ付け性を調べた。比較として、パラジウム
めっきなしの試料についても同様に試験した。測定方法
は次の通りである。結果を下記表1に示す。 ○はんだ付け性試験 RHESCA社製、ソルダーチェッカーを用いて、溶融
はんだの試験片に対する作用力が上向きから下向きに変
化し、上下方向の作用力が平衡して0になるまでの時間
(秒)を測定し、これをゼロクロスタイムとした。ゼロ
クロスタイムが小さいほど、はんだのぬれ性が良く、は
んだ付け性が良好であるといえる。試験条件は以下の通
りである。
【0036】溶融はんだ  (63重量%錫/37重量
%鉛、共晶はんだ)  230±1℃ 浸漬深さ    12mm 浸漬速度    25mm/sec 浸漬時間    10秒 感度        2g フラックス  タムラ化研(株)製、ソルダーライトM
H−820V
【0037】
【表1】 以上の結果から、パラジウムめっき皮膜を形成した場合
に、熱処理によるはんだ付け性の低下が少ないことがわ
かる。
【0038】
【実施例2】実施例1と同様にして、圧延銅板を電解脱
脂、酸洗した後、触媒液(商標ICPアクセラ200m
l/l水溶液、奥野製薬工業(株)製)を用いて、30
℃で30秒間浸漬して触媒を付与した。次いで、無電解
パラジウムめっき液■〜■の各めっき液を用いて、0.
1μmのパラジウムめっき皮膜を形成した後、水洗し乾
燥した。パラジウムめっきの析出時間は、実施例1に比
べて短時間であった。これらを試料として、実施例1と
同様にして、熱処理前後のはんだ付け性を調べた。結果
を下記表2に示す。
【0039】
【表2】 以上の結果から、パラジウムめっき皮膜を形成した場合
に、熱処理によるはんだ付け性の低下が少ないことがわ
かる。
【0040】
【実施例3】実施例2と同様にして、銅板に触媒を付与
した後、無電解パラジウムめっき液■を用いて、0.0
05〜10μmの間の各種膜厚のパラジウムめっき皮膜
を形成した。実施例1と同様にして、熱処理前後のはん
だ付け性を調べた結果を下記表3に示す。
【0041】
【表3】 以上の結果から、0.01μm以上のパラジウムめっき
皮膜を形成した場合に、熱処理によるはんだ付け性の低
下が少ないことがわかる。
【0042】
【実施例4】実施例1と同じ圧延銅板を電解脱脂、酸洗
した後、以下の各処理法により、無電解パラジウムめっ
き液■を用いてパラジウムめっき皮膜を形成した。ソフ
トエッチングは、過硫酸アンモニウム150g/l水溶
液に30℃で60秒間浸漬することによって行なった。 触媒付与は実施例2と同様にして行なった。 ○処理法1 ソフトエッチング→酸洗→触媒付与→パラジウムめっき
(0.1μm)→乾燥 ○処理法2 ソフトエッチング→触媒付与→パラジウムめっき(0.
1μm)→乾燥 ○処理法3 電気銅めっき(10μm)→触媒付与→パラジウムめっ
き(0.1μm)→乾燥 ○処理法4 電気銅めっき(10μm)→ソフトエッチング→触媒付
与→パラジウムめっき(0.1μm)→乾燥○処理法5 触媒付与→無電解ニッケルめっき(2μm)→酸洗→パ
ラジウムめっき(0.1μm)→乾燥 上記したいずれの処理法を用いた場合にも、実施例1と
同様の条件で熱処理を行なった後、はんだ付け性試験を
行なった場合に、ゼロクロスタイムは1.3〜1.8秒
であり、はんだ付け性は良好であった。
【0043】一方、上記処理法1〜5において、パラジ
ウムめっきを行なわない場合には、230℃、30分以
上又は250℃、10分以上の熱処理後に、全ての試料
がゼロクロスタイム10秒以上となり、はんだ付け性が
著るしく低下した。
【0044】
【実施例5】ガラスエポキシ銅張積層板に穴あけをし、
無電解銅めっき、電気銅めっきを行なった後、エッチン
グレジスト層を形成し、次いで、エッチング、エッチン
グレジスト層剥離、ソルダーレジスト印刷、文字印刷、
外形加工の工程を経て得られた両面表面実装部品と片面
挿入型部品の混在実装用の100×170×16mmの
銅めっきスルーホールプリント配線板50枚について、
以下の処理を行なった。
【0045】プリント配線板を浸漬脱脂、酸洗した後、
ソフトエッチングを行ない、次いで酸洗後、触媒を付与
し、無電解パラジウムめっき液■を用いて、膜厚0.1
μmのパラジウムめっき皮膜を形成し、水洗、乾燥した
。ソフトエッチング、触媒付与は実施例4と同様にして
行なった。
【0046】このプリント配線板の片面について、はん
だペーストをパット上に印刷し、表面実装部品を搭載し
た後、全面加熱リフローソルダリングにより、はんだ付
けし、次に、他方の面にも同様に、表面実装部品をリフ
ローソルダリングによりはんだ付けした後、挿入型部品
を手はんだ付けにより接合した。50枚のプリント配線
板の全箇所において、良好なはんだ付け接合が得られ、
不良率は0%であった。
【0047】
【実施例6】100×170×16mmのガラスエポキ
シ銅張積層板を用い、下記の工程で両面表面実装部品と
片面挿入型部品の混在実装用プリント配線板を作製した
【0048】銅張積層板に穴あけを行ない、無電解銅め
っき(0.5μm)、電気銅めっき(10μm)を行な
った後、めっきレジスト層を形成し、次いで、電気銅め
っきによりパターンめっき(20μm)を行なった。次
いで、下記処理法A〜Iの各方法で各種の膜厚のパラジ
ウムめっき皮膜を形成した。触媒付与は実施例2と同様
にした。 ○処理法A 触媒付与→パラジウムめっき(無電解パラジウムめっき
液■)→乾燥 ○処理法B 触媒付与→パラジウムめっき(無電解パラジウムめっき
液■)→乾燥 ○処理法C 触媒付与→パラジウムめっき(無電解パラジウムめっき
液■)→乾燥 ○処理法D 触媒付与→無電解Niめっき(2μm)→パラジウムめ
っき(無電解パラジウムめっき液■)→乾燥○処理法E 電気Niめっき(2μm)→パラジウムめっき(無電解
パラジウムめっき液■)→乾燥 ○処理法F パラジウムめっき(電気パラジウムめっき液■)→乾燥
処理法G 電気Niめっき(2μm)→パラジウムめっき(電気パ
ラジウムめっき液■)→乾燥 ○処理法H パラジウムめっき(電気パラジウムめっき液■)→乾燥
処理法I 触媒付与→無電解Niめっき(2μm)→パラジウムめ
っき(電気パラジウムめっき液■)→乾燥上記した各処
理法でパラジウムめっき皮膜を形成した後、めっきレジ
スト剥離、エッチングによる不要な銅部分の除去、ソル
ダーレジスト印刷、文字印刷及び外形加工を順次行なう
ことによって、プリント配線板を得た。
【0049】このプリント配線板を用いて、実施例5と
同様にして、片面に表面実装部品をはんだ付けし、他方
の面に表面実装部品と挿入型部品をはんだ付けした。
【0050】各処理法において、パラジウムめっき皮膜
の膜厚を変化させて、銅金属のエッチング時におけるパ
ターン部、スルホール部における腐食の発生の有無、及
び実装部品のはんだ付けにおける接合不良の有無を調べ
た。結果を表4に示す。
【0051】
【表4】 以上の結果から判るように、銅金属上に直接パラジウム
皮膜を形成する場合には、無電解パラジウムめっき液で
は0.1μm以上、電気パラジウムめっき液では0.2
μm以上の膜厚でエッチング時の腐食やはんだ付けにお
ける接合不良を防止できる。また、ニッケルめっきによ
る下地めっきを行なう場合には、無電解パラジウムめっ
き液では、0.05μm以上、電気パラジウムめっき液
では、0.1μm以上の膜厚のパラジウムめっき皮膜を
形成すればよい。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】銅金属による導体回路を有するプリント配
    線板において、少なくともはんだ付けにより部品装着を
    すべき銅金属上に、パラジウムめっき皮膜を形成してな
    るプリント配線板。
  2. 【請求項2】銅金属による導体回路及びその上に形成し
    たソルダーレジストパターンを有するプリント配線板の
    銅金属上に、無電解パラジウムめっき液を用いてパラジ
    ウムめっき皮膜を形成することを特徴とするプリント配
    線板の製造法。
  3. 【請求項3】銅金属による導体回路を有するプリント配
    線板の銅金属上に、無電解パラジウムめっき液を用いて
    パラジウムめっき皮膜を形成し、次いで必要に応じて、
    ソルダーレジストパターンを形成することを特徴とする
    プリント配線板の製造法。
  4. 【請求項4】パターンめっき法又はセミアディティブ法
    によるプリント配線板の製造法において、電気銅めっき
    によりパターンめっきを行なった後、電気パラジウムめ
    っき液又は無電解パラジウムめっき液を用いて、銅めっ
    きによるパターン部分にパラジウムめっき皮膜を形成し
    、次いでめっきレジストを剥離した後、銅金属のエッチ
    ングを行ない、必要に応じて、ソルダーレジストパター
    ンを形成することを特徴とするプリント配線板の製造法
JP3078132A 1991-01-18 1991-01-18 プリント配線板の製造法 Expired - Lifetime JPH0828561B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3078132A JPH0828561B2 (ja) 1991-01-18 1991-01-18 プリント配線板の製造法
DE19924201129 DE4201129A1 (de) 1991-01-18 1992-01-17 Verdrahtungsplatten und verfahren zur herstellung derselben

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3078132A JPH0828561B2 (ja) 1991-01-18 1991-01-18 プリント配線板の製造法

Publications (2)

Publication Number Publication Date
JPH04236485A true JPH04236485A (ja) 1992-08-25
JPH0828561B2 JPH0828561B2 (ja) 1996-03-21

Family

ID=13653358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3078132A Expired - Lifetime JPH0828561B2 (ja) 1991-01-18 1991-01-18 プリント配線板の製造法

Country Status (2)

Country Link
JP (1) JPH0828561B2 (ja)
DE (1) DE4201129A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06350227A (ja) * 1993-06-08 1994-12-22 Nec Corp 印刷配線板の表面処理方法
JP2008072006A (ja) * 2006-09-15 2008-03-27 Toyota Central R&D Labs Inc 接合体
JP2011124543A (ja) * 2009-11-12 2011-06-23 Sony Chemical & Information Device Corp フレキシブルプリント配線板の製造方法及び端子部形成方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5882736A (en) * 1993-05-13 1999-03-16 Atotech Deutschland Gmbh palladium layers deposition process
EP0697805A1 (en) * 1994-08-05 1996-02-21 LeaRonal, Inc. Printed circuit board manufacture utilizing electroless palladium
US6534192B1 (en) 1999-09-24 2003-03-18 Lucent Technologies Inc. Multi-purpose finish for printed wiring boards and method of manufacture of such boards
DE10018025A1 (de) 2000-04-04 2001-10-18 Atotech Deutschland Gmbh Verfahren zum Erzeugen von lötfähigen Oberflächen und funktionellen Oberflächen auf Schaltungsträgern
JP4069181B2 (ja) * 2002-03-29 2008-04-02 Dowaメタルテック株式会社 無電解めっき法
JP4598782B2 (ja) * 2006-03-03 2010-12-15 日本エレクトロプレイテイング・エンジニヤース株式会社 パラジウムめっき液
EP1956114A1 (en) * 2007-01-30 2008-08-13 ATOTECH Deutschland GmbH A layer assembly, a method of forming said layer assembly and a circuit carrier comprising said layer assembly

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58139493A (ja) * 1981-12-31 1983-08-18 ジエイムズ・ブライアン・オウハ−ラ プリント回路の製造方法
JPH0222992U (ja) * 1988-07-29 1990-02-15

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1987005338A1 (en) * 1986-03-04 1987-09-11 Ishihara Chemical Co., Ltd. Palladium-base electroless plating solution
EP0370133A1 (de) * 1988-11-24 1990-05-30 Siemens Aktiengesellschaft Verfahren zur Herstellung von Leiterplatten

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58139493A (ja) * 1981-12-31 1983-08-18 ジエイムズ・ブライアン・オウハ−ラ プリント回路の製造方法
JPH0222992U (ja) * 1988-07-29 1990-02-15

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06350227A (ja) * 1993-06-08 1994-12-22 Nec Corp 印刷配線板の表面処理方法
JP2008072006A (ja) * 2006-09-15 2008-03-27 Toyota Central R&D Labs Inc 接合体
JP2011124543A (ja) * 2009-11-12 2011-06-23 Sony Chemical & Information Device Corp フレキシブルプリント配線板の製造方法及び端子部形成方法

Also Published As

Publication number Publication date
DE4201129A1 (de) 1992-07-23
JPH0828561B2 (ja) 1996-03-21

Similar Documents

Publication Publication Date Title
JP3220784B2 (ja) 表面のはんだ付け性増強方法
KR101268145B1 (ko) 구리의 표면 처리 방법 및 구리
EP0795043B1 (en) Silver plating
US5235139A (en) Method for fabricating printed circuits
KR100688833B1 (ko) 인쇄회로기판의 도금층 형성방법 및 이로부터 제조된인쇄회로기판
US6319543B1 (en) Process for silver plating in printed circuit board manufacture
JPH08255968A (ja) プリント回路板の製造
JP4926053B2 (ja) めっき基材
JPH04236485A (ja) プリント配線板の製造法
JP3482402B2 (ja) 置換金メッキ液
JPH05327187A (ja) プリント配線板及びその製造法
JP4129665B2 (ja) 半導体パッケージ用基板の製造方法
US6698648B2 (en) Method for producing solderable and functional surfaces on circuit carriers
JPS63503585A (ja) 印刷回路板製造の改良方法
EP0697805A1 (en) Printed circuit board manufacture utilizing electroless palladium
JP3388298B2 (ja) ガラス表面へのめっきにおける前処理用エッチング液、めっき方法及びガラス基板の製造方法
JP3630398B2 (ja) 電子部品実装用フィルムキャリアテープの製造方法
JPH0311555B2 (ja)
JPH0621621A (ja) 回路パターンの形成方法
WO1994018350A1 (en) Alloy to be plated, its plating method and plating solution
JP2002256444A (ja) 配線基板
JPH09167883A (ja) 表面実装用プリント配線板およびその製造方法
JP2001313454A (ja) 配線基板
JPS62149884A (ja) 無電解銅めつきの前処理方法
JPH06342968A (ja) プリント配線板、その製造方法及びその実装方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090321

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100321

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100321

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110321

Year of fee payment: 15