DE10018025A1 - Verfahren zum Erzeugen von lötfähigen Oberflächen und funktionellen Oberflächen auf Schaltungsträgern - Google Patents

Verfahren zum Erzeugen von lötfähigen Oberflächen und funktionellen Oberflächen auf Schaltungsträgern

Info

Publication number
DE10018025A1
DE10018025A1 DE10018025A DE10018025A DE10018025A1 DE 10018025 A1 DE10018025 A1 DE 10018025A1 DE 10018025 A DE10018025 A DE 10018025A DE 10018025 A DE10018025 A DE 10018025A DE 10018025 A1 DE10018025 A1 DE 10018025A1
Authority
DE
Germany
Prior art keywords
solderable
layer
functional
areas
gold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10018025A
Other languages
English (en)
Inventor
Christian Wunderlich
Petra Backus
Hartmut Mahlkow
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atotech Deutschland GmbH and Co KG
Original Assignee
Atotech Deutschland GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atotech Deutschland GmbH and Co KG filed Critical Atotech Deutschland GmbH and Co KG
Priority to DE10018025A priority Critical patent/DE10018025A1/de
Priority to CA002365701A priority patent/CA2365701A1/en
Priority to US09/937,363 priority patent/US6698648B2/en
Priority to PCT/DE2001/001232 priority patent/WO2001076334A1/de
Priority to KR1020017011206A priority patent/KR20020042524A/ko
Priority to EP01927633A priority patent/EP1163827A1/de
Publication of DE10018025A1 publication Critical patent/DE10018025A1/de
Priority to HK02102552.4A priority patent/HK1040880A1/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/243Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0391Using different types of conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0361Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

Bekannte Verfahren zur Herstellung von Schaltungsträgern, auf denen sich sowohl Bereiche befinden, die zur Bildung von Lötverbindungen dienen, als auch Bereiche, die beispielsweise zum Bonden geeignet sind, sind nachteilig, da in einem teuren Verfahren entweder alle Bereiche mit einer Schichtkombination aus Nickel und Gold überzogen werden, oder die lötfähigen Bereiche mit einem thermisch wenig beständigen organischen Schutzüberzug versehen werden. Mit der vorliegenden Erfindung wird ein Verfahren bereitgestellt, mit dem die erwähnten Nachteile nicht auftreten. Es weist folgende Verfahrensschritte auf: Erzeugen lötfähiger Oberflächen durch Abscheiden einer lötfähigen Metallschicht 5, Abdecken der Lötbereiche mit einer Abdeckmaske 6, Erzeugen der funktionellen Oberflächen 7, 8 in den Funktionsbereichen und schließlich Entfernen der Abdeckmaske 6.

Description

Die Erfindung betrifft ein Verfahren zum Erzeugen mindestens einer lötfähigen Oberfläche in ausgewählten Lötbereichen und mindestens einer funktionellen Oberfläche in von den Lötbereichen verschiedenen Funktionsbereichen auf mit Kupferoberflächen versehenen Schaltungsträgern sowie entsprechende Schal­ tungsträger.
Schaltungsträger dienen zur Aufnahme von aktiven und passiven Bauelemen­ ten. Grundsätzlich werden herkömmliche Leiterplatten von Chip-Carriern unter­ schieden. Während erstere mit passiven Bauelementen, beispielsweise Kon­ densatoren und Widerständen, sowie gehäusten Halbleiterbauelementen be­ stückt werden, dienen die Chip-Carrier zur Montage von ungehäusten Halblei­ terbauelementen. Teilweise werden mehrere ungehäuste Halbleiterbauelemen­ te auf einem Chip-Carrier zusammengefaßt. Seit kurzem werden ungehäuste Halbleiterbauelemente auch ohne vorherige Montage zusammen mit passiven Bauelementen direkt auf einem Schaltungsträger montiert.
Zur Herstellung von zur Bestückung mit passiven Bauelementen und ungehäu­ sten Halbleiterbauelementen vorgesehenen Schaltungsträgern sind verschiede­ ne Verfahren bekannt. Zuerst wird das hierzu erforderliche aus Kupfer beste­ hende Schaltungsmuster mit bekannten Verfahren gebildet. Um eine Bestüc­ kung der Schaltungsträger zu ermöglichen, wird anschließend beispielsweise eine Goldoberfläche gebildet, um zum einen eine lötfähige Oberfläche herzu­ stellen, die zur Bestückung mit passiven Bauelementen erforderlich ist. Zum anderen ist die Goldoberfläche auch zum Bonden von gehäusten und ungehäu­ sten Halbleiterbauelementen geeignet.
Beispielsweise wird in US-A-5.364.460 angegeben, daß Goldschichten unter anderem auf Leiterplatten und Karten für integrierte Schaltungen stromlos ab­ geschieden werden.
Goldschichten werden auch zum Herstellen von lösbaren elektrischen Kontak­ ten gebildet, beispielsweise von Steckkontakten zum Einstecken der bestückten Schaltungsträger in Kontaktstecker und von Kontaktflächen zur Herstellung von Drucktasten. In DE 197 45 602 C1 wird darüber hinaus angegeben, daß Gold­ schichten zur Herstellung löt-, kleb- und bondfähiger Oberflächen eingesetzt werden. Mit den in diesem Dokument beschriebenen Verfahren können feinsts­ trukturierte Schaltungsträger mit oberflächenmontierten Halbleiterschaltkreisen hergestellt werden, bei denen die Schaltkreise über Ball-wedge-Bonds mit kor­ respondierenden Anschlußplätzen (Pads) auf dem Schaltungsträger verbunden sind.
Galvanotechnisch hergestellte Goldschichten werden nicht direkt auf die Kupf­ eroberflächen aufgebracht. Vielmehr wird beispielsweise gemäß US-A-5.364.460 zuerst eine Nickelschicht abgeschieden und auf der Nickel­ schicht die Goldschicht. Als Nickelschicht wird vorzugsweise eine stromlos ab­ geschiedene Ni/B- oder Ni/P-Schicht gebildet. Nach US-A-5,470,381 wird zu­ erst eine Nickelschicht und danach eine Goldschicht abgeschieden.
In DE 197 45 602 C1, US-A-5.202.151, US-A-5.318.621, US-A-5.364.460 und US-A-5.470.381 sind Verfahren zur stromlosen Abscheidung von Goldschichten beschrieben.
Anstelle der Nickelschicht können auch andere Metallschichten, beispielsweise aus Kobalt oder Palladium, auf den Kupferoberflächen abgeschieden werden, bevor die Goldschicht gebildet wird. In US-A-5.202.151 wird hierzu unter ande­ rem vorgeschlagen, eine Kobaltschicht auf die Kupferoberflächen aufzutragen und anschließend die Goldschicht abzuscheiden. Anstelle einer auf galvano­ technischem Wege abgeschiedenen Nickel- oder Kobaltschicht kann auch eine aufgedampfte oder gesputterte Goldschicht aufgebracht und danach mit einem stromlosen Verfahren vergoldet werden. In DE 19 74 501 C1 wird weiterhin ein Verfahren zur Herstellung von Goldschichten auf einem eine Palladiumober­ fläche aufweisenden Werkstück angegeben.
Anstelle einer Goldschicht können auch Palladiumschichten verwendet werden. In DE 42 01 129 A1 ist ein Verfahren zur Herstellung einer Verdrahtungsplatte beschrieben, bei dem durch stromlose Plattierung auf den Kupferteilen der Plat­ te ein Palladiumüberzug gebildet wird, wobei die Palladiumoberflächen auf dop­ pelseitigen Verdrahtungsplatten hergestellt werden, um Bauelemente vom Oberflächenmontagetyp durch Löten zu befestigen. Ferner ist in US-A-4.424.241 ein stromloses Palladinierungsverfahren angegeben, wobei die gebildeten Palladiumschichten zur Herstellung von leitfähigen Elementen in elektrischen Schaltkreisen, wie integrierten Schaltkreisen, dienen.
Es hat sich herausgestellt, daß die Herstellung von Goldschichten auf der ge­ samten Schaltungsträgeroberfläche zu aufwendig ist. Meist werden lediglich kleinere bondbare Bereiche auf den Schaltungsträgeroberflächen benötigt, während andere Oberflächenbereiche lediglich zur Aufnahme von durch Löten montierten Bauelementen geeignet sein müssen. Außerdem wurde festgestellt, daß Goldschichten mit darunterliegenden Nickelschichten zur Befestigung von sogenannten Ball-grid-arrays (BGA) durch Löten bei mechnischer und/oder thermischer Belastung des bestückten Schaltungsträgers zu Sprödbrüchen führen.
Aus diesem Grunde wurde ein Verfahren entwickelt, bei dem die Bereiche zu­ erst mit einer geeigneten Maske, beispielsweise einem photostrukturierbaren Resist, abgedeckt werden, die für eine Lötbefestigung von Bauelementen vor­ gesehen sind, und anschließend in den noch freiliegenden Bereichen eine Nickel/Gold-Schichtkombination aufgebracht wird. Danach wird die Maske von der Schaltungsträgeroberfläche wieder entfernt. Anschließend wird eine organi­ sche Schutzschicht beispielsweise mit einer wäßrigen sauren Lösung von Alkylimidazol- oder Alkylbenzimidazolverbindungen gebildet. Diese Schutz­ schicht verhindert die Oxdiation der Kupferoberflächen und erhält die Lötfähig­ keit der Kupferoberflächen.
Zum einen wird die Nickel/Gold-Kombinationsschicht mit diesem Verfahren nur in den Bereichen gebildet, in denen Bauelemente durch Bonden befestigt oder in denen elektrische Kontaktflächen benötigt werden. Zum anderen wird das Problem behoben, das sich beim Löten mit der BGA-Technik ergibt.
Allerdings hat sich bei Durchführung dieses Verfahrens herausgestellt, daß sich das Aussehen der Goldoberflächen nachteilig verändert, indem sich die Schich­ ten rötlich verfärben. Außerdem wird die Nickelschicht unter der Goldschicht durch die Prozeßchemikalien beeinträchtigt. Dadurch wird der elektrische Kon­ taktwiderstand vergrößert, so daß die Anwendung der Nickel/Gold-Kombina­ tionsschicht zur Bildung von elektrischen Kontaktflächen nur begrenzt möglich ist.
Darüber hinaus hat sich herausgestellt, daß beim Löten Probleme entstehen:
Ein mehrmaliges Löten an Anschlußplätzen für die Bauelemente ist praktisch nicht möglich. Jeder Lötvorgang nach dem ersten Löten führt zu einer Erhöhung der Ausschußrate. Lediglich durch ein aufwendiges Umschmelzverfahren unter Schutzgas (beispielsweise Stickstoff), bei dem teure Vorrichtungen zum Um­ schmelzen verwendet werden, können Lötvorgänge an den Anschlußplätzen mehrmals durchgeführt werden. Außerdem treten zuweilen Benetzungsproble­ me auf den mit der organischen Schutzschicht versehenen Kupferoberflächen auf.
Der vorliegenden Erfindung liegt von daher das Problem zugrunde, die Nachtei­ le der bekannten Verfahren zu vermeiden und insbesondere ein Verfahren zu finden, mit dem auf einer Schaltungsträgeroberfläche sowohl gebondete Bau­ elemente als auch gelötete Bauelemente befestigt werden können. Darüber hinaus sollen sichere und problemlose Lötverbindungen herstellbar sein, wobei auch mehrmalige Lötvorgänge an einzelnen Anschlußplätzen für Bauelemente ohne Probleme durchführbar sein sollen. Ferner soll das Verfahren kostengün­ stig und mit geringem Aufwand realisierbar sein.
Das Problem wird gelöst mit dem Verfahren nach Anspruch 1 und dem Schal­ tungsträger nach Anspruch 13. Bevorzugte Ausführungsformen der Erfindung sind in den Unteransprüchen angegeben.
Das erfindungsgemäße Verfahren dient zum Erzeugen mindestens einer löt­ fähigen Oberfläche in ausgewählten Lötbereichen und mindestens einer funktio­ nellen Oberfläche in von den Lötbereichen verschiedenen Funktionsbereichen auf mit Kupferoberflächen versehenen Schaltungsträgern. Als funktionelle Oberfläche wird vorzugsweise eine bondbare und/oder für die Herstellung von lösbaren elektrischen Kontakten geeignete Oberfläche erzeugt.
Das Verfahren besteht darin, daß
  • a) die lötfähigen Oberflächen durch Abscheiden einer lötfähigen Metall­ schicht erzeugt werden,
  • b) die Lötbereiche mit einer Abdeckmaske abgedeckt werden,
  • c) die funktionellen Oberflächen in den Funktionsbereichen erzeugt wer­ den und
  • d) die Abdeckmaske schließlich wieder entfernt wird.
Mit dem erfindungsgemäßen Verfahren steht zum einen ein kostengünstiges Verfahren zur Verfügung, da lediglich in den Bereichen auf der Schaltungsträg­ eroberfläche eine funktionelle Oberfläche gebildet wird, in denen Bondverbin­ dungen zu Bauelementen oder lösbare elektrische Kontaktflächen gebildet wer­ den sollen, während in den Bereichen, in denen Lötverbindungen gebildet wer­ den sollen, eine billigere lötfähige Metallschicht abgeschieden wird. Ferner wer­ den auch keine Sprödbrüche bei Anwendung der BGA-Technik beobachtet.
Vorteilhaft ist insbesondere die größere Lötsicherheit gegenüber dem Verfah­ ren, bei dem organische Schutzschichten für die Kupferoberflächen eingesetzt werden. Vor allem ist die Ausschußrate hinsichtlich der Lötbarkeit bei der Her­ stellung als auch beim Bestücken der Schaltungsträger geringer als bei den bekannten Verfahren. Auch ein mehrmaliges Umschmelzen oder Löten von einzelnen Anschlußplätzen für die Bauelemente ist ohne Probleme möglich. Es hat sich beispielsweise herausgestellt, daß die Lotbenetzung der erfindungs­ gemäß gebildeten lötfähigen Oberflächen auch nach dreimaligem Umschmel­ zen noch innerhalb der geforderten Toleranz liegt. Außerdem wurde eine sehr gute Lagerfähigkeit der erfindungsgemäß hergestellten Schaltungsträger fest­ gestellt, ohne daß die Lötbarkeit in den Lötbereichen wesentlich beeinträchtigt wird.
Weiterhin wird das Aussehen von Goldschichten als Funktionsschicht bei Durchführung des erfindungsgemäßen Verfahrens nicht beeinträchtigt. Der elektrische Kontaktwiderstand dieser Schichten ist geeignet, lösbare elektrische Kontaktflächen bilden zu können.
Zur Erzeugung einer lötfähigen Oberfläche wird vorzugsweise ein Metall abge­ schieden, ausgewählt aus der Gruppe, umfassend Zinn, Silber, Wismut, Palla­ dium und deren Legierungen. Diese Metalle können stromlos abgeschieden werden, d. h. auf chemisch reduktivem oder zementativem Wege, so daß auch elektrisch isolierte Strukturen auf der Schaltungsträgeroberfläche problemlos mit der lötfähigen Schicht überzogen werden können.
Für die Zinnabscheidung werden die Kupferoberflächen auf dem Schaltungs­ träger vorzugsweise zunächst gereinigt, insbesondere mit einem (sauren, Netz­ mittel enthaltenden) Reiniger. Anschließend werden Reste der Reinigungsflüs­ sigkeit durch Spülen von den Oberflächen wieder entfernt. Danach werden die Kupferoberflächen vorzugsweise angeätzt, um eine ausreichende Haftfestigkeit der nachfolgend aufgebrachten Metallschichten zu gewährleisten. Hierzu kann ein handelsüblicher Ätzreiniger eingesetzt werden, beispielsweise eine wäßrige schwefelsaure Lösung von Wasserstoffperoxid oder einem Caroatsalz oder eine wäßrige Lösung von Natriumperoxodisulfat. Nach der Ätzreinigung werden die Kupferoberflächen wieder gespült und anschließend vorzugsweise durch Behandlung mit einer Lösung von Säure, insbesondere Schwefelsäure, vor­ getaucht. Außerdem können die Kupferoberflächen vor der Vortauchbehand­ lung in der sauren Lösung mit einer Edelmetallionen enthaltenden Lösung kata­ lysiert werden, damit Zinn leichter abgeschieden werden kann.
Zur Zinnabscheidung kann eine übliche Behandlungslösung eingesetzt werden. Vorzugsweise wird ein zementatives Zinnabscheidebad verwendet. Derartige Bäder enthalten zusätzlich zu mindestens einer Zinn(II)-Verbindung Säure und üblicherweise Thioharnstoff oder ein Thioharnstoffderivat. Beispielsweise ent­ halten diese Bäder 15 g Zinn(II)-fluoroborat, 100 ml Fluoroborsäure, 100 g Thioharnstoff und 2 mg Natriumlaurylsulfat in 1 l wäßriger Lösung oder 5 g Zinn(II)-chlorid, 55 g N-Methylthioharnstoff, 20 g Schwefelsäure, konz., 500 ml Isopropanol und 500 ml Wasser oder 20 g Zinn(II)-chlorid, 25 ml Salzsäure (37 Gew.-%), 50 ml Schwefelsäure (50 Gew.-%), 16 g Natriumhypophosphit, 200 g Thioharnstoff und 0,5 g Phenolsulfonsäure in 1 l wäßriger Lösung. Die Behandlungstemperatur beträgt 40-90°C. Die Behandlungszeit beträgt 30 s bis 60 min. Weitere Beispiele für derartige Verzinnungsbäder sind beispielsweise in DE 30 11 697 A1, WO 99/55935 A1 und US-A-4.816.070 angegeben. Die in diesen Dokumenten angegebenen Zusammensetzungen werden hiermit ein­ bezogen.
Zur stromlosen Abscheidung von Silber werden die Schaltungsträgeroberflä­ chen im allgemeinen zunächst gereinigt, anschließend gespült, danach mit ei­ ner Glanzätzlösung (beispielsweise H2SO4/H2O2-Lösung) behandelt und danach wieder gespült. Anschließend werden die Oberflächen vorzugsweise mit einer Schwefelsäure enthaltenden Vortauchlösung vorbehandelt.
Danach wird die Silberschicht aufgebracht. Für die Silberabscheidelösung kann beispielsweise ein Bad mit folgender Zusammensetzung verwendet werden:
200 g Natriumthiosulfat, 20 g Natriumsulfit, 0,1 g Dinatrium-EDTA, 3 g Silber als Silber-Thiosulfatlsulfit-Komplex, 5 g Glycin in 1 l wäßriger Lösung. Der pH-Wert kann beispielsweise auf etwa 7,5 und die Behandlungstemperatur vorzugsweise auf 50-95°C eingestellt werden. Die Behandlungszeit beträgt beispielsweise 15 min. Weitere Beispiele sind unter anderem in US-A-5.318.621 angegeben. Die in diesem Dokument angegebenen Zusammensetzungen werden hiermit einbezogen.
Vorzugsweise werden die Oberflächen nach der Silberschichtbildung mit einer anorganischen Salzlösung behandelt und anschließend gespült.
Zur stromlosen Abscheidung von Palladium kann beispielsweise eine Lösung, enthaltend 0,05 Mol Palladiumacetat, 0,1 Mol Ethylendiamin, 0,2 Mol Natrium­ formiat und 0,15 Mol Bernsteinsäure in 1 l wäßriger Lösung eingesetzt werden. Der pH-Wert dieses Bades wird bevorzugt auf 5,5 und die Temperatur auf etwa 70°C eingestellt. Weitere mögliche Zusammensetzungen sind beispielsweise:
0,01 Mol Palladiumchlorid, 0,08 Mol Ethylendiamin 20 mg Thiodiglykolsäure und 0,06 Mol Natriumhypophosphit in 1 l wäßriger Lösung (pH 8, 60°C). Weitere Hinweise und Beispiele sowie geeignete Vorbehandlungsbedingungen für die zu beschichtenden Oberflächen sind unter anderem in DE 197 45 602 C1, DE 42 01 129 A1 und US-A-4.424.241 angegeben. Die in diesen Dokumenten angegebenen Zusammensetzungen werden hiermit einbezogen.
Nach der Erzeugung der lötfähigen Oberflächen durch Abscheidung der löt­ fähigen Metallschicht werden die lötfähigen Bereiche gemäß Verfahrensschritt (b) mit einer Abdeckmaske abgedeckt. Hierzu wird eine photostrukturierte Mas­ ke auf der Schaltungsträgeroberfläche gebildet. Diese wird unter Verwendung eines Photoresists durch folgende Verfahrensschritte gebildet:
  • 1. Aufbringen einer Photoresistschicht,
  • 2. Belichten der Photoresistschicht mit einer Maskenvorlage derart, daß die Funktionsbereiche in einem nachfolgenden Entwicklungsschritt freilegbar sind und
  • 3. Entwickeln der belichteten Photoresistschicht.
In einer alternativen Ausführungsvariante kann die Abdeckmaske auch mit ei­ nem Siebdruckverfahren gebildet werden.
Werden Zinn, Wismut oder eine Legierung dieser Metalle zur Erzeugung der lötfähigen Oberfläche verwendet, wird die lötfähige Metallschicht in den Funk­ tionsbereichen vor Durchführung des Verfahrensschrittes (c) vorzugsweise mit einer sauren Ätzlösung wieder entfernt. Zur Entfernung dieser Metalle kann eine Salpetersäure und Inhibitoren (vorzugsweise Imidazolderivate) enthalten­ den Ätzlösung verwendet werden: Palladium und Silber sowie deren Legierun­ gen als lötfähige Metallschicht müssen nicht entfernt werden. Die Funktions­ schicht kann in diesem Falle auf der Palladium-, Silber- oder einer Legierungs­ schicht dieser Metalle abgeschieden werden.
Die funktionellen Oberflächen werden bevorzugt aus Metallen gebildet, ausge­ wählt aus der Gruppe, umfassend Gold, Palladium, Silber und deren Legierun­ gen. Die Oberflächen werden insbesondere durch chemisch reduktive oder zementative Abscheidung gebildet. Besonders bevorzugt ist die Abscheidung einer Kombinationsschicht aus einer Nickel- und einer darauf aufgebrachten Goldschicht. Der erfindungsgemäße Schaltungsträger weist vorzugsweise min­ destens eine lötfähige Oberfläche aus Metall, ausgewählt aus der Gruppe, um­ fassend Zinn, Silber, Palladium und deren Legierungen, und mindestens eine funktionelle Oberfläche aus Gold auf, wobei die Goldoberfläche durch eine Kombinationsschicht aus Nickel und darauf aufgebrachtem Gold gebildet ist.
Zur Nickelabscheidung vor der Bildung einer Goldschicht wird vorzugsweise eine Nickel/Phosphor-Schicht chemisch reduktiv abgeschieden. Alternativ kann auch eine Nickel/Bor- oder eine reine Nickelschicht abgeschieden werden. Zur Bildung dieser Schichten können die Schaltungsträger zunächst mit einer Netz­ mittel enthaltenden Lösung in Kontakt gebracht werden, um die Oberflächen mit Flüssigkeit vollständig zu benetzen. Daran schließt sich ein Spülschritt an. Vor­ zugsweise werden die freiliegenden Kupferoberflächen anschließend mit einem handelsüblichen Ätzreiniger geätzt. Überschüssiges Ätzmittel wird danach in einem weiteren Spülschritt wieder entfernt. Danach können die Oberflächen mit einer Schwefelsäure enthaltenden Vortauchlösung behandelt und anschließend in einer Aktvierungslösung behandelt werden, die Palladiumsulfat mit einem Palladiumgehalt von 80-120 mg/l und Schwefelsäure mit einem Gehalt von etwa 50 ml/l enthält. Nachdem die Oberflächen erneut gespült worden sind, wird eine Nickel-, Nickel/Phosphor- oder Nickel/Bor-Schicht abgeschieden.
Chemische Nickelbäder sind an sich bekannt. Üblicherweise werden diese Bä­ der bei einer Temperatur von 85-90°C betrieben. Es hat sich herausgestellt, daß sich die Lötfähigkeit von Zinnschichten besonders dann vorteilhaft verhält, wenn die Temperaturbelastung bei der Nickelabscheidung niedrig ist. Daher werden bevorzugt Nickelbäder eingesetzt, die bei einer Temperatur von 70-75°C betrieben werden.
Zur stromlosen Goldabscheidung können Bäder mit folgender Zusammenset­ zung eingesetzt werden: 0,015 Mol Natriumtetrachloroaurat-(III), 0,1 Mol Na­ triumthioulfat, 0,04 Mol Thioharnstoff, 0,3 Mol Natriumsulfit und 0,1 Mol Na­ triumtetraborat in 1 l wäßriger Lösung (pH 8,0, 90°C) oder 3 g Natriumgold(I)- sulfit, 70 g Natriumsulfit, 110 g Natriumethylendiamintetra(methylenphosphonat) und 10 g Hydrazinhydrat in 1 l wäßriger Lösung (pH 7, 60°C). Weitere Beispiele sind unter anderem in US-A-5.202.151, US-A-5.364.460, US-A-5.318.621 und US-A-5.470.381 angegeben. Die in diesen Dokumenten angegebenen Zusam­ mensetzungen werden hiermit einbezogen.
Wird die Goldschicht ohne zusätzliche Nickelschicht direkt auf eine als lötfähige Metallschicht eingesetzte Palladiumschicht abgeschieden, kann beispielsweise folgende Zusammensetzung eingesetzt werden: 3 g Natriumgold(I)-cyanid, 20 g Natriumformiat, 20 g β-Alanindiessigsäure in 1 l wäßriger Lösung (pH 3,5, 89°C). Weitere Beispiele für diesen Anwendungsfall sind unter anderem in DE 197 45 602 C1 angegeben. Die in diesem Dokument angegebenen Zusam­ mensetzungen werden hiermit einbezogen.
Wird die Goldschicht mit zusätzlicher Nickelschicht auf eine als lötfähige Metall­ schicht eingesetzte Palladiumschicht abgeschieden, wird folgender Verfahrens­ ablauf verfolgt: Zunächst werden die mit den Palladiumoberflächen versehenen Schaltungsträger mit einer Netzmittel enthaltenden Lösung in Kontakt gebracht, um die gesamte Oberfläche sicher mit Flüssigkeit benetzen zu können. An­ schließend wird überschüssige Netzmittellösung wieder abgespült und danach eine Nickelschicht in an sich bekannter Weise abgeschieden. Nach dem Spülen wird die Goldschicht gebildet.
Für die Abscheidung einer Nickel/Gold-Kombinationsschicht auf eine Silber­ schicht werden die mit der Silberschicht versehenen Schaltungsträger bevor­ zugt zunächst mit einer Benetzungslösung behandelt, anschließend gespült und danach in einer anorganische Salze enthaltenden Vortauchlösung und schließ­ lich mit einer Silberaktivierungslösung behandelt. Nach einem erneuten Spül­ schritt kann die Nickelschicht und nach nochmaligem Spülen die Goldschicht aufgebracht werden.
Für die Abscheidung von Palladium- und Silberschichten wird auf die vorste­ hend angegebenen Beispiele zur Erzeugung von lötfähigen Oberflächen verwie­ sen.
Vorzugsweise werden die mit den Kupferoberflächen versehenen Schaltungs­ träger vor Durchführung des Verfahrensschrittes (a) mit einer Lötstopmaske versehen.
Das dargestellte Verfahren kann in herkömmlicher Weise in einer Tauchanlage durchgeführt werden, wobei die Schaltungsträger an Gestellen befestigt und vertikal hängend mit diesen nacheinander in die einzelnen Behandlungsbäder eingetaucht werden. Vorteilhaft ist die Behandlung der Schaltungsträger in einer an sich bekannten Durchlaufanlage, bei der die Schaltungsträger in horizontaler Transportrichtung und horizontaler oder vertikaler Betriebslage durch die An­ lage geführt und dabei mit den einzelnen Behandlungslösungen nacheinander in Kontakt gebracht werden. Hierzu werden diese Lösungen beispielsweise über Düsen an die Schaltungsträgeroberflächen gefördert. Die Schaltungsträger können in diesen Anlagen aber auch durch ein aufgestautes Flüssigkeitsbett hindurchgeführt werden, ohne daß Düsen für die Förderung der Behandlunglö­ sungen vorgesehen sind.
Die nachfolgenden Beispiele sowie Fig. 1, die beispielhaft eine Ausführungs­ form der Erfindung wiedergibt, dienen zur näheren Erläuterung der Erfindung. In Fig. 1 sind schematisch die Schritte des erfindungsgemäßen Verfahrens ge­ zeigt:
Gemäß Verfahrensschritt A ist der Ausgangszustand gezeigt, wobei auf einem Substrat 1 des Schaltungsträgers Kupferstrukturen 2 und 4 dargestellt sind. Die aus den Kupferstrukturen 2 gebildeten Anschlußplätze dienen zur Montage von Bauelementen, die durch Löten befestigt werden. Die aus den Kupferstrukturen 4 gebildeten Anschlußplätze dienen zur Montage von Bauelementen, die durch Bonden befestigt werden. Die Kupferstrukturen 4 können auch zur Herstellung von Kontaktflächen dienen. Zwischen den Kupferstrukturen 2 und 4 sind Löt­ stopmaskenbereiche 3 erkennbar.
Zunächst wird im vorliegenden Beispiel auf alle Kupferoberflächen der Struktu­ ren 2 und 4 eine Zinnschicht 5 abgeschieden. Dies ist in der Teilfigur gemäß Verfahrensschritt B wiedergegeben.
Anschließend wird, wie in der Teilfigur gemäß Verfahrensschritt C dargestellt, eine Abdeckmaske 6 über die Bereiche auf dem Schaltungsträger aufgebracht, die eine lötfähige Oberfläche erhalten sollen. Als Abdeckmaske 6 wird eine photostrukturierte Resistschicht aufgebracht, die durch Auflaminieren eines handelsüblichen Trockenfilmresists, Belichten der gebildeten Resistschicht mit dem gewünschten Belichtungsmuster und Entwickeln der belichteten Resist­ schicht entsteht.
Gemäß Verfahrensschritt D wird die Zinnschicht 5 von den Kupferstrukturen 4 anschließend mit einem Zinnstripper wieder restlos entfernt.
Danach wird eine Nickel/Phosphor-Schicht 7 auf den freigelegten Oberflächen der Kupferstrukturen 4 und auf die Nickel/Phosphor-Schicht eine Goldschicht 8 abgeschieden (Verfahrensschritt E).
Zum Abschluß wird die Abdeckmaske 6 wieder entfernt (Verfahrensschritt F).
Beispiel 1
Eine fertig strukturierte Leiterplatte, die Leiterbahnen, Lötpads, Bondpads, Schalterstrukturen und metallisierte Bohrungen aufweist, wurde gemäß nachfol­ gendem Verfahrensablauf I mit einer lötfähigen Zinnschicht überzogen:
Verfahrensablauf I
Als Reinigungslösung wurde eine saure, Netzmittel enthaltende Lösung, als Ätzlösung eine Natriumperoxodisulfat enthaltende schwefelsaure Lösung und als Vortauchlösung eine Schwefelsäure enthaltende Lösung eingesetzt. Die Zinnabscheidelösung wies folgende Zusammensetzung auf:
10 g/l, Zinn2+ als Zinnsalz
80 g/l Thioharnstoff
80 ml/l Methansulfonsäure
Unter den angewendeten Bedingungen wurde eine 0,6-1,0 µm dicke Zinn­ schicht abgeschieden.
Danach wurde die Platte mit einer Abdeckmaske versehen, dadurch daß ein Trockenfilmresist (W140 von DuPont de Nemours, DE) auf die Leiterplatten­ oberflächen gemäß Gebrauchsanweisung laminiert, die gebildete Resistschicht mit dem gewünschten Muster belichtet und die belichtete Resistschicht an­ schließend entwickelt wurde. Nach Durchführung des Strukturierungsprozesses waren einige Bereiche von dem Resist abgedeckt (Lötbereiche), andere lagen frei (Funktionsbereiche).
Die in den Funktionsbereichen freiliegenden Zinnschichten sowie die intermetal­ lische Zinn/Kupfer-Phase auf den Kupferstrukturen wurden dann mit einem Salpetersäure enthaltenden Zinnstripper entfernt.
Nachdem die Leiterplatte anschließend gespült worden war, wurde auf den freigelegten Kupferoberflächen zuerst eine Nickel/Phosphor- und danach eine Goldschicht stromlos abgeschieden. Hierzu wurde der nachfolgende Verfah­ rensablauf II angewendet:
Verfahrensablauf II
Als Reinigungslösung wurde wiederum eine saure, Netzmittel enthaltende Lö­ sung, als Ätzlösung eine Natriumperoxodisulfat enthaltende schwefelsaure Lö­ sung und als Vortauchlösung eine Schwefelsäure enthaltende Lösung einge­ setzt. Die Lösung zum stromlosen Abscheiden von Nickel wies folgende Zu­ sammensetzung auf:
24-34 g/l NiSO4.7 H2O
30-40 g/l NaH2PO2.H2O
15-25 g/l Milchsäure
Stabilisatoren.
Es wurde eine Nickel/Phosphor-Schicht mit einer Dicke von 3-6 µm abgeschie­ den.
Die Lösung zum stromlosen Abscheiden von Gold wies folgende Zusammen­ setzung auf:
2 g/l Au+ eines Goldkomplexsalzes
40 g/l Ethylendiamintetraessigsäure
Es wurde eine Goldschicht mit einer Dicke von 0,05-0,10 µm abgeschieden.
Nach der Goldabscheidung wurde der photostrukturierte Resist von der Leiter­ plattenoberfläche mit einem an sich bekannten Verfahren entfernt, die Platte intensiv gespült und getrocknet. Die fertige Leiterplatte wies damit Bereiche auf, die für einen Lötprozeß mit Zinn, und für die Durchführung von Bondprozessen sowie als Funktionsschicht zu anderen Zwecken, beispielsweise als elektrische Kontaktflächen, mit einer Nickel/Gold-Kombinationsschicht beschichtet waren.
Zur Ermittlung der Lötfähigkeit der mit der chemischen Zinnschicht überzoge­ nen Kupferstrukturen wurden Untersuchungen zur Benetzung der Oberflächen mit flüssigem Lot mit dem sogenannten Solder-spread-Test durchgeführt. Hier­ zu wurde der Randwinkel nach dem Benetzen dadurch indirekt ermittelt, daß die Größe einer geschmolzenen Lotkugel ausgemessen und der Randwinkel daraus errechnet wurde. Eine besonders gute Benetzung lag dann vor, wenn ein geringer Randwinkel ermittelt werden konnte. Der Randwinkel sollte dabei im Mittel unter 10° liegen, wobei die Standardabweichung nicht größer als 1° sein sollte.
Es wurden folgende Bedingungen miteinander verglichen:
  • 1. Es wurde eine chemische Zinnschicht auf eine Kupferoberfläche aufgebracht und der Benetzungstest an der Zinnschicht durchgeführt.
  • 2. Der Benetzungstest wurde an der chemisch gebildeten Zinnschicht nach dem Entfernen des Trockenresists durchgeführt (nach Verfahrensschritt C).
  • 3. Der Benetzungstest wurde nach Aufbringen der Nickel/Gold-Kombinations­ schicht und nach dem Entfernen des Trockenresists mit einer Methanolamin enthaltenden Lösung bei 50°C und anschließendem ersten Spülen in einer ebenfalls Methanolamin enthaltenden Lösung und nachfolgendem zweiten Spü­ len in deionisiertem Wasser durchgeführt (nach Verfahrensschritt F).
Es wurden zwei verschiedene Trockenfilmresiste als Abdeckmasken eingesetzt (Resist 1: W140 von DuPont de Nemours, Resist 2: HW440 von Hitachi).
In der nachfolgenden Tabelle A sind die ermittelten Randwinkel aus dem Be­ netzungstest wiedergegeben:
Tabelle A
Anschließend wurden die Versuche wiederholt, allerdings unter Verwendung eines Nickelbades, bei dem die Beschichtungstemperatur auf 85-90°C einge­ stellt wurde. Die ermittelten Randwinkel sind in Tabelle B wiedergegeben:
Tabelle B
Aus den Ergebnissen der Benetzungstests ist eindeutig erkennbar, daß sehr gute Lötergebnisse bei Anwendung einer niedrigen Nickelbadtemperatur erhal­ ten werden.
Beispiel 2
Eine wie gemäß Beispiel 1 strukturierte Leiterplatte, die aber zusätzlich eine Lötstopmaske aufwies, von der die Kupferstrukturen teilweise abgedeckt waren, wurde mit einer dünnen Palladiumschicht gemäß Verfahrensablauf III be­ schichtet:
Verfahrensablauf III
Als Reinigungslösung wurde wiederum eine saure, Netzmittel enthaltende Lö­ sung, als Ätzlösung eine Natriumperoxodisulfat enthaltende schwefelsaure Lö­ sung und als Vortauchlösung eine Schwefelsäure enthaltende Lösung einge­ setzt. Die Lösung zum stromlosen Abscheiden von Palladium wies folgende Zusammensetzung auf:
0,7-1,2 g/l Pd2+ als Palladiumsulfat
10 g/l Ethylendiamin
0,2 Mol/l Natriumformiat.
Es wurde eine Palladiumschicht mit einer Dicke von 0,1-0,25 µm abgeschieden.
Anschließend wurde eine Abdeckmaske auf die Leiterplattenoberfläche aufge­ bracht und strukturiert, wobei die Bedingungen und verwendeten Materialien mit denen von Beispiel 1 identisch waren.
Auf die Palladiumschicht wurde danach gemäß Verfahrensablauf IV direkt eine Nickel/Gold-Kombinationsschicht aufgebracht.
Verfahrensablauf IV
Als Benetzungslösung wurde eine Netzmittel enthaltende Lösung eingesetzt. Die Lösungen zum stromlosen Abscheiden von Nickel bzw. Gold wiesen diesel­ ben Zusammensetzungen wie die in Beispiel 1 angegebenen Nickel- bzw. Goldabscheidelösungen auf. Es wurde eine Nickelschicht mit einer Dicke von 3-6 µm und eine Goldschicht mit einer Dicke von 0,05-0,10 µm abgeschieden.
Die sich anschließende Behandlung der Leiterplatte zur Entfernung der Abdeck­ maske war mit der gemäß Beispiel 1 identisch.
Neben Lötbereichen mit Palladiumoberflächen wies die Platte Bereiche mit Goldoberflächen für hochwertige Funktionen auf.
Beispiel 3
Eine gemäß Beispiel 2 strukturierte und mit einer Lötstopmaske beschichtete Leiterplatte wurde gemäß Verfahrensablauf V mit Silber stromlos beschichtet:
Verfahrensablauf V
Als Reinigungslösung wurde wiederum eine saure, Netzmittel enthaltende Lö­ sung, als Glanzätzlösung eine H2O2/H2SO4 enthaltende Lösung, als Vortauchlö­ sung eine anorganische Salze enthaltende Lösung und als Nachtauchlösung ebenfalls eine anorganische Salze enthaltende Lösung eingesetzt.
Es wurde eine Silberschicht mit einer Dicke von 0,10-0,20 µm abgeschieden.
Anschließend wurde eine Abdeckmaske auf die Leiterplattenoberfläche aufge­ bracht und strukturiert, wobei die Bedingungen und verwendeten Materialien mit denen von Beispiel 1 identisch waren. Dadurch wurden die Silberoberflächen teilweise offengelassen. Diese Oberflächen wurden nachfolgend mit einem Akti­ vierungsprozeß für eine Nickel/Gold-Abscheidung vorbereitet und dann mit ei­ ner Nickel/Gold-Kombinationsschicht beschichtet. Die Silberschicht wurde nicht entfernt. Der hierfür angewendete Verfahrensablauf VI ist nachfolgend wie­ dergegeben:
Verfahrensablauf VI
Für die Benetzungslösung und die Vortauchlösung wurden wiederum die in den Beispielen 1 und 2 verwendeten Zusammensetzungen eingesetzt. Die Lösung zum Aktivieren mit Silber enthielt Pd(NO3)2. Die Lösungen zum stromlosen Ab­ scheiden von Nickel bzw. Gold wiesen dieselben Zusammensetzungen wie die in Beispiel 1 angegebenen Nickel- bzw. Goldabscheidelösungen auf. Es wurde eine Nickelschicht mit einer Dicke von 3-6 µm und eine Goldschicht mit einer Dicke von 0,05-0,10 µm abgeschieden.
Die sich anschließende Behandlung der Leiterplatte zur Entfernung der Abdeck­ maske war mit der von Beispiel 1 identisch.
Neben mit Silber beschichteten Pads und Bohrungen für den Lötprozeß waren zu hochwertigen Funktionen dienende Bereiche mit der Nickel/Gold-Kombina­ tionsschicht überzogen.
Vergleichsversuch V1
Eine mit einer Lötstopmaske versehene Leiterplatte mit Leiterbahnen, Lötpads, Bondpads, Schalterstrukturen und metallisierten Bohrungen wurde nach folgen­ dem Verfahrensablauf VII behandelt:
Verfahrensablauf VII
Aufbringen einer Trockenfilmresistschicht
Belichten mit dem gewünschten Muster
Entwickeln des belichteten Resists
Abscheiden von Nickel
Abscheiden von Gold
Entfernen des Resists
Aufbringen einer organischen Schutzschicht
Die Bedingungen und Materialien zum Aufbringen, Belichten, Entwickeln und Entfernen des Trockenfilmresists nach dem Abscheiden der Nickel/Gold-Kombi­ nationsschicht waren mit den Bedingungen und Materialien gemäß Beispiel 1 identisch. Die Verfahrensbedingungen und Badzusammensetzungen zum Ab­ scheiden der Nickelschicht und der Goldschicht waren mit den Bedingungen und Badzusammensetzungen gemäß Beispiel 1 ebenfalls identisch.
Zum Aufbringen der organischen Schutzschicht wurde eine Lösung, enthaltend
10 g/l 2-n-Heptylbenzimidazol
32 g/l Ameisensäure
in Wasser
bei 40°C innerhalb von 2 min aufgebracht. Hierzu wurden die freigelegten Kupf­ eroberflächen vorher mit einer Ätzlösung, enthaltend KHSO5 und H2SO4, vor­ behandelt.
An den derart hergestellten Leiterplatten wurde die Alterungsbeständigkeit der lötfähigen Oberflächen ermittelt (Proben bezeichnet mit "OSP"). Die erhaltenen Ergebnisse wurden mit den an mit dem erfindungsgemäßen Verfahren herge­ stellten Zinnoberflächen gemäß Beispiel 1 verglichen (Proben bezeichnet mit "chem. Sn").
Zur Ermittlung der Alterungsbeständigkeit wurden die jeweiligen Proben unter­ schiedlichen Temperaturbedingungen unterworfen:
  • 1. Untersuchungen mit Proben ohne Temperaturbehandlung.
  • 2. Untersuchungen mit Proben, die einem einmaligen Reflow-Verfahren unter­ worfen wurden.
  • 3. Untersuchungen mit Proben, die einem dreimaligen Reflow-Verfahren unter­ worfen wurden.
  • 4. Untersuchungen mit Proben, die 4 Stunden lang bei 155°C an Luft getempert wurden.
Die Bedingungen des Reflow-Verfahrens waren wie folgt: Eine bestimmte Men­ ge der Lotpaste RP10 von Multicore wurde in einer Dicke von 120 µm auf die zu untersuchenden Oberflächen aufgedruckt und danach in einem Reflow-Ofen bis über den Schmelzpunkt hinaus erhitzt. Das Lot der Paste wurde dadurch flüssig und breitete sich auf den benetzbaren Oberflächen aus.
Mit einer Lötwaage (Menisto ST-50 von Metronelec, FR) wurden jeweils die Benetzungszeit tB[s], die Benetzungskraft F2[mN/mm] nach 2 s und die Benet­ zungskraft F6[mN/mm] nach 6 s gemessen. Die Lötfähigkeit der untersuchten Oberflächen ist umso größer je geringer die Benetzungszeit und je größer die Benetzungskraft ist.
Die Ergebnisse sind in Tabelle C zusammengefaßt:
Tabelle C
Aus den vorstehenden Ergebnissen ergibt sich eindeutig, daß die Lötbarkeit der mit dem erfindungsgemäßen Verfahren hergestellten Oberflächen durch die Temperaturbehandlung nicht beeinträchtigt wird. Aus den ermittelten Werten ergibt sich, daß die Benetzungszeit umso größer wird je gravierender die Tem­ peraturbehandlung ist. Die Benetzungskraft ist im wesentlichen unabhängig von der Temperaturbelastung. Daraus kann der Schluß gezogen werden, daß sich keine nachteiligen Folgen durch eine Alterung von nach dem erfindungsgemä­ ßen Verfahren hergestellten lötfähigen Oberflächen einstellen.
Im Gegensatz hierzu leidet die Lötfähigkeit der mit der organischen Schutz­ schicht überzogen Kupferoberflächen durch die Temperaturbehandlung erheb­ lich. Unter der Testbedingung 4 gealterte Proben sind überhaupt nicht mehr lötfähig.

Claims (13)

1. Verfahren zum Erzeugen mindestens einer lötfähigen Oberfläche in ausge­ wählten Lötbereichen und mindestens einer funktionellen Oberfläche in von den Lötbereichen verschiedenen Funktionsbereichen auf mit Kupferoberflächen versehenen Schaltungsträgern mit folgenden aufeinanderfolgenden Verfahrens­ schritten:
  • a) Erzeugen der lötfähigen Oberflächen durch Abscheiden einer lötfähi­ gen Metallschicht,
  • b) Abdecken der Lötbereiche mit einer Abdeckmaske,
  • c) Erzeugen der funktionellen Oberflächen in den Funktionsbereichen und
  • d) Entfernen der Abdeckmaske.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß mindestens eine lötfähige Oberfläche erzeugt wird, ausgewählt aus der Gruppe der Metalle, um­ fassend Zinn, Silber, Wismut, Palladium und deren Legierungen.
3. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeich­ net, daß die mindestens eine lötfähige Oberfläche durch chemisch reduktive oder zementative Abscheidung mindestens einer lötfähigen Metallschicht ge­ bildet wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die mindestens eine lötfähige Metallschicht in den Funktionsbereichen vor Durchführung des Verfahrensschrittes (c) wieder entfernt wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die mindestens eine lötfähige Metallschicht mit einer sauren Ätzlösung entfernt wird.
6. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeich­ net, daß als mindestens eine funktionelle Oberfläche mindestens eine bond­ bare und/oder für die Herstellung von lösbaren elektrischen Kontakten geeigne­ te Oberfläche erzeugt wird.
7. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeich­ net, daß mindestens eine funktionelle Oberfläche erzeugt wird, ausgewählt aus der Gruppe der Metalle, umfassend Gold, Palladium, Silber und deren Legie­ rungen.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die mindestens eine funktionelle Oberfläche durch chemisch reduktive oder zementative Ab­ scheidung mindestens einer Funktionsschicht gebildet wird.
9. Verfahren nach einem der Ansprüche 7 und 8, dadurch gekennzeichnet, daß zur Erzeugung der mindestens einen funktionellen Oberfläche zuerst eine Nickelschicht und darauf eine Goldschicht abgeschieden wird.
10. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekenn­ zeichnet, daß die Abdeckmaske durch folgende Verfahrensschritte gebildet wird:
  • 1. Aufbringen einer Photoresistschicht,
  • 2. Belichten der Photoresistschicht mit einer Maskenvorlage derart, daß die Funktionsbereiche in einem nachfolgenden Entwicklungsschritt freilegbar sind und
  • 3. Entwickeln der belichteten Photoresistschicht.
11. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die Abdeckmaske mit einem Siebdruckverfahren gebildet wird.
12. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekenn­ zeichnet, daß die mit den Kupferoberflächen versehenen Schaltungsträger vor Durchführung des Verfahrensschrittes (a) mit einer Lötstopmaske versehen werden.
13. Schaltungsträger mit mindestens einer lötfähigen Oberfläche in ausgewähl­ ten Lötbereichen und mindestens einer zum Bonden und/oder für die Herstel­ lung von lösbaren elektrischen Kontakten geeigneten funktionellen Oberfläche in von den Lötbereichen verschiedenen Funktionsbereichen, dadurch gekenn­ zeichnet, daß die mindestens eine lötfähige Oberfläche aus Metall besteht, ausgewählt aus der Gruppe, umfassend Zinn, Silber, Wismut, Palladium und deren Legierungen, und daß die mindestens eine funktionelle Oberfläche aus Gold besteht.
DE10018025A 2000-04-04 2000-04-04 Verfahren zum Erzeugen von lötfähigen Oberflächen und funktionellen Oberflächen auf Schaltungsträgern Withdrawn DE10018025A1 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE10018025A DE10018025A1 (de) 2000-04-04 2000-04-04 Verfahren zum Erzeugen von lötfähigen Oberflächen und funktionellen Oberflächen auf Schaltungsträgern
CA002365701A CA2365701A1 (en) 2000-04-04 2001-03-28 Method for producing solderable and functional surfaces on circuit carriers
US09/937,363 US6698648B2 (en) 2000-04-04 2001-03-28 Method for producing solderable and functional surfaces on circuit carriers
PCT/DE2001/001232 WO2001076334A1 (de) 2000-04-04 2001-03-28 Verfahren zum erzeugen von lötfähigen und funktionellen oberflächen auf schaltungsträgern
KR1020017011206A KR20020042524A (ko) 2000-04-04 2001-03-28 회로 캐리어상 땜납가능한 표면 및 기능성 표면의 생산방법
EP01927633A EP1163827A1 (de) 2000-04-04 2001-03-28 Verfahren zum erzeugen von lötfähigen und funktionellen oberflächen auf schaltungsträgern
HK02102552.4A HK1040880A1 (zh) 2000-04-04 2002-04-04 在電路載體上製作可焊接的功能表面的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10018025A DE10018025A1 (de) 2000-04-04 2000-04-04 Verfahren zum Erzeugen von lötfähigen Oberflächen und funktionellen Oberflächen auf Schaltungsträgern

Publications (1)

Publication Number Publication Date
DE10018025A1 true DE10018025A1 (de) 2001-10-18

Family

ID=7638400

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10018025A Withdrawn DE10018025A1 (de) 2000-04-04 2000-04-04 Verfahren zum Erzeugen von lötfähigen Oberflächen und funktionellen Oberflächen auf Schaltungsträgern

Country Status (7)

Country Link
US (1) US6698648B2 (de)
EP (1) EP1163827A1 (de)
KR (1) KR20020042524A (de)
CA (1) CA2365701A1 (de)
DE (1) DE10018025A1 (de)
HK (1) HK1040880A1 (de)
WO (1) WO2001076334A1 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2417127A (en) * 2004-08-12 2006-02-15 Vetco Gray Controls Ltd Surface metallization of contact pads
JP2006080493A (ja) * 2004-08-12 2006-03-23 Ricoh Microelectronics Co Ltd 電極基板
US7626829B2 (en) * 2004-10-27 2009-12-01 Ibiden Co., Ltd. Multilayer printed wiring board and manufacturing method of the multilayer printed wiring board
KR100660889B1 (ko) * 2005-11-14 2006-12-26 삼성전자주식회사 반도체 패키지의 위스커 결함을 억제하는 인쇄회로기판 및이를 이용한 반도체 패키지 탑재방법
US8834729B2 (en) * 2009-11-30 2014-09-16 Eastman Kodak Company Method of making bondable printed wiring member
US8394713B2 (en) * 2010-02-12 2013-03-12 Freescale Semiconductor, Inc. Method of improving adhesion of bond pad over pad metallization with a neighboring passivation layer by depositing a palladium layer
EP2709160B1 (de) * 2012-09-14 2016-03-30 ATOTECH Deutschland GmbH Verfahren zur Metallisierung von Solarzellensubstraten
US10051746B2 (en) * 2014-12-16 2018-08-14 Amphenol Corporation High-speed interconnects for printed circuit boards
US11470727B2 (en) * 2016-10-24 2022-10-11 Jaguar Land Rover Limited Apparatus and method relating to electrochemical migration

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1690338A1 (de) * 1968-01-17 1971-05-13 Telefunken Patent Verfahren zur Herstellung gedruckter Leiterplatten
US4424241A (en) * 1982-09-27 1984-01-03 Bell Telephone Laboratories, Incorporated Electroless palladium process
DE3312725A1 (de) * 1983-04-08 1984-10-11 Siemens AG, 1000 Berlin und 8000 München Bond- und loetbare duennschichtleiterbahnen mit durchkontaktierungen
DE4201129A1 (de) * 1991-01-18 1992-07-23 Ishihara Chemical Co Ltd Verdrahtungsplatten und verfahren zur herstellung derselben
US5202151A (en) * 1985-10-14 1993-04-13 Hitachi, Ltd. Electroless gold plating solution, method of plating with gold by using the same, and electronic device plated with gold by using the same
DE4311266A1 (de) * 1992-04-13 1993-10-14 Mitsubishi Electric Corp Stromlos lötbeschichtete Leiterplatte und Verfahren zur Herstellung einer solchen
US5318621A (en) * 1993-08-11 1994-06-07 Applied Electroless Concepts, Inc. Plating rate improvement for electroless silver and gold plating
US5364460A (en) * 1993-03-26 1994-11-15 C. Uyemura & Co., Ltd. Electroless gold plating bath
US5470381A (en) * 1992-11-25 1995-11-28 Kanto Kagaku Kabushiki Kaisha Electroless gold plating solution
DE19745602C1 (de) * 1997-10-08 1999-07-15 Atotech Deutschland Gmbh Verfahren und Lösung zur Herstellung von Goldschichten

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4104111A (en) * 1977-08-03 1978-08-01 Mack Robert L Process for manufacturing printed circuit boards
DE3011697A1 (de) 1980-03-26 1981-10-01 Shipley Co., Inc., Newton, Mass. Saures chemisches verzinnungsbad
US4487654A (en) * 1983-10-27 1984-12-11 Ael Microtel Limited Method of manufacturing printed wiring boards
US4816070A (en) 1985-08-29 1989-03-28 Techo Instruments Investments Ltd. Use of immersion tin and alloys as a bonding medium for multilayer circuits
US4720324A (en) * 1985-10-03 1988-01-19 Hayward John S Process for manufacturing printed circuit boards
DE3704547A1 (de) * 1987-02-13 1988-08-25 Bbc Brown Boveri & Cie Verfahren zur herstellung von loetpads und bondpads auf duennschichthybridschaltungen
US5235139A (en) * 1990-09-12 1993-08-10 Macdermid, Incorprated Method for fabricating printed circuits
US5250105A (en) * 1991-02-08 1993-10-05 Eid-Empresa De Investigacao E Desenvolvimento De Electronica S.A. Selective process for printing circuit board manufacturing
GB2273257B (en) * 1992-06-30 1996-03-27 Hughes Aircraft Co Electrical interconnection substrate with both wire bond and solder contacts
US5311404A (en) * 1992-06-30 1994-05-10 Hughes Aircraft Company Electrical interconnection substrate with both wire bond and solder contacts
US5536908A (en) * 1993-01-05 1996-07-16 Schlumberger Technology Corporation Lead-free printed circuit assembly
EP0697805A1 (de) 1994-08-05 1996-02-21 LeaRonal, Inc. Herstellung von Leiterplatten unter Verwendung stromloser Palladiumplattierung
AU3415095A (en) * 1994-09-06 1996-03-27 Sheldahl, Inc. Printed circuit substrate having unpackaged integrated circuit chips directly mounted thereto and method of manufacture
EP0762813A1 (de) * 1995-08-25 1997-03-12 Macdermid Incorporated Verfahren zur Herstellung von Leiterplatten
US6044550A (en) * 1996-09-23 2000-04-04 Macdermid, Incorporated Process for the manufacture of printed circuit boards
DE19745601C2 (de) 1997-10-08 2001-07-12 Fraunhofer Ges Forschung Lösung und Verfahren zum stromlosen Abscheiden von Goldschichten sowie Verwendung der Lösung
JP2002513090A (ja) 1998-04-23 2002-05-08 アトーテヒ ドイッチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング 銅又は銅合金での表面をスズ皮膜又はスズ合金皮膜で覆うための方法
US6242078B1 (en) * 1998-07-28 2001-06-05 Isola Laminate Systems Corp. High density printed circuit substrate and method of fabrication
US6278153B1 (en) * 1998-10-19 2001-08-21 Nec Corporation Thin film capacitor formed in via
US6383401B1 (en) * 2000-06-30 2002-05-07 International Flex Technologies, Inc. Method of producing flex circuit with selectively plated gold

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1690338A1 (de) * 1968-01-17 1971-05-13 Telefunken Patent Verfahren zur Herstellung gedruckter Leiterplatten
US4424241A (en) * 1982-09-27 1984-01-03 Bell Telephone Laboratories, Incorporated Electroless palladium process
DE3312725A1 (de) * 1983-04-08 1984-10-11 Siemens AG, 1000 Berlin und 8000 München Bond- und loetbare duennschichtleiterbahnen mit durchkontaktierungen
US5202151A (en) * 1985-10-14 1993-04-13 Hitachi, Ltd. Electroless gold plating solution, method of plating with gold by using the same, and electronic device plated with gold by using the same
DE4201129A1 (de) * 1991-01-18 1992-07-23 Ishihara Chemical Co Ltd Verdrahtungsplatten und verfahren zur herstellung derselben
DE4311266A1 (de) * 1992-04-13 1993-10-14 Mitsubishi Electric Corp Stromlos lötbeschichtete Leiterplatte und Verfahren zur Herstellung einer solchen
US5470381A (en) * 1992-11-25 1995-11-28 Kanto Kagaku Kabushiki Kaisha Electroless gold plating solution
US5364460A (en) * 1993-03-26 1994-11-15 C. Uyemura & Co., Ltd. Electroless gold plating bath
US5318621A (en) * 1993-08-11 1994-06-07 Applied Electroless Concepts, Inc. Plating rate improvement for electroless silver and gold plating
DE19745602C1 (de) * 1997-10-08 1999-07-15 Atotech Deutschland Gmbh Verfahren und Lösung zur Herstellung von Goldschichten

Also Published As

Publication number Publication date
CA2365701A1 (en) 2001-10-11
KR20020042524A (ko) 2002-06-05
WO2001076334A1 (de) 2001-10-11
HK1040880A1 (zh) 2002-06-21
US6698648B2 (en) 2004-03-02
US20030052157A1 (en) 2003-03-20
EP1163827A1 (de) 2001-12-19

Similar Documents

Publication Publication Date Title
DE69125233T2 (de) Verfahren zur Herstellung von gedruckten Schaltungen
DE69509116T2 (de) Beschichtung mit silber
DE69728812T2 (de) Verfahren zur Erhöhung der Lötbarkeit einer Oberfläche
DE3016132C2 (de) Verfahren zur Herstellung von gegen Hitzeschockeinwirkung widerstandsfähigen gedruckten Schaltungen
DE3421988C2 (de)
DE797690T1 (de) Herstellung von gedruckten schaltungen
DE69934379T2 (de) Verbundmaterial zur Verwendung in der Herstellung von gedruckten Leiterplatten
DE102009005691A1 (de) Elektrisch leitfähige Schicht, Laminat, welches diese verwendet und Herstellungsverfahren dafür
DE19740431C1 (de) Verfahren zum Metallisieren eines elektrisch nichtleitende Oberflächenbereiche aufweisenden Substrats
DE69807658T2 (de) Mikroporöser kupferfilm und lösung für stromlose kupferplattierung zur herstellung derselben
DE2847070A1 (de) Verfahren zur behandlung eines mit additiv aufplattierten gedruckten leiterzuegen versehenen substrates
DE10018025A1 (de) Verfahren zum Erzeugen von lötfähigen Oberflächen und funktionellen Oberflächen auf Schaltungsträgern
DE3828700C2 (de) Kupferplattierter Leiterrahmen für Halbleiter-Kunststoff-Gehäuse
DE102004019878B4 (de) Verfahren zur Herstellung einer Haftschicht auf einer Kupferoberfläche durch Abscheiden einer Zinnlegierung und daraus gebildetes schichtförmiges Produkt
DE3008434C2 (de)
EP1080247B1 (de) Verfahren zum herstellen von metallisierten substratmaterialien
EP0794847B1 (de) Verfahren zum bonden von drähten auf oxidationsempfindlichen, lötbaren metallsubstraten
DE3815569A1 (de) Verfahren zum selektiven abscheiden eines leitenden materials bei der herstellung integrierter schaltungen
DE3139168A1 (de) "strukturierte chemisch-reduktive metallabscheidung"
DE19745601A1 (de) Lösung und Verfahren zum stromlosen Abscheiden von Goldschichten
DE102005061799B4 (de) Verfahren zur Metallisierung von Silberoberflächen und seine Verwendung
EP1630252A1 (de) Verfahren zur beschichtung von Substraten enthaltend Antimonverbindungen mit Zinn und Zinnlegierungen
AT375003B (de) Verfahren zur herstellung von mit durchplattierten loechern versehenen gedruckten schaltungen
DE3048665C2 (de)
DE3885286T2 (de) Filmträger und Verfahren zur Herstellung desselben.

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee