KR20020042524A - 회로 캐리어상 땜납가능한 표면 및 기능성 표면의 생산방법 - Google Patents

회로 캐리어상 땜납가능한 표면 및 기능성 표면의 생산방법 Download PDF

Info

Publication number
KR20020042524A
KR20020042524A KR1020017011206A KR20017011206A KR20020042524A KR 20020042524 A KR20020042524 A KR 20020042524A KR 1020017011206 A KR1020017011206 A KR 1020017011206A KR 20017011206 A KR20017011206 A KR 20017011206A KR 20020042524 A KR20020042524 A KR 20020042524A
Authority
KR
South Korea
Prior art keywords
layer
functional
solderable
gold
nickel
Prior art date
Application number
KR1020017011206A
Other languages
English (en)
Inventor
분데르리흐크리스티안
바쿠스페트라
마알코브하르트무트
Original Assignee
그레고루 후렝크, 디터 베크베르트
아토테크 도이칠란드 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 그레고루 후렝크, 디터 베크베르트, 아토테크 도이칠란드 게엠베하 filed Critical 그레고루 후렝크, 디터 베크베르트
Publication of KR20020042524A publication Critical patent/KR20020042524A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0391—Using different types of conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명에 따른 방법을 통해, 인쇄회로기판에 접합 가능한 영역 외에 땜납가능한 영역을 마련할 수 있다. 이 때, 땜납가능성은 인쇄회로기판의 열응력에도 손상되지 않는다. 상기 방법은 땜납가능한 금속층 (5) 을 분리함으로써 땜납가능한 표면을 만드는 단계, 커버링 마스크 (6) 로 땜납 영역을 도포하는 단계, 기능영역에 기능성 표면 (7,8) 을 만드는 단계, 최종적으로 커버 마스크 (6) 를 떼어내는 단계를 포함하고 있다.

Description

회로 캐리어상 땜납가능한 표면 및 기능성 표면의 생산방법 {PROCESS FOR THE PRODUCTION OF SOLDERABLE AND FUNCTIONAL SURFACES ON CIRCUIT CARRIERS}
도 1 은 개요 형태의 본 발명에 따른 공정단계를 도시한다.
바람직한 실시예의 상세한 설명
공정단계 A 에 따르면, 회로 캐리어의 기판 (1) 상에 구리구조체 (2,4) 로 나타나 있는 초기조건이 도시되어 있다. 구리구조체 (2) 에서 형성된 연결부위는 땜납으로 부착된 부품을 장착하는 것을 제공한다. 구리구조체 (4) 에서 형성된 연결부위는 결합으로 부착된 부품을 장착하는 것을 제공한다. 원칙적으로, 구리구조체 (4) 는 콘택트영역의 형성할 수 도 있다. 땜납 레지스트 마스크 (3) 에 제공된 영역은 구리구조체 (2,4) 사이에서 보여질 수 있다.
예를 들어, 주석 (5) 의 층을 구리구조체 (2,4) 의 구리표면상에 우선 증착시킨다 (공정단계 B).
다음, 커버링 마스크 (6) 을 땜납표면에 제공될 회로 캐리어상 영역위에 형성시킨다 (공정단계 C). 형성된 커버링 마스크 (6) 은 구조화될 수 있는 층이고, 상기 층은 상업적 드라이 필름 레지스트의 라미네이션으로 수행되고, 결합부위를 원하는 패턴으로 레지스트 층을 노출시키고 이 노출될 레지스트 층을 현상한다.
공정단계 D 에 따르면, 주석층 (5) 을 스트립퍼로 구리구조체 (4) 에서 완벽하게 제거한다.
다음, 니켈/인 층 (7) 은 순수한 구리구조체 (4) 의 표면상에 증착시키고, 금층 (8) 은 니켈/인 층 (7) 상에 증착시킨다 (공정단계 E).
결론적으로, 커버링 마스크 (6) 를 다시 제거한다 (공정단계 F).
실시예 1
다음의 공정단계 I 에 따라서, 스트립 전도체, 땜납패드, 결합패드, 회로구조체 및 금속화된 구멍이 제공된 완벽한 구조인쇄회로기판을 땜납가능한 주석층으로 코팅한다.
공정단계 I
공정단계 처리시간 [분] 온도 [℃]
세척 3-6 30-40
헹굼 2-3 주위온도
에칭 2-3 20-30
헹굼 2-3 주위온도
우선담굼 1-3 25-35
주석증착 8-15 58-68
사용되는 세척용액은 계면활성제를 포함하는 산용액이고, 에칭용액은 오산화이질소 나트륨을 포함하는 황산용액이고, 우선 담굼의 용액은 황산을 포함하는 용액이다. 주석증착용 용액은
주석염으로서 10 g/ℓ주석2+
80 g/ℓ티요오소
80 ㎖/ℓ 메탄술폰산의 화학식을 가지고 있다.
0.6 ㎛ 내지 1.0 ㎛ 사이 두께의 주석필름을 상기 조건으로 증착시킨다.
그후, 기판에 사용지시에 따라 인쇄회로기판의 표면상에 드라이 필름 레지스트 (독일, DuPont de Nemours 사의 W140) 를 적층하여 커버링 마스크를 제공하고, 원하는 패턴으로 레지스트 층을 노출시켜, 결과적으로 노출된 레지스트 층을 현상한다. 구조공정을 수행한 후에, 몇몇 영역 (땜납영역) 을 레지스트로 도포하고, 다른 영역 (기능영역) 은 벗겨진 채로 둔다.
기능영역의 순수 주석층과 구리구조체상의 금속간 주석/구리 상은 질산을 포함하는 주석 스트립퍼를 사용하여 제거한다.
일련의 단계내에서 회로판을 행군후에, 벗겨진 구리표면상에 니켈/인 층을 우선 무전극증착시키고 금층을 증착시킨다. 이런 목적으로 다음의 공정단계 II 를 사용한다.
공정단계 II
공정단계 처리시간 [분] 온도 [℃]
웨팅 2-3 30-40
헹굼 2-3 상온
에칭 2-3 20-30
헹굼 2-3 상온
우선담굼 3-5 상온
활성화 1-3 상온
헹굼 2-3 상온
니켈 증착 20-30 70-80
헹굼 2-3 상온
금 증착 8-12 70-80
사용되는 세척용액은 다시 계면활성제를 포함하는 산용액이고, 에칭용액은 오산화이질소 나트륨을 포함하는 황산용액이고, 우선담굼용 용액은 황산을 포함하는 용액이다. 니켈 무전극증착용 용액은
24-34 g/ℓNiSO4ㆍ7H20
30-40 g/ℓNaH2PO2ㆍH2O
15-25 g/ℓ젖산 (lactic acid)
안정화제의 화학식을 가지고 있다.
3 ㎛ 내지 6 ㎛ 사이의 두께로 니켈/인 층을 증착시킨다.
무전극증착금용 용액은,
2 g/ℓ복합 금염의 Au+
40 g/ℓEDTA (테트라 디아민 테트라아세트산) 의 화학식을 가지고 있다.
0.05 ㎛ 내지 0.10 ㎛ 사이의 두께로 금층을 증착시킨다.
금의 증착시, 종래 방법으로 인쇄회로기판의 표면에서 포토레지스트 구조층을 제거하고, 기판을 집중적으로 행구고 건조시킨다. 따라서, 마무리 인쇄회로기판은 예를 들어, 전기접촉영역 등의 땜납용 주석으로 코팅된 영역, 그리고 다른 목적을 제공하는 기능층뿐만 아니라 결합공정을 수행하는 니켈과 금의 조합층으로 코팅된 영역을 나타낸다.
화학적 주석층으로 코팅된 구리구조체의 땜납가능성을 결정하기 위해서, 소위 땜납-스프레드-테스트로 액체 땜납의 표면을 웨팅하는 테스트를 수행한다. 이런 목적으로, 웨팅각을 계산하는 용융 땜납 글로뷸의 크기측정으로 웨팅시 웨팅각을 간접적으로 결정한다. 웨팅각이 작게 결정되었을 때, 특히 좋은 웨팅이 달성된다. 평균 웨팅각은 10˚이하이여야 하고, 표준편차는 1˚를 넘어서는 안된다.
다음의 조건을 비교한다.
1) 화학적 주석층을 구리표면에 형성시키고, 주석층상에 웨팅테스트를 수행한다.
2) 드라이 레지스트의 제거시 화학적으로 형성된 주석층상에 웨팅테스트를 수행한다 (도 1 에 따른 공정단계 C 에 따름).
3) 50 ℃ 에서 메탄올 아민을 포함하는 용액으로 드라이 레지스트의 제거시 니켈과 금의 조합층의 응용을 수행한 후, 메탄올 아민도 포함하는 용액으로 제 1 헹굼을 하고, 탈이온수로 제 2 헹굼을 한다 (도 1 에 따른 공정단계 F 에 따름).
2개의 다른 드라이 필름 레지스트는 커버링 마스크로 사용된다 (레지스트 1: DuPont de Nemours 사의 W140, 레지스트 2: 히다치 사의 HW440).
아래의 표 A 는 웨팅테스트로 나온 결정된 웨팅각을 나타낸다.
테스트 조건 1(chem. Sn) 테스트 조건 2(단계 C 후) 테스트 조건 3(단계 F 후)
레지스트 1 4.9°±0.6° 5.9°±0.8° 5.7°±0.7°
레지스트 2 6.0°±0.7° 4.7°±0.9° 6.2°±0.8°
그후, 테스트를 반복하고, 그러나 이번에는, 니켈바스를 사용하여 온도를 85 ℃ 내지 90 ℃ 사이로 조절한다. 결정된 웨팅각은 표 B 에 나타낸다.
테스트 조건 1(chem. Sn) 테스트 조건 2(단계 C 후) 테스트 조건 3(단계 F 후)
레지스트 1 3.9°±1.0° 9.9°±0.9° 14.5°±1.7°
레지스트 2 4.8°±0.5° 11.3°±0.9° 12.2°±1.1°
웨팅테스트로 나온 결과는 니켈바스의 온도가 낮을 때, 매우 좋은 땜납결과를 얻는다는 것을 확실하게 보여준다.
실시예 2
실시예 1 에 기재된 공정에 따라, 구성되었지만 구리구조체를 부분적으로 도포하는 땜납 레지스트 마스크가 부가적으로 제공된, 인쇄회로기판를 공정단계 III 에 따라 얇은 팔라듐 층으로 도금한다.
공정단계 III
공정단계 처리시간 [분] 온도 [℃]
세척 2-6 30-40
헹굼 2-3 상온
에칭 2-3 20-30
헹굼 2-3 상온
우선담굼 3-5 상온
활성화 3-5 30
헹굼 1-2 상온
Pd 증착 4-8 55-65
다시, 사용되는 세척용액은 계면활성제를 포함하는 산용액이고, 에칭용액은 오산화이질소 나트륨을 포함하는 황산용액이고, 미리담굼용 용액은 황산을 포함하는 용액이다. 팔라듐 무전극증착용 용액은,
황산 팔라듐으로서 0.7-1.2 g/ℓPd2+
10 g/ℓ에틸렌 디아민
0.2 ㏖/ℓ포름산 나트륨의 화학식을 갖는다.
0.1 ㎛ 내지 0.25 ㎛ 사이의 두께로 팔라듐 필름을 증착시킨다.
그후, 실시예 1 에서 사용된 것과 동일한 조건과 재료로 커버링 마스트를 인쇄회로기판의 표면상에 형성시켜 구성한다.
그후, 공정단계 IV 에 따라, 니켈과 금의 조합층을 팔라듐충에 바로 형성시킨다.
공정단계 IV
공정단계 처리시간 [분] 온도 [℃]
웨팅 2-3 30-40
헹굼 2-3 상온
니켈증착 20-30 70-80
헹굼 2-3 상온
금증착 8-12 70-80
계면활성제를 포함하는 용액은 회로캐리어의 표면을 웨팅하는데 사용된다. 니켈과 금을 무전극증착시키는 용액의 화학식은 실시예 1 에 지시된 니켈과 금의 증착용액의 화학식과 각각 동일하다. 3 ㎛ 내지 6 ㎛ 사이의 두께인 니켈층과 0.05 ㎛ 내지 0.10 ㎛ 사이의 두께인 금층을 증착시킨다.
커버링 마스크를 제거하는 것을 목표로 하는 인쇄회로기판의 후속처리는 실시예 1 과 동일하다.
팔라듐 표면을 가진 땜납뿐만 아니라, 기판은 고수준의 기능성 금표면을 가진 영역을 가진다.
실시예 3
실시예 2 에 따라, 땜납 레지스트 마스크로 구성되고 코팅된 인쇄회로기판은 공정단계 V 에 따라 무전극 은도금을 한다.
공정단계 V
공정단계 처리시간 [분] 온도 [℃]
세척 3-6 30-40
헹굼 2-3 상온
브라이트 에칭 2-3 20-30
헹굼 2-3 상온
우선담굼 1 상온
은증착 1-2 35-45
후속담굼 1 상온
헹굼 1-2 상온
회로 캐리어의 표면을 세척하는데, 계면활성제를 포함하는 산용액을 다시 사용하고, 브라이트 에칭용액으로 H2O2/H2SO4를 사용하고, 우선담굼용 용액으로는 무기염을 포함하는 용액을 사용하고, 후속담굼에도 무기염을 포함하는 용액을 사용한다.
0.10 ㎛ 내지 0.20 ㎛ 사이의 두께로 은층을 증착시킨다.
다음, 커버링 마스크를 인쇄회로기판상에 형성시키고, 구조시키는데, 사용되는 조건과 재료는 실시예 1 에 사용되는 것과 동일하다. 결과적으로, 은표면은 부분적으로 열려있다. 활성화 공정으로 이 표면에 후속 니켈/금 증착을 한 후, 니켈과 금의 조합층을 도금한다. 은층은 제거하지 않는다. 이하에 나타낸 제조공정 VI 을 사용한다.
공정단계 VI
공정단계 처리시간 [분] 온도 [℃]
웨팅 2-3 30-40
헹굼 2-3 상온
우선담굼 3-5 상온
은 활성화 1-3 상온
헹굼 2-3 상온
니켈증착 20-30 70-80
헹굼 2-3 상온
금증착 8-12 70-80
웨팅용액과 우선담굼용 용액은 실시예 1 과 실시예 2 에서 사용되는 것과 동일한 조성을 가진다. 은을 활성화하는데 사용되는 용액은 Pd(NO3)2를 포함한다. 니켈과 금을 각각 무전극증착시키는 용액은 실시예 1 에 사용되는 니켈과 금을 각각 증착시키는 용액과 동일한 조성을 가진다. 3 ㎛ 내지 6 ㎛ 사이의 두께를 가진 니켈층과, 0.05 ㎛ 내지 0.10 ㎛ 사이의 두께를 가진 금층을 증착시킨다.
커버링 마스크를 제거하는 것을 목적으로 인쇄회로기판의 후속처리는 실시예 1 에서의 처리와 동일하다.
땜납시킬 은으로 도포된 패드 (pad) 와 구멍 (bore) 뿐만 아니라, 고수준의 기능을 하는 영역을 니켈과 금의 조합층으로 도금한다.
비교시험 V1
스트립 전도체를 가진 인쇄회로기판, 땜납패드, 결합패드, 회로구조체, 및 금속화된 구멍에 땜납 레지스트 마스크를 제공하고 다음의 공정단계 VII 에 따라 처리한다.
처리단계 VII
드라이 막 레지스트층 형성
원하는 패턴으로 노출
노출된 레지스트 현상
니켈증착
금증착
레지스트 제거
유기 보호 코팅 형성
니켈과 금의 조합층이 증착된 드라이 막 레지스트의 형성, 노출, 현상, 제거하는데 사용되는 조건과 재료는 실시예 1 에서 사용되는 주요 조건과 재료와도 동일하다. 니켈층과 금층을 증착시키는 바스의 공정조건과 조성도 우세한 조건과실시예 1 에서 사용되는 바스의 주요 조건과 조성과 동일하다.
유기보호코팅을 형성하는데,
수용액내에,
10 g/ℓ2-n-헵틸 벤지미다졸 (heptyl benzimidazole),
32 g/ℓ 포름산을 포함하는 용액을 포함하고,
40 ℃ 에서 2분동안 적용한다. 이런 목적으로, 순수 구리표면을 우선 KHSO5와 H2SO4를 포함하는 에칭용액으로 전처리한다.
땜납가능한 표면의 노화안정성은 생산된 인쇄회로기판 ("OSP"로 붙여진 시험편) 에 따라 결정된다. 얻어진 결과는 실시예 1 에서 사용된 공정 ("chem. Sn"로 붙여진 시험편) 에 따라서 생산된 주석표면상에서 얻어진 결과와 비교할 수 있다.
시험편의 노화안정성을 온도의 다른 조건에서 각각 평가한다.
1) 온도처리없이 시험.
2) 리플로 공정을 1회 수행후 시험.
3) 리플로 공정을 3회 수행후 시험.
4) 4시간동안 155 ℃ 의 공기중에서 열처리한 후 시험.
다음 조건하에서 리플로를 수행한다: 다핵 (multicore) 의 땜납페이스트 RP10 의 임의의 량을 120 ㎛ 의 두께에서 검사될 표면상에서 누른 후, 용융점을 초과하는 온도까지 리플로 오븐에서 가열한다. 페이스트 땜납은 이 공정에서 액화되어 웨팅가능한 표면상에 퍼진다.
각각의 시험편의 웨팅시간 tB[초], 2초후 웨팅힘 F2[mN/㎜], 및 6초후 웨팅힘 F6[mN/㎜] 을 땜납계 (soldering scale; 프랑스 Metronelec 사의 Menisto ST-50) 로 측정한다. 시험되는 표면의 땜납가능성이 높다면, 웨팅시간은 짧고 웨팅힘은 크다.
결과는 표 C 에 요약되어 있다.
시험편 노화시험 tB[초] F2[mN/㎜] F6[mN/㎜]
chem. Sn 시험조건 1 0.35 0.181 0.179
OSP 시험조건 1 0.53 0.164 0.170
chem. Sn 시험조건 2 0.54 0.185 0.184
OSP 시험조건 2 0.78 0.089 0.086
chem. Sn 시험조건 3 0.7 0.158 0.186
OSP 시험조건 3 0.96 0.085 0.088
chem. Sn 시험조건 4 1.13 0.094 0.139
OSP 시험조건 4 웨팅안됨 -0.184 -0.186
상기 기재된 결과는 본 발명에 따른 방법으로 생성된 표면의 땜납가능성에 온도처리는 영향을 주지 않는다는 것을 확실하게 나타낸다. 더 얻어질 값들은 웨팅시간이 길어지면, 온도처리의 중요성이 더 커진다는 것을 나타낸다. 웨팅힘은 온도응력과 실질적으로 무관하다. 본 발명의 공정에 따라 생산되는 땜납가능한 표면의 노화때문에, 나쁜 영향은 계속해서 일어나지 않는다는 것을 추론할 수 있다.
반대로, 유기보호코팅으로 도금한 구리표면의 땜납가능성은 온도처리를 상당히 해야한다. 시험조건 4 에서 노화된 시험편은 더이상 땜납될 수 없다.
본 발명은 선택된 땜납영역내 1개 이상의 땜납가능 표면과, 대응 회로 캐리어뿐만 아니라 구리표면으로된 회로 캐리어상의 땜납영역과는 다르고, 1개 이상의 기능영역내 기능성 표면의 생산방법에 관한 것이다.
회로 캐리어는 능동부품 그리고 수동부품을 받아들이는 것을 수행한다. 원칙적으로, 종래 인쇄회로기판과 칩 캐리어사이에는 차이가 있다. 인쇄회로기판은 예를 들어 커패시터와 레지스터 등의 수동부품과 케이스된 반도체소자로 팩킹되어 있는 반면, 칩 캐리어는 케이스없는 반도체 부품의 조립품으로 작용한다. 부분적으로는, 케이스된 반도체 부품도 가능성은 있고, 몇몇 케이스없는 반도체 부품이 단일칩 케리어에 집적된다. 이러한 혼성 회로 (hybrid carrier) 는 멀티칩 모듈이라고 한다. 얼마동안, 케이스없는 반도체 부품이, 선조립없이 직접 수동부품과 함께 회로 캐리어로 집적되어 왔다. 이러한 회로 캐리어는 소위 COB-(Chip-On-Board)-인쇄회로기판이다.
수동부품과 케이스없는 반도체 부품으로 팩킹할 회로 캐리어를 생산하는 다양한 방법이 알려져 있다. 우선, 이 목적이 요구되는 그리고 구리로 만들어진 회로패턴을 공지의 방법으로 형성한다. 다음에, 예를 들어, 금층으로 증착시켜회로 캐리어를 팩킹한다. 한편으로는, 이 층에 수동소자를 삽입하는데 필요한 납땜가능 표면을 형성시킨다. 다른 한편으로는, 이 금층은 케이스된 반도체 부품과 케이스없는 반도체 부품을 결합하는 데도 필요하다.
예를 들어, 미국특허번호 제 5,364,460 호는 다른 것들 중에서도 금층을 무전해도금으로 집적회로용 인쇄회로기판과 카드상에 증착시키는 방법을 개시한다.
인쇄회로기판상의 코팅구리구조체는 DE 43 11 266 A1 에 개시되어 있다. 일 실시예에서, 땜납가능 표면이 아닌 영역내의 인쇄회로기판의 표면의 일부를 우선 금, 팔라듐, 인듐, 로듐, 니켈, 주석, 납 또는 이들 합금으로 바람직하게는 팔라듐이 들어간 원소들의 합금으로 도금한다. 이보다 전에, 땜납가능한 표면이 제공된 표면영역에 커버링 마스크를 제공한다. 그리고, 이 마스크를 다시 제거한다. 그러므로, 주석/납 합금의 땜납가능 금속표면은 무전극도금으로 형성한다.
DE 33 12 725 A1 에는 결합되거나 땜납될 수 있는 영역을 금층 또는 니켈/금 층의 갈바니증착 (galvanic deposition) 으로 형성시킨 비도전 캐리어상에 결합되거나 땜납될 수 있는 홀커넥션을 가진 박막 스트립 도전체의 생산방법이 기재되어 있다.
금층도 콘택트 플러그내에 팩킹된 회로 캐리어를 끼우는 플러그 콘택트와 누름 버튼을 생산하는 콘택트의 구역 등의 열릴 수 있는 전기 콘택트를 생산하도록 형성된다. DE-OS 1 690 338 에는, 턴 (terne) 금속층상 플러그영역내에 니켈과 금을 증착시키고, 에칭하여, 전기도금 래커 (lacquer) 제거시 순수 구리층에, 인쇄회로기판상에 전기도금으로써, 플러그형 연결구역내와 다른 회로선상에 주석/납 합금을 우선 증착시킨, 금 표면과 다중 플러그형 연결부의 생산하는 방법이 기재되어 있다. 참조문헌은, 니켈/금 층아래에 위치한 상대적으로 부드러운 층이 방해하고 있고, 회로선이 금 접촉부와 주석/납 합금사이의 전이구역에서 에칭이 발생하는 것이 관찰된다.
DE 197 45 602 C1 는 땜납되고, 부착되거나, 결합될 수 있는 표면을 생산하는데 금층을 활용할 수 있다는 것을 더 개시하고 있다. 참조로 개시된 방법, 볼-쐐기-결합 (ball-wedge-bond) 으로 회로 캐리어상의 패드를 연결 결합시키도록 결합된 회로내에 표면장착 반도체 회로를 가진 가장 미세한 구조체의 회로 캐리어를 생산을 가능하게 한다.
전기도금으로 생산된 금층을 구리표면에 직접 형성시키지는 않는다. 미국특허 제 5,364,460 호에 따라서, 예를 들어, 니켈함유 층을 우선 증착시키고, 니켈함유 층상에 금막을 증착시킨다. 무전극도금으로 증착된 Ni/B 또는 Ni/P 층으로써 니켈함유 층을 형성하는 것이 바람직하다. 미국특허 제 5,470,381 호에는 또한 니켈함유 층을 우선 증착하고 금층을 증착시키는 것으로 기재되어 있다.
DE 197 45 602 C1, 미국특허 제 5,202,151 호, 미국특허 제 5,318,621 호, 미국특허 제 5,364,460 호 및 미국특허 제 5,470,381 호에는 무전극 금도금의 방법이 기재되어 있다.
니켈함유 층 대신에, 다른 금속 예를 들어, 코발트층 또는 팔라듐층을 금층을 형성하기 전에 구리표면상에 증착시킬 수 있다. 이런 관점에서, 미국특허제 5,202,151 호는 다른 제안들 중에서, 코발트층을 구리표면에 형성시키고 다음으로 금층을 증착시킬 것을 제안한다. 니켈층 또는 코발트층을 전기도금시키는 대신에, 증기증착방법 (vapor deposition) 또는 스퍼터링으로 니켈층 또는 코발트층도 형성시킬 수 있고, 후에 무전극 금도금을 할 수 있다. 또한, DE 197 45 01 A1 는 팔라듐표면으로 된 작업면상에 금층을 생산하는 방법이 기재되어 있다.
금층을 사용하는 대신에, 팔라듐층 또한 활용될 수 있다. DE 42 01 129 A1 은, 무전극도금으로 기판의 구리부분에 팔라듐막을 형성시키고, 표면장착 기술형의 부품을 땜납으로 겹합하기 위해서 2면배선기판상 (double-faced wiring board) 에 팔라듐 표면을 형성시키는, 배선기판을 생산하는 방법이 기재되어 있다. 또한, 미국특허 제 4,424,241 호에는 집적회로 등의 전기회로에 패턴설계용으로 형성된 팔라듐층에 팔라듐 무전극도금하는 방법이 기재되어 있다.
회로 캐리어의 전표면상에 금층을 형성하는 것은 비용이 많이 든다는 것이 입증되었다. 대부분의 경우에, 적은 결합가능 영역은 회로 캐리어의 표면상에만 필요하고, 다른 표면 영역은 땜납으로 장착된 부품을 받아들이는데만 필요하다. 또한 소위 볼-그리드-어레이 (BFA) 를 땜납하는 니켈층아래에 놓인 금층은 팩킹된 회로 캐리어에 기계적 및/또는 열적 응력이 주어지면 파손된다는 것도 알려져 있다.
이런 이유로, 땜납되는 부품상의 영역은 우선 적절한 마스크 즉, 니켈과 금의 조합층이 여전히 증착되지 않은 영역위에 구성될 수 있는 포토레지스트로 우선 도포하는 구역내에서, 이 방법을 개발하였다. 그리고, 이 마스크를 회로 캐리어의 표면에서 제거한다. 다음으로, 알킬 이미다졸 또는 알킬 벤지미다졸 화합물의 산수용액으로 유기보호 코팅을 형성한다. 이 보호코팅은 산화로부터 구리표면을 보호하고, 구리표면의 남땝가능성을 유지시킨다.
우선, 이 방법으로, 부품을 결합하거나 전기콘택트영역이 필요한 영역에 니켈과 금의 조합층만을 형성시킨다. 다음으로, 이 방법은 BGA 기술을 이용하여 땜납하는 것과 관련된 문제를 제거한다.
이 방법을 수행하는데, 이층의 금표면의 외관이 바람직하지 않게 붉으스레한 색깔로 변하는 것을 관찰할 수 있다. 부가적으로, 금층 밑의 니켈층은 공정중의 화학물질에 의한 손상을 받는다. 결과적으로, 니켈과 금의 조합층을 사용하여 전기 콘택트 영역을 형성시킬 가능성을 제한하기 위하여, 전기 콘택트 저항을 증가시킨다.
또한, 땜납은, 부품의 연결부위에 반복하여 땜납을 하는 것은 실질적으로 불가능하다는 문제가 있음이 입증되었다. 제 1 땜납공정을 수행한 후 땜납은 폐기물 비율 (waste ratio) 이 증가한다. 연결부위에서 땜납공정이 연속적으로 수행될 유일한 가능성은 불활성가스 (예를 들어, 질소) 와 비싼 재용해용 장치를 사용하여 복잡한 재용해 방법을 사용하는 것이다. 때때로, 웨팅 문제는 유기보호 코팅이 된 구리표면상에도 발생한다.
본 발명의 기본적 문제는, 알려진 방법의 단점을 피하고, 부품을 접합과 땜납으로 회로 캐리어의 표면상에 장착할 수 있는 더 특별한 방법을 찾는 것이다. 또한, 본 발명은 안전하고 문제를 일으키지 않는 땜납된 연결부를 생산하려는 것과, 부품의 개별적인 연결부위에서 아무 문제없이 땜납공정을 반복하는 것을 가능하게 하는 것을 목표로 한다. 또한, 본 방법은 값싸고 간단히 구현되는 것을 목표로 한다. 본 방법은 전자부품의 가장 미세한 회로구조체, 특히 회로선과 연결부위를 형성하는 것을 가능하게 하고, 경사진 면 (steep side) 을 가진 구조체의 재생산이 가능하다는 점이다.
이 문제는 제 1 항의 방법과 제 14 항의 회로 캐리어로 해결된다. 본 발명의 바람직한 실시예는 종속항에서 인용된다.
본 발명에 따른 방법은, 회로 캐리어 상의 구리구조체의 표면상에 선택된 땜납영역에서 1개 이상의 땜납표면과, 땜납영역과 다른 기능영역 (function region) 에서 1개 이상의 기능성 표면을 형성하는 것이다. 바람직하게 생성된 기능성 표면은 연결가능한 표면이다. 원칙적으로, 기능성 표면은 또한 열릴수 있는 전기콘택트를 생산하는데 적합할 수 있다.
본 공정은,
(a) 우선, 구리구조체로 된 유전기판을 제공하는 단계,
(b) 다음, 땜납가능한 금속층을 증착시켜 땜납표면을 형성시키는 단계,
(c) 다음, 커버링 마스크의 땜납영역을 도포하고 기능영역을 도포하지 않도록 형성하는 단계,
(d) 다음, 기능영역내에서 기능성 표면을 형성시키는 단계, 및
(e) 커버링 마스크를 제거하는 단계를 포함한다.
기능성 표면은 땜납가능한 연결부가 형성될 영역에서 형성되지만, 부품과 결합된 연결부가 형성될 회로 캐리어 표면상의 영역에 형성되기 때문에, 본 발명에 따른 본 공정은 값싼 공정으로 구성되어 있다. 또한, BGA-기술을 사용하면, 잘 깨지는 균열이 관찰되지 않는다.
구리표면용 유기보호 코팅을 사용하는 방법에 비교해서, 본 발명의 특별한 장점은 땜납의 안전성이 증가되었다는 것이다. 무엇보다도, 회로 캐리어를 생산하고 팩킹하는 땜납가능성에 관한 폐기물 비율은 알려진 방법보다 더 작다. 부품을 반복하여 재용융 또는 개별적 연결부위를 문제없이 땜납하는 것을 가능하게 한다. 본 발명에 따라 형성된 땜납가능한 표면상에 땜납을 가진 웨팅은 예를 들어, 3회 재용융을 실시한 이후에도 여전히 필요한 허용치내에 있다는 것이 증명되었다. 또한, 본 발명에 따라 만들어진 회로 캐리어는 매우 좋은 저장성질을 가지고 있어, 땜납영역내 땜납성질이 유해하지 않다는 것이 증명되었다.
또한, 본 발명에 따른 본 공정은 기능성 층으로 작용하는 금 층의 외관에 유해하지 않다. 본 층의 전기 콘택트 저항은 열릴수 있는 전기 콘택트 영역을 형성하는데 적합하다.
DE-OS 1 690 338 에 기재된 방법의 다른 장점은, 본 발명에 따른 공정으로 형성될 수 있는 전자부품용 회로선과 연결부위는 매우 작게 예를 들어, 100 ㎛ 의 격자보다 더 작게 형성될 수 있다는 것이다. 회로선과 연결부위의 측면은 매우 균일하고, 즉 매우 경사진 면과 일정한 폭을 가진다. 특히, 언더컷, 회로선내의 수축 또는 회로선의 붕괴 등의 에칭하지 않은 결함이 발견될 수 있다.
땜납가능한 표면을 형성하기 위해서, 주석, 은, 비스무스, 팔라듐 및 이들의합금을 포함하는 그룹에서 선택된, 1개 이상의 금속을 증착시키는 것이 바람직하다. 이들 금속을 무전극도금 즉, 화학적으로 환원적인 또는 접합 (cementation) 방법으로 증착시켜, 회로 캐리어의 표면상에 위치한 전기적으로 고립된 구조체는 문제없이 땜납가능한 층으로 도금될 수 있도록 한다.
별도의 구리구조체가 전기적으로 제조방법과 연결되어 있는 경우에, 전해금속 증착방법을 사용할 수도 있다. 예를 들어, 이것은 개별적인 구조체를, 회로 캐리어 재료의 경계상 더 큰 구리도전층인 소위 갈바니 경계에 연결할 때의 경우이다. 회로 캐리어 형성 방법에서, 이 경계를 제거하여 회로구조체가 서로 전기적으로 고립되도록 한다.
땜납가능 층과 기능성 층을 형성시킬 때, 이 회로구조체가 이미 형성되어 있는 경우, 구조체 측면 특히 전자부품용 연결부위가 땜납층과 기능층으로 도금될 수 있다. 이 것는 부식과 다른 해로운 영향으로부터 부가적인 보호를 가져온다. 만약 DE-OS 1 690 338 에 따른 경우의 예로서, 땜납가능 층과 기능성 층이 형성된 후에, 예를 들어 에칭으로 회로구조체를 형성시킨다면, 회로구조체의 비보호 측면은 에칭공정시 손상될 수 있어, 회로구조체는 균일한 측면을 가질 수 없게 된다.
본 발명에서는 이러한 문제점은 없다. 따라서, 가장 작은 치수를 가진 매우 균일한 구조체를 형성시킬 수 있다.
주석 증착에서, 회로 캐리어상의 구리표면을 특히, 세척용액 (산이고, 계면활성제가 함유됨) 으로 우선 세척하는 것이 바람직하다. 다음, 세척용액의 잔유물을 표면에서 행구어 없엔다. 다음, 구리표면을 약간 에칭시켜, 형성된 금속층의 충분한 부착력을 줄 수 있도록 한다. 이런 목적으로, 오산화수소 또는 카로에이트 (caroate) 염의 질산수용액, 또는 오산화이질소 (peroxodisulfate) 나트륨의 수용액 등의 상업성 세척에칭액을 사용할 수 있다. 에칭으로 세척을 한 후에, 구리표면을 다시 행구고, 산용액에 더 특별하게는 황산액에 미리 담금을 하는 것이 바람직하다. 또한, 산용액에 미리 담금을 하기 전에, 구리표면을 귀금속이온을 포함하는 용액으로 주석증착을 더 쉽게 하도록 하는 촉매작용을 할 수 있다는 점이다.
종래 처리용액은 주석증착으로 활용될 수 있다. 접합식 주석증착바스 (cementative tin deposition bath) 을 사용하는 것이 바람직하다. 1개 이상의 주석(II) 화합물에 덧붙여, 이러한 바스는 산과 일반적으로 티요오소 (thiourea) 또는 티요오소 유도체를 포함한다. 이 바스는 예를 들어, 수용액 1 ℓ당 15 g 주석(II) 플루오르화붕산염, 100 ㎖ 플루오르화붕산, 100 g 티요오소, 및 2 ㎎ 라우릴황산 나트륨 또는 5 g 염화주석(II), 55 g N-메틸 티요오소, 20 g 황산, 500 ㎖ 이소프로판올 그리고 500 ㎖ 물 또는 수용액 1 ℓ당 20 g 염화주석(II), 25 ㎖ 염산 (함유량 37%), 50 ㎖ 황산 (함유량 50%), 16 g 하이포아인산나트륨, 200 g 티요오소, 및 0.5 g 페놀술폰산을 포함한다. 처리온도는 40 ℃ 내지 90 ℃ 에 달한다. 처리시간은 30 초 내지 60 분 사이이다. 또한, 주석을 입힌 바스의 예는 DE 30 11 697 A1, WO 99/55935 A1 및 미국특허 제 4,816,070 호등에 기재되어 있다. 이 문헌에 기재된 공식은 활용될 수 있는 공식으로서 본 발명에 따른 공정에 포함되어 있다.
일반적인 용어로서, 무전극 증착은 (electrolessly deposit silver) 을 나타내는, 회로 캐리어의 표면을 우선 세척하고, 행구고, 브라이트 (bright) 에칭용액 (예를 들어, H2SO4/H2O2용액) 으로 처리하고 다시 행군다. 따라서, 표면을 황산함유 용액내에 미리 담금하여 전처리하는것이 바람직하다.
다음, 은 층을 형성시킨다. 은 증착에서, 용액은 예를들어, 수용액 1 ℓ내에 200 g 티오황산나트륨, 20 g 아황산나트륨, 0.1 g EDTA 이나트륨 (disodium), 티오황산/아황산-은인 3 g 은, 5 g 글리세린의 조성비를 가진 바스를 포함하고 있다. 예를 들어, pH 는 약 7.5 로 조절할 수 있고, 온도는 바람직하게는 50 ℃ 내지 95 ℃ 사이로 조절할 수 있다. 처리시간은 예를 들어, 15 분이다. 다른 예들은, 미국특허 제 5,318,621 호에 지시되어 있다. 이 문헌에 기재된 공식은 활용할 수 있는 공식으로 본 발명에 따른 공정에 또한 포함되어 있다.
은 층이 포함된 후에, 표면을 무기 식염수로 처리하는 것이 바람직하고, 그다음 행군다.
팔라듐의 무전극증착으로, 용액은 예를 들어, 수용액 1 ℓ당 0.05 ㏖ 아세트산 팔라듐, 0.1 ㏖ 디아민 에틸렌, 0.2 ㏖ formiate 나트륨, 및 0.15 ㏖ 숙신산을 포함하는 용액이 사용될 수 있다. 이 바스의 pH 는 5.5 로, 온도는 약 70 ℃ 로 조절되는 것이 바람직하다. 예를 들어, 수용액 1 ℓ당 (pH 8, 60 ℃) 0.01 ㏖ 염화 팔라듐, 0.08 ㏖ 에틸렌 디아민, 20 ㎎ 티오디글리콜산, 및 0.06 ㏖ 하이포아인산나트륨을 더 포함하는 화학식도 가능하다. 코팅할 표면을 전처리하는데 적절한 상태뿐만 아니라 지시와 예는 예를 들어, 독일 197 45 602 C1, 독일 42 01 129 A1, 및 미국-A-4,424,241 에 기재되어 있다. 문헌에 기재된 화학식은 활용될 수 있는 화학식에 따라서 본 발명에 따른 공정에 포함되어 있다.
일단 땜납가능한 표면을 땜납가능한 금속층에 증착시켜 형성시킨 후, 커버링 마스크를 공정단계 (c) 에 따라 형성시켜, 땜납가능한 영역을 마스크로 도포한다. 여기에 기능영역은 마스크로 도포하지 않기때문에, 기능성 표면은 나중단계 (공정단계 (d)) 에서 형성될 수 있다.
커버링 마스크를 형성시키기 위해서, 조직화된 포토마스크를 회로 캐리어의 표면상에 형성기키는 것이 바람직하다. 마스크는 포토레지스트를 사용하고, 다음의 일련의 단계,
(c1) 포토레지스트 층의 적용하는 단계,
(c2) 포토레지스트 층을 마스크 모델과 함께 노출시키는 방법으로, 다음 현상단계에서 기능영역이 그대로 있도록 하는 단계, 및
(c3) 포토레지스트 노출층을 현상하는 단계를 수행하여 형성된다.
본 실시예의 다른 다양한 것들에서, 땜납영역을 도포하고 기능영역을 도포하지 않는 마스크는 스크린 프린팅 방법으로 형성된다.
만약 주석, 비스무스, 또는 이들 금속의 합금이 땜납가능한 표면을 형성하는데 사용된다면, 기능영역내 땜납가능한 금속층은 공정단계 (d) 를 수행하기 전에 산에칭용액으로 다시 제거하는 것이 바람직하다. 이들 금속을 제거하기 위해서, 질산과 억제제 (바람직하게는, 이미다졸 유도체) 를 포함하는 에칭용액을 사용할 수 있다. 땜납가능한 금속층을 형성할 때, 합금뿐만아니라 팔라듐과 은은 제거되지 않아야 한다. 이 경우에, 기능층은 팔라듐층, 은층 또는 이들의 합금층상에 증착될 수 있다.
기능성 표면은 금, 팔라듐 및 이들의 합금을 포함하는 그룹에서 선택된 1개 이상의 금속으로 형성되는 것이 바람직하다. 특히 표면은 화학적으로 환원 또는 시멘테이션 증착으로 형성된다. 특별히 선호되는 증착은 상기 니켈층에 형성된 니켈층과 금층으로 구성된 조합층의 증착이다. 본 발명에 따른 회로 캐리어는 주석, 은, 팔라듐, 및 이들의 합금으로 구성된 그룹에서 선택된 1개 이상의 금속의 1개 이상의 땜납가능한 표면 그리고 금이 도금된 니켈층을 이루고 있는 조합층으로 형성된 1개 이상의 기능성 금표면이 제공되어 있다.
금층을 형성하기 전에, 니켈/인 층은 화학적 환원으로 증착시키는 것이 바람직하다. 다른 방법으로서, 니켈/붕소 층 또는 순수 니켈층도 증착될 수 있다. 이 층을 형성시키기 위해서, 회로 캐리어를 우선 계면활성제를 포함하는 용액과 접촉시켜 용액으로 전표면을 웨팅할 수 있다. 다음, 헹굼을 한다. 다음, 순수 구리표면은 상업용 세척에칭용액으로 에칭을 한다. 남은 에칭용액은 다른 헹굼단계에서 제거한다. 다음, 표면을 황산을 포함한 미리 담굼용 용액으로 처리할 수 있고, 80 ㎎/l 내지 120 ㎎/l 팔라듐과 약 50 ㎎/l 의 황산으로 구성된 황산 팔라듐을 포함하는 활성용액으로 처리될 수 있다. 표면을 다시 행군후에, 니켈층, 니켈/인 층, 니켈/붕소 층을 증착시킨다.
화학적 니켈 바스는 실제로 알려져 있다. 통상적으로, 이 바스는 85 ℃내지 90 ℃ 의 범위의 온도에서 작동한다. 니켈증착시 열응력이 작을 때, 주석층의 땜납가능성은 특히 장점을 가지고 있다는 것이 입증되었다. 이런 이유로, 사용되는 니켈바스를 바람직하게는 85 ℃ 이하, 더 바람직하게는 80 ℃ 이하에서, 더욱 바람직하게는 75 ℃ 이하에서 작동시키는 것이다. 니켈의 무전극증착용에서는 70 ℃ 내지 75 ℃ 사이의 온도로 조절될 때, 바람직한 상태가 되는 것으로 알려져 있다.
금의 무전극증착으로, 수용액 1 ℓ당 (pH 8.0, 90 ℃) 0.015 ㏖ 사염화금산 (III) 나트륨 (sodium tetrachloroaurate-(III)), 0.1 ㏖ 티오황산나트륨, 0.04 ㏖ 티요오소, 0.3 ㏖ 아황산나트륨, 0.1 ㏖ 사붕산나트륨 또는 수용액 1 ℓ당 (pH 7, 60 ℃) 3 g 아황산 나트륨 금(I) (sodium gold(I) sulfite), 70 g 아황산나트륨, 110 g 사(메틸렌 포스피네이트) 에틸렌 디아민 나트륨 (sodium ethylene diamine tetra(ethylene phosphonate)), 10 g 히드라진 히드레이트의 화학식을 가진 것이 사용될 수 있다. 예를 들면, 미국특허 제 5,202,151 호, 미국특허 제 5,364,460 호, 미국특허 제 5,318,621 호 및 미국특허 제 5,470,381 호에 개시되어 있다. 이 문헌들에 개시된 화학식은 이 화학식이 사용될 수 있는 본 발명에 따른 방법을 포함하고 있다.
만약 금층이 니켈의 부가층없이 땜납가능한 금속층으로 사용될 수 있는 팔라듐층상에 직접 증착된다면, 예를 들어, 수용액 1 ℓ당 (pH 3.5, 89 ℃) 3 g 시안화 나트륨 금(I), 20 g 포름산 나트륨, 20 g β- 디아세트산 알라닌의 화학식이 사용될 수 있다. 다른 응용은 DE 197 45 602 C1 내에서 지시되어 있다. 이 문서에 개시된 화학식은 이 화학식이 사용될 수 있는 본 발명에 따른 방법을 포함하고 있다.
만약 땜납가능한 금속층으로 부가적인 니켈층을 사용하는 팔라듐층상에 금 층을 증착시킨다면, 본 공정에서 관찰된 결과는 다음과 같다.
우선, 팔라듐층인 회로 캐리어를 계면활성제를 포함하는 용액으로 접촉시켜서, 전표면을 용액으로 웨팅시킨다. 다음, 잉여 계면활성제를 다시 행구어 없에고 니켈층을 공지방법으로 증착시킨다. 행군후에 금 층을 형성시킨다.
은 층상에 니켈/금 층의 조합층을 증착시키기 위해서, 은 층으로된 회로 캐리어를 우선 웨팅용액으로 처리하는 것이 바람직하고, 다음 행군후, 무기염을 포함하는 우선담굼용 용액으로 처리하고, 마지막으로 은활성화 용액으로 처리한다. 다시행군 후, 니켈층을 형성할 수 있고, 다른 헹굼단계 후에는, 금층을 형성시킬 수 있다.
팔라듐층과 은 층을 증착시키기 위해서, 참고로 땜납가능한 표면을 형성시키는데 상기 예들을 들었다.
본 공정단계 (b) 를 수행하기 전에, 구리표면으로 된 회로 캐리어에 땜납 레지스트 마스크를 제공하는 것이 바람직하다.
나타난 공정은 도금탱크내에서, 종래방법으로 수행될 수 있는 회로 캐리어를 랙 (rack) 에 고정시키고, 불연속의 처리바스에 수직으로 걸려있는 랙과 함께 교대로 담근다. 처리시 장점은 수송의 수평방향과 수평 또는 수직 작동위치내의 플랜트를 통해서 회로 캐리어를 운반하고, 불연속적 처리용액과 연속적으로 접촉을일으키는, 종래 연속적인 플랜트를 통한 회로 캐리어를 운송하는데 있다. 이런 목적으로, 이들 용액은 노즐을 통한 회로 캐리어 표면에 전달된다. 이 플랜트에서 회로 캐리어는, 처리용액을 운송하는 노즐없이, 쏟아있는 (banked-up) 용액층으로 통해서 운반될 수 도 있다.
본 발명의 대표적 실시예가 도시된 도 1 뿐만 아니라 다음의 예는 본 발명을 보다 명백하게 설명하는 데 도움을 준다.

Claims (15)

  1. 회로 캐리어상에 구리구조체의 표면상에서, 선택된 땜납영역내 1개 이상의 땜납가능한 표면, 및 상기 땜납영역과 상이한 기능 영역에 1개 이상의 기능성 표면을 형성하는 방법으로서,
    (a) 상기 구리구조체로 된 유전기판을 제조하는 단계;
    (b) 땜납가능한 금속층을 증착시킴으로써, 상기 땜납가능한 표면을 형성하는 단계;
    (c) 상기 땜납영역은 도포하고, 상기 기능영역은 도포하지 않도록, 커버링 마스크를 형성하는 단계;
    (d) 상기 기능영역내에 기능성 표면을 형성하는 단계; 및
    (e) 상기 커버링 마스크를 제거하는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서,
    1개 이상의 상기 땜납가능한 영역은 주석, 은, 비스무스, 팔라듐, 및 이들의 합금을 포함하는 그룹에서 선택된 1개 이상의 금속으로 형성되는 것을 특징으로 하는 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    1개 이상의 상기 땜납가능한 표면은 화학적 환원 또는 접합에 의해 1개 이상의 상기 땜납가능한 금속층을 증착시킴으로써 형성하는 것을 특징으로 하는 방법.
  4. 제 3 항에 있어서,
    1개 이상의 상기 땜납가능한 금속층을 상기 기능영역내 공정의 상기 단계 (d) 를 수행하기 전에 다시 제거하는 것을 특징으로 하는 방법.
  5. 제 4 항에 있어서,
    1개 이상의 상기 땜납가능한 금속층을 산 에칭 용액으로 제거하는 것을 특징으로 하는 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    1개 이상의 결합가능한 표면을 상기 기능성 표면으로서 형성하는 것을 특징으로 하는 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    1개 이상의 상기 기능성 표면은 금, 팔라듐, 은, 및 이들의 합금을 포함하는 그룹에서 선택된 1개 이상의 상기 금속으로 만들어지는 것을 특징으로 하는 방법.
  8. 제 7 항에 있어서,
    1개 이상의 상기 기능성 표면을 형성하기 위해, 니켈, 코발트, 및 이들의 합금을 포함하는 그룹중에서 선택된 금속으로 형성되는 기본층을 우선 형성하는 것을 특징으로 하는 방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    1개 이상의 상기 기능성 표면을 형성하기 위해, 니켈을 포함하는 층을 우선 증착시키고, 그 위에 금층을 형성하는 것을 특징으로 하는 방법.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    1개 이상의 상기 기능성 표면은 화학적 환원 또는 접합에 의해 1개 이상의 상기 기능성 층을 층착시켜 형성되는 것을 특징으로 하는 방법.
  11. 제 1 항 내지 제 10 항중 어느 한 항에 있어서,
    상기 커버링 마스크는,
    (c1) 포토레지스트 층을 형성하는 단계;
    (c2) 마스크 모델과 함께 상기 포토레지스트 층을 노출하는 방법으로 기능영역은 후속 현상단계에서 그대로 남아있는 단계; 및
    (c3) 노출된 상기 포토레지스트 층을 현상하는 단계를 수행함으로써 형성되는 것을 특징으로 하는 방법.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 커버링 마스크는 스크린 프린팅 방법으로 형성되는 것을 특징으로 하는 방법.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    구리표면으로 된 회로 캐리어에 상기 공정단계 (b) 를 수행하기 전에 땜납 레지스트 마스크를 제공하고, 상기 땜납영역과 상기 기능영역은 그대로 남는 것을 특징으로 하는 방법.
  14. 선택된 땜납 영역에서 1개 이상의 땜납가능한 표면과 상기 땜납영역과 상이한 기능 영역에서 결합에 접합한 1개 이상의 기능성 표면을 갖는 회로 캐리어로서,
    상기 1개 이상의 땜납가능한 표면은 주석, 은, 비스무스, 팔라듐, 및 이들의 합금을 포함하는 그룹에서 선택된 1개 이상의 금속으로 구성되고, 1개 이상의 기능성 표면은 금으로 구성되는 것을 특징으로 하는 회로 캐리어.
  15. 제 14 항에 있어서,
    상기 기능영역내에 니켈을 포함하는 층과 그위에 금층을 배열하는 것을 특징으로 하는 회로 캐리어.
KR1020017011206A 2000-04-04 2001-03-28 회로 캐리어상 땜납가능한 표면 및 기능성 표면의 생산방법 KR20020042524A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10018025.6 2000-04-04
DE10018025A DE10018025A1 (de) 2000-04-04 2000-04-04 Verfahren zum Erzeugen von lötfähigen Oberflächen und funktionellen Oberflächen auf Schaltungsträgern
PCT/DE2001/001232 WO2001076334A1 (de) 2000-04-04 2001-03-28 Verfahren zum erzeugen von lötfähigen und funktionellen oberflächen auf schaltungsträgern

Publications (1)

Publication Number Publication Date
KR20020042524A true KR20020042524A (ko) 2002-06-05

Family

ID=7638400

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017011206A KR20020042524A (ko) 2000-04-04 2001-03-28 회로 캐리어상 땜납가능한 표면 및 기능성 표면의 생산방법

Country Status (7)

Country Link
US (1) US6698648B2 (ko)
EP (1) EP1163827A1 (ko)
KR (1) KR20020042524A (ko)
CA (1) CA2365701A1 (ko)
DE (1) DE10018025A1 (ko)
HK (1) HK1040880A1 (ko)
WO (1) WO2001076334A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080493A (ja) * 2004-08-12 2006-03-23 Ricoh Microelectronics Co Ltd 電極基板
GB2417127A (en) * 2004-08-12 2006-02-15 Vetco Gray Controls Ltd Surface metallization of contact pads
US7626829B2 (en) * 2004-10-27 2009-12-01 Ibiden Co., Ltd. Multilayer printed wiring board and manufacturing method of the multilayer printed wiring board
KR100660889B1 (ko) * 2005-11-14 2006-12-26 삼성전자주식회사 반도체 패키지의 위스커 결함을 억제하는 인쇄회로기판 및이를 이용한 반도체 패키지 탑재방법
US8834729B2 (en) * 2009-11-30 2014-09-16 Eastman Kodak Company Method of making bondable printed wiring member
US8394713B2 (en) * 2010-02-12 2013-03-12 Freescale Semiconductor, Inc. Method of improving adhesion of bond pad over pad metallization with a neighboring passivation layer by depositing a palladium layer
ES2573137T3 (es) * 2012-09-14 2016-06-06 Atotech Deutschland Gmbh Método de metalización de sustratos de célula solar
US10051746B2 (en) * 2014-12-16 2018-08-14 Amphenol Corporation High-speed interconnects for printed circuit boards
GB2557439B (en) * 2016-10-24 2021-06-30 Jaguar Land Rover Ltd Apparatus and method relating to electrochemical migration

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1690338A1 (de) * 1968-01-17 1971-05-13 Telefunken Patent Verfahren zur Herstellung gedruckter Leiterplatten
US4104111A (en) * 1977-08-03 1978-08-01 Mack Robert L Process for manufacturing printed circuit boards
DE3011697A1 (de) 1980-03-26 1981-10-01 Shipley Co., Inc., Newton, Mass. Saures chemisches verzinnungsbad
US4424241A (en) * 1982-09-27 1984-01-03 Bell Telephone Laboratories, Incorporated Electroless palladium process
DE3312725A1 (de) * 1983-04-08 1984-10-11 Siemens AG, 1000 Berlin und 8000 München Bond- und loetbare duennschichtleiterbahnen mit durchkontaktierungen
US4487654A (en) * 1983-10-27 1984-12-11 Ael Microtel Limited Method of manufacturing printed wiring boards
US4816070A (en) 1985-08-29 1989-03-28 Techo Instruments Investments Ltd. Use of immersion tin and alloys as a bonding medium for multilayer circuits
US4720324A (en) * 1985-10-03 1988-01-19 Hayward John S Process for manufacturing printed circuit boards
US5202151A (en) * 1985-10-14 1993-04-13 Hitachi, Ltd. Electroless gold plating solution, method of plating with gold by using the same, and electronic device plated with gold by using the same
DE3704547A1 (de) * 1987-02-13 1988-08-25 Bbc Brown Boveri & Cie Verfahren zur herstellung von loetpads und bondpads auf duennschichthybridschaltungen
US5235139A (en) * 1990-09-12 1993-08-10 Macdermid, Incorprated Method for fabricating printed circuits
JPH0828561B2 (ja) * 1991-01-18 1996-03-21 石原薬品株式会社 プリント配線板の製造法
US5250105A (en) * 1991-02-08 1993-10-05 Eid-Empresa De Investigacao E Desenvolvimento De Electronica S.A. Selective process for printing circuit board manufacturing
DE4311266A1 (de) * 1992-04-13 1993-10-14 Mitsubishi Electric Corp Stromlos lötbeschichtete Leiterplatte und Verfahren zur Herstellung einer solchen
GB2273257B (en) * 1992-06-30 1996-03-27 Hughes Aircraft Co Electrical interconnection substrate with both wire bond and solder contacts
US5311404A (en) 1992-06-30 1994-05-10 Hughes Aircraft Company Electrical interconnection substrate with both wire bond and solder contacts
WO1994012686A1 (en) * 1992-11-25 1994-06-09 Kanto Kagaku Kabushiki Kaisha Electroless gold plating bath
US5536908A (en) * 1993-01-05 1996-07-16 Schlumberger Technology Corporation Lead-free printed circuit assembly
EP0618307B1 (en) * 1993-03-26 1997-11-12 C. Uyemura & Co, Ltd Electroless gold plating bath
US5318621A (en) * 1993-08-11 1994-06-07 Applied Electroless Concepts, Inc. Plating rate improvement for electroless silver and gold plating
EP0697805A1 (en) * 1994-08-05 1996-02-21 LeaRonal, Inc. Printed circuit board manufacture utilizing electroless palladium
AU3415095A (en) * 1994-09-06 1996-03-27 Sheldahl, Inc. Printed circuit substrate having unpackaged integrated circuit chips directly mounted thereto and method of manufacture
EP0762813A1 (en) * 1995-08-25 1997-03-12 Macdermid Incorporated Method for the manufacture of printed circuit boards
US6044550A (en) * 1996-09-23 2000-04-04 Macdermid, Incorporated Process for the manufacture of printed circuit boards
DE19745602C1 (de) * 1997-10-08 1999-07-15 Atotech Deutschland Gmbh Verfahren und Lösung zur Herstellung von Goldschichten
DE19745601C2 (de) 1997-10-08 2001-07-12 Fraunhofer Ges Forschung Lösung und Verfahren zum stromlosen Abscheiden von Goldschichten sowie Verwendung der Lösung
WO1999055935A1 (de) 1998-04-23 1999-11-04 Atotech Deutschland Gmbh Verfahren zum überziehen von oberflächen auf kupfer oder einer kupferlegierung mit einer zinn- oder zinnlegierungsschicht
US6242078B1 (en) * 1998-07-28 2001-06-05 Isola Laminate Systems Corp. High density printed circuit substrate and method of fabrication
US6278153B1 (en) * 1998-10-19 2001-08-21 Nec Corporation Thin film capacitor formed in via
US6383401B1 (en) * 2000-06-30 2002-05-07 International Flex Technologies, Inc. Method of producing flex circuit with selectively plated gold

Also Published As

Publication number Publication date
EP1163827A1 (de) 2001-12-19
US6698648B2 (en) 2004-03-02
US20030052157A1 (en) 2003-03-20
HK1040880A1 (zh) 2002-06-21
CA2365701A1 (en) 2001-10-11
DE10018025A1 (de) 2001-10-18
WO2001076334A1 (de) 2001-10-11

Similar Documents

Publication Publication Date Title
EP0475567B1 (en) Method for fabricating printed circuits
EP0797380B1 (en) Method for enhancing the solderability of a surface
EP0795043B1 (en) Silver plating
US6319543B1 (en) Process for silver plating in printed circuit board manufacture
WO2010050266A1 (ja) 銅の表面処理方法及び銅
US20030157264A1 (en) Bath and method of electroless plating of silver on metal surfaces
JP4194556B2 (ja) 銀の浸漬めっき
KR20020042524A (ko) 회로 캐리어상 땜납가능한 표면 및 기능성 표면의 생산방법
EP1209958A2 (en) Laminated structure for electronic equipment and method of electroless gold plating
JP4129665B2 (ja) 半導体パッケージ用基板の製造方法
US6544584B1 (en) Process for removal of undesirable conductive material on a circuitized substrate and resultant circuitized substrate
JPH0828561B2 (ja) プリント配線板の製造法
JPH05327187A (ja) プリント配線板及びその製造法
TWI395832B (zh) 增強表面可焊性的方法
KR100619345B1 (ko) 반도체 패키지용 인쇄회로기판의 도금층 형성방법 및이로부터 제조된 인쇄회로기판
US20050175780A1 (en) Acidic solution for silver deposition and method for silver layer deposition on metal surfaces
EP1029944B1 (en) Method for enhancing the solderability of a surface
JPH09510411A (ja) 銅のビスマスコーティング保護
JP2973597B2 (ja) 電子回路形成方法
JPH083755A (ja) すず−鉛合金無電解めっき銅系材料の製造方法
JP2012231033A (ja) 表面被覆配線付きプリント配線基板およびその製造方法
KR20050016512A (ko) 은 증착용 산성 용액 및 금속 표면 상의 은 층 증착 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid