JP4129665B2 - 半導体パッケージ用基板の製造方法 - Google Patents
半導体パッケージ用基板の製造方法 Download PDFInfo
- Publication number
- JP4129665B2 JP4129665B2 JP32447599A JP32447599A JP4129665B2 JP 4129665 B2 JP4129665 B2 JP 4129665B2 JP 32447599 A JP32447599 A JP 32447599A JP 32447599 A JP32447599 A JP 32447599A JP 4129665 B2 JP4129665 B2 JP 4129665B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- plating
- copper
- gold
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、電子機器、電気機器、コンピューター、通信機器等に用いられるプリント基板に係る。更には、半導体を搭載する半導体パッケージ用基板に関する。
【０００２】
【従来の技術】
一般には、基板に回路パターンを形成後、ソルダーレジストパターン形成を行って後、部分電解メッキ用導通線で半導体素子搭載面（以下、部品面と略記する）、半田ボール搭載面（以下、半田面と略記する）に電解ニッケル及び金メッキ（以下、ニッケル／金と略記する）を施して、半導体パッケージ用基板を製造している。
【０００３】
【発明が解決しようとする課題】
配線の高密度化に伴い、部分電解メッキ用導通線の確保が困難になって来ており、細線化、多層化、高密度化に対応してきてはいるが、まだ品質的にも、コスト的にも問題が多い。
【０００４】
また、半導体パッケージ用基板において、部品面に対しては、電解ニッケル／金がワイヤーボンディング性において好ましいし，半田面に対しては、ニッケル／金皮膜よりもプリフラックス処理皮膜が、半田の濡れ性、密着性において優れている。しかし、部分電解メッキ用導通線を確保して、部品面に電解ニッケル／金皮膜を、半田面にプリフラックス処理皮膜を形成することは、操作が複雑になり、製造コストも高くなり問題である。
【０００５】
【課題を解決するための手段】
かかる課題を解決するために、ＢＧＡ基板製造において、電気メッキ用リード線を有しない夫々独立した銅回路パターンの基板を形成し、ソルダーレジストでパターン形成後、ソルダーレジスト表面を粗化し、基板全面に無電解銅を析出させ、半田面にはメッキレジストで被覆して、部品面の無電解銅をエッチングにより溶解除去する。部品面のパッド・銅メッキされたスルーホール・半田面のパッド・半田面の無電解銅を導通体として使用して、部品面の銅パッドに電解ニッケル／金皮膜を析出させる。半田面のメッキレジストを除去して後、半田面の無電解銅をエッチング溶解して後、半田面のパッドにプリフラックス処理を行う。従来の方法では、部分電解メッキ用導通線は、回路パターン形成時に同時に形成していたが、本発明の方法では、回路パターン形成時には、部分電解メッキ用導通線を形成する必要がなく、無電解銅を導通体として使用し、電解ニッケル／金皮膜を形成して後，部品面にはワイヤーボンディング性に優れた電解ニッケル／金皮膜を、更に、半田面には半田性に優れたプリフラックス皮膜を形成することができる。又、部分電解メッキ用導通線をなくすことにより、そのスペースを高密度化に使用すれば、更に、軽薄短小化にも対応できる。
【０００６】
即ち、本発明は、部分電解メッキ用の導通線のスペースを必要としないで、部品面に電解ニッケル／金皮膜、半田面にプリフラックス皮膜のパッドを有する半導体パッケージ用基板である。
本発明は、銅メッキされたスルーホールを有する回路基板において、
１）ソルダーレジストパターンの形成工程
２）ソルダーレジストの表面粗化工程
３）無電解銅メッキの工程
４）半田面のメッキレジスト形成工程
５）部品面の無電解銅のエッチング工程
６）電解ニッケル／金メッキ工程
７）半田面のメッキレジストの除去工程
８）半田面の無電解銅のエッチング工程
９）プリフラックス処理工程
を行うことによる、部品面に電解ニッケル／金皮膜、半田面にプリフラックス皮膜を有する半導体パッケージ用基板の製造方法である。
本発明は、無電解銅メッキを、部分メッキ用導通体として使用し、エッチング除去することによる部品面に電解ニッケル／金皮膜、半田面にプリフラックス皮膜の半導体パッケージ用基板の製造方法である。
【発明の実施の形態】
【０００７】
本発明の実施形態について以下に詳述する。
本発明に使用するプリント回路基板は、市販の銅箔５〜７０μｍと絶縁基材として、エポキシ樹脂、ポリイミド樹脂、ビスマレインイミドトリアジン（ＢＴ）樹脂、ＰＰＥ樹脂を、或いは、該樹脂をガラス繊維、ガラス布或いは紙に含浸させたプリプレーグを重ね合せて銅箔両面基板あるいは多層基板を作成した。その基板の厚さは、０．０５〜２．４ｍｍの基板である。
【０００８】
次に、銅箔面にドリルあるいはレーザーにより穴を形成し、メッキにより導通を確保して後、印刷法あるいはフォトレジストシート法を使用して銅をエッチングにより回路パターンを形成した。
本発明に使用するＢＧＡ基板、ＣＳＰ基板は、“プリント回路技術便覧”（プリント回路学会編）を参考にして作成した。プリント回路基板の中でも、特に、半導体パッケージ用のＢＧＡ基板、ＣＳＰ基板において、本発明は優れた効果を発揮する。
【０００９】
本発明は、半導体パッケージ用の銅メッキされたスルーホールを有する回路基板において、以下の処理工程を順次行う。
【００１０】
１）ソルダーレジストパターンの形成工程
回路基板の部品面の部分電解メッキすべき個所以外、半田面のプリフラックス処理すべき個所以外の部分にソルダーレジストを塗布する、あるいは、回路基板の各面に光硬化性ソルダーレジストを塗布して、光硬化して後、未硬化のメッキすべき個所及びプリフラックス処理すべき個所をアルカリ処理してソルダーレジストパターンを形成する。ソルダーレジストは、光硬化型、熱硬化型の各種ソルダーレジストが用いられる。例えば、太陽インキ製造（株）ＰＳＲ−４０００等が挙げられる。塗布の方法は、一般に用いられている塗布の方法、例えば、スクリーン印刷法、ロールコーター法、スプレーコーター法、カーテンコーター法、ディップコーター法等が用いられる。
【００１１】
２）ソルダーレジストの表面粗化工程
無電解メッキ前に硬化させたソルダーレジスト面を、過マンガン酸カリウムやクロム酸カリウムでエッチング処理して粗化し、無電解メッキ銅の密着性を向上する。
【００１２】
以下の工程で使用する無電解銅メッキ液，ソフトエッチング液，電解ニッケル／金メッキ液，水溶性プリフラックス液については、一般に用いられている薬液が用いられる。
【００１３】
３）無電解銅メッキの工程
ソルダーレジストの全面は勿論のこと、塗布されなかった基板面の全面に無電解銅メッキを行う。これにより部分電解メッキの導通体を確保する。
液の組成は、ロッシェル塩浴、ＥＤＴＡ浴等で、銅メッキを全面に施す。銅の膜厚としては、０．２〜１．０μｍで、全面が金属銅皮膜で覆われている。
【００１４】
４）半田面にメッキレジスト形成工程
半田面には、メッキレジスト形成を行う。メッキレジストを形成することにより、５）部品面の無電解銅のエッチング工程で、半田面のエッチングを防止する。メッキレジストとしては、液状レジストの塗布やドライフイルムの貼りつけにより形成する。例えば、旭化成（株）社製のサンフォートが用いられる。無電解メッキや電解ニッケル／金メッキに対して変形したり、溶解したり、剥離することのない安定なフイルムを使用する。
【００１５】
５）無電解銅のエッチング工程
この工程は、部品面の無電解銅をエッチング除去する工程である。エッチング溶液は、過硫酸塩類、硫酸−過酸化水素溶液、塩化第二鉄や塩化第二銅の塩酸溶液等の所謂ソフトエッチング液或いはエッチング液が用いられる。この方法で、部品面の銅面を粗化した状態にすることにより、電解ニッケル／金メッキ皮膜の密着性を向上させる効果も有る。
【００１６】
６）電解ニッケル／金メッキ工程
半田面の無電解銅を部分電解メッキ用の導通体として使用する。半田面のボールパッド・銅メッキされたスルーホール・部品面のパッドの導通を介して電気的に接続しており、電解メッキにより、露出している部品面の銅パッド面に電解ニッケル／金皮膜を析出させる。例えば、ニッケルメッキ条件は、ワット浴、スルファミン酸浴での電解メッキ、金メッキ条件は、ワイヤボンディング用金メッキ液、例えば、メルテックス（株）のオウロベル、上村工業（株）のオールナ、日本高純度化学（株）のテンペレジスト液等で行う。
【００１７】
７）半田面のメッキレジストの除去工程
続いて、半田面のメッキレジストを、除去（例えば、アルカリ性水溶液で剥離）して、半田面の無電解銅メッキされたソルダーレジスト面を露出させる。
【００１８】
８）半田面の無電解銅のエッチング工程
５）の部品面の無電解銅のエッチング工程と同じ方法で、半田面の不要部分の無電解銅をエッチング除去して独立銅回路パターンを形成する。この方法で、半田面の銅面を粗化した状態にし、プリフラックス処理してプリフラックス皮膜の密着性を向上させる効果も有る。一方、部品面の電解ニッケル／金皮膜は、このエッチング工程では溶解等の影響は受けない。
【００１９】
９）プリフラックス処理工程
半田面にプリフラックス処理を行い、プリフラックス皮膜を形成する。この皮膜は、保存期間中露出している銅面の酸化や汚れの防止、更には、半田付け性の向上を目的に行う。
プリフラックス処理としては、いずれの方法も可能であるが、吸着型のプリフラックス処理（例えば、アルキルイミダゾール系の薬液で処理）が、特に有効である。その処理方法は、半田面に浸漬、スプレー等による。
【００２０】
以上、１）〜９）工程を行うことにより、部品面に電解ニッケル／金皮膜、半田面にプリフラックス皮膜のパッドを有する半導体パッケージ用基板を製造することができ、その製造方法を確立した。
【００２１】
【実施例】
以下、本発明の実施例を図面に基づいて説明する。使用したＢＧＡ基板は、“プリント回路技術便覧”（プリント回路学会編）を参考にして、部分電解メッキ用リード線を有しない独立した銅回路パターンの基板を形成して使用した。
１）ソルダーレジストパターンの形成工程
本発明で使用したソルダーレジストは、太陽インキ製造（株）のＰＳＲ−４０００である。銅回路パターンを形成した基板の両面にソルダーレジストをスクリーン印刷法で塗布し、紫外線露光後、アルカリ現像してパターンを形成した。
２）ソルダーレジストの表面粗化工程
ソルダーレジストパターンを形成した基板を、アルカリ性過マンガン酸カリウムにて処理し、ソルダーレジスト表面のエッチングを行った【図１】。
３）無電解銅メッキの工程
ロッセル塩浴で全面に無電解銅皮膜を析出させる。銅の膜厚は、０．３μｍであった。外観検査で無電解銅メッキの膜の状態を観察したが、銅メタルが全面に均一に密着性良く析出していた【図２】。
４）半田面にメッキレジスト形成工程
半田面にドライフイルムを貼りつける【図３】。使用したドライフイルムは、旭化成（株）の製品：サンフォートである。
５）部品面の無電解銅のエッチング工程
部品面に析出している無電解メッキで析出した銅を、硫酸−過酸化水素溶液に漬けて、ソルダーレジスト面や基板面の銅パッドに析出した無電解銅をエッチングにより除去する。ソルダーレジスト面の銅は完全に除かれ、銅パッド面は無電解銅が溶解して、粗面化されていた【図４】。半田面のドライフイルムは、変形したり、剥離したりは全く起っていなかった。半田面の無電解銅と部品面のパッドの銅面の導電性を調べ、完全に導通していることも確認した。
６）部品面の電解ニッケル／金メッキ工程
ワット浴（ＮｉＳＯ４−ＮｉＣｌ２−Ｈ３ＢＯ４溶液）に基板をセットして、半田面の無電解銅を電気メッキの陰極と接続して、電気メッキ（１Ａ／ｄｍ２×２０分）を実施した。続いて、メルテックス（株）のオウロベルに基板を移して、電気メッキ（０．３Ａ／ｄｍ２×３分）を行い、ニッケル面上に金が析出していた【図５】。ニッケル／金皮膜のメッキ厚は、蛍光Ｘ線膜厚計により確認し、ニッケルメッキ厚は５μｍ、金メッキ厚は０．５μｍであった。一方、半田面には、全くニッケル／金の金属の析出は認められなかった。
７）半田面のメッキレジストの除去工程
アルカリ溶液に基板を漬けて、半田面のドライフイルムを完全に溶解除去して、無電解銅メッキされた基板面を露出させた【図６】。この操作により部品面のニッケル／金メッキ皮膜は、全く変化していなかった。
８）半田面の無電解銅のエッチング工程
５）の部品面の無電解銅のエッチング工程と同じ方法で、過酸化水素−硫酸溶液で、半田面の無電解銅をエッチング除去した【図７】。無電解銅は完全に溶解し、ソルダーレジスト面と半田を搭載する粗化された銅パッド面及び基材樹脂表面が確認出来た。この操作によっても、部品面のニッケル／金メッキ面は全く変化していなかった。
９）プリフラックス処理工程
メック（株）製メックシール（ＣＬ−５８２４ＳＮ）溶液に、基板を漬けて半田面の銅表面を処理する。その条件は、３０℃×１分が適していた。反射型のＩＲ測定機で、銅表面には錯体が形成されていることを調べ、銅の全面にイミダゾール錯体の皮膜が形成されている事を確認した。一方、ニッケル／金皮膜は、イミダゾールに係る吸収スペクトルは全く確認できなかった【図８】。
以上の結果から、部品面にニッケル／金皮膜、半田面にプリフラックス皮膜のパッドを有する半導体パッケージ用基板を確認した。
部品面にニッケル／金皮膜、半田面にプリフラックス皮膜のパッドを有する半導体パッケージ用基板は、部品面に半導体を搭載して、半導体とニッケル／金皮膜のパッドに金ワイヤボンディングをして接続し、ワイヤボンディングのプル（Ｐｕｌｌ）強度を、半田面のプリフラックス皮膜には半田ボールを搭載して、半田ボールのシアー（Ｓｈｅａｒ）強度を試験した。その結果、ワイヤボンディングのプル強度も、半田ボールのシアー強度も共に優れた効果を示した事を確認した。各２０点の結果を、比較例の結果と比較できる様に、一緒に纏めて表記する。
【００２２】
【比較例】
実施例で使用したのと同じ基板に、６）のニッケル／金皮膜をつけないパッドに対して金ワイヤボンディングを行ったが接続できなかった。ニッケル／金皮膜をつけたパッドでは、実施例と同じワイヤボンディングのプル強度を示した。また、プリフラックス皮膜を有しないパッドや、ニッケル／金皮膜では、半田ボールは搭載できるが、ボールシアー強度においてやや低い結果となった。一方、プリフラックス皮膜のパッドは、半田ボールのシアー強度において実施例の値と同じ程度の強度を示した。
【００２３】
【発明の効果】
部品面にニッケル／金皮膜、半田面にプリフラックス皮膜のパッドを有する半導体パッケージ用基板は、ニッケル／金皮膜のパッドと金ワイヤボンディングの密着性、及び、半田面のプリフラックス皮膜の半田ボールの密着性及び濡れ性において共に優れた効果を有する。又、削除された部分電解メッキ用配線部を活用する事により軽薄短小化にも対応できる。
【図面の簡単な説明】
【図１】両面にソルダーレジストのパターンを形成したプリント回路基板
【図２】全面に無電解銅皮膜を析出したプリント回路基板
【図３】半田面にメッキレジストを貼りつけたプリント回路基板
【図４】部品面の無電解銅皮膜を溶解したプリント回路基板
【図５】部品面に電解ニッケル／金皮膜を形成したプリント回路基板
【図６】半田面のメッキレジストを除去したプリント回路基板
【図７】半田面の無電解銅皮膜を溶解したプリント回路基板
【図８】部品面に電解ニッケル／金皮膜、半田面にプリフラックス皮膜を形成した半導体パッケージ用基板
【符号の説明】
１：絶縁層
２：銅パターン
３：銅メッキされたスルーホール
４：ソルダーレジスト面
５：無電解銅メッキ面
６：メッキレジスト面
７：粗化された銅パターン面
８：電解ニッケル／金メッキ皮膜
９；プリフラックス皮膜
【発明の属する技術分野】
本発明は、電子機器、電気機器、コンピューター、通信機器等に用いられるプリント基板に係る。更には、半導体を搭載する半導体パッケージ用基板に関する。
【０００２】
【従来の技術】
一般には、基板に回路パターンを形成後、ソルダーレジストパターン形成を行って後、部分電解メッキ用導通線で半導体素子搭載面（以下、部品面と略記する）、半田ボール搭載面（以下、半田面と略記する）に電解ニッケル及び金メッキ（以下、ニッケル／金と略記する）を施して、半導体パッケージ用基板を製造している。
【０００３】
【発明が解決しようとする課題】
配線の高密度化に伴い、部分電解メッキ用導通線の確保が困難になって来ており、細線化、多層化、高密度化に対応してきてはいるが、まだ品質的にも、コスト的にも問題が多い。
【０００４】
また、半導体パッケージ用基板において、部品面に対しては、電解ニッケル／金がワイヤーボンディング性において好ましいし，半田面に対しては、ニッケル／金皮膜よりもプリフラックス処理皮膜が、半田の濡れ性、密着性において優れている。しかし、部分電解メッキ用導通線を確保して、部品面に電解ニッケル／金皮膜を、半田面にプリフラックス処理皮膜を形成することは、操作が複雑になり、製造コストも高くなり問題である。
【０００５】
【課題を解決するための手段】
かかる課題を解決するために、ＢＧＡ基板製造において、電気メッキ用リード線を有しない夫々独立した銅回路パターンの基板を形成し、ソルダーレジストでパターン形成後、ソルダーレジスト表面を粗化し、基板全面に無電解銅を析出させ、半田面にはメッキレジストで被覆して、部品面の無電解銅をエッチングにより溶解除去する。部品面のパッド・銅メッキされたスルーホール・半田面のパッド・半田面の無電解銅を導通体として使用して、部品面の銅パッドに電解ニッケル／金皮膜を析出させる。半田面のメッキレジストを除去して後、半田面の無電解銅をエッチング溶解して後、半田面のパッドにプリフラックス処理を行う。従来の方法では、部分電解メッキ用導通線は、回路パターン形成時に同時に形成していたが、本発明の方法では、回路パターン形成時には、部分電解メッキ用導通線を形成する必要がなく、無電解銅を導通体として使用し、電解ニッケル／金皮膜を形成して後，部品面にはワイヤーボンディング性に優れた電解ニッケル／金皮膜を、更に、半田面には半田性に優れたプリフラックス皮膜を形成することができる。又、部分電解メッキ用導通線をなくすことにより、そのスペースを高密度化に使用すれば、更に、軽薄短小化にも対応できる。
【０００６】
即ち、本発明は、部分電解メッキ用の導通線のスペースを必要としないで、部品面に電解ニッケル／金皮膜、半田面にプリフラックス皮膜のパッドを有する半導体パッケージ用基板である。
本発明は、銅メッキされたスルーホールを有する回路基板において、
１）ソルダーレジストパターンの形成工程
２）ソルダーレジストの表面粗化工程
３）無電解銅メッキの工程
４）半田面のメッキレジスト形成工程
５）部品面の無電解銅のエッチング工程
６）電解ニッケル／金メッキ工程
７）半田面のメッキレジストの除去工程
８）半田面の無電解銅のエッチング工程
９）プリフラックス処理工程
を行うことによる、部品面に電解ニッケル／金皮膜、半田面にプリフラックス皮膜を有する半導体パッケージ用基板の製造方法である。
本発明は、無電解銅メッキを、部分メッキ用導通体として使用し、エッチング除去することによる部品面に電解ニッケル／金皮膜、半田面にプリフラックス皮膜の半導体パッケージ用基板の製造方法である。
【発明の実施の形態】
【０００７】
本発明の実施形態について以下に詳述する。
本発明に使用するプリント回路基板は、市販の銅箔５〜７０μｍと絶縁基材として、エポキシ樹脂、ポリイミド樹脂、ビスマレインイミドトリアジン（ＢＴ）樹脂、ＰＰＥ樹脂を、或いは、該樹脂をガラス繊維、ガラス布或いは紙に含浸させたプリプレーグを重ね合せて銅箔両面基板あるいは多層基板を作成した。その基板の厚さは、０．０５〜２．４ｍｍの基板である。
【０００８】
次に、銅箔面にドリルあるいはレーザーにより穴を形成し、メッキにより導通を確保して後、印刷法あるいはフォトレジストシート法を使用して銅をエッチングにより回路パターンを形成した。
本発明に使用するＢＧＡ基板、ＣＳＰ基板は、“プリント回路技術便覧”（プリント回路学会編）を参考にして作成した。プリント回路基板の中でも、特に、半導体パッケージ用のＢＧＡ基板、ＣＳＰ基板において、本発明は優れた効果を発揮する。
【０００９】
本発明は、半導体パッケージ用の銅メッキされたスルーホールを有する回路基板において、以下の処理工程を順次行う。
【００１０】
１）ソルダーレジストパターンの形成工程
回路基板の部品面の部分電解メッキすべき個所以外、半田面のプリフラックス処理すべき個所以外の部分にソルダーレジストを塗布する、あるいは、回路基板の各面に光硬化性ソルダーレジストを塗布して、光硬化して後、未硬化のメッキすべき個所及びプリフラックス処理すべき個所をアルカリ処理してソルダーレジストパターンを形成する。ソルダーレジストは、光硬化型、熱硬化型の各種ソルダーレジストが用いられる。例えば、太陽インキ製造（株）ＰＳＲ−４０００等が挙げられる。塗布の方法は、一般に用いられている塗布の方法、例えば、スクリーン印刷法、ロールコーター法、スプレーコーター法、カーテンコーター法、ディップコーター法等が用いられる。
【００１１】
２）ソルダーレジストの表面粗化工程
無電解メッキ前に硬化させたソルダーレジスト面を、過マンガン酸カリウムやクロム酸カリウムでエッチング処理して粗化し、無電解メッキ銅の密着性を向上する。
【００１２】
以下の工程で使用する無電解銅メッキ液，ソフトエッチング液，電解ニッケル／金メッキ液，水溶性プリフラックス液については、一般に用いられている薬液が用いられる。
【００１３】
３）無電解銅メッキの工程
ソルダーレジストの全面は勿論のこと、塗布されなかった基板面の全面に無電解銅メッキを行う。これにより部分電解メッキの導通体を確保する。
液の組成は、ロッシェル塩浴、ＥＤＴＡ浴等で、銅メッキを全面に施す。銅の膜厚としては、０．２〜１．０μｍで、全面が金属銅皮膜で覆われている。
【００１４】
４）半田面にメッキレジスト形成工程
半田面には、メッキレジスト形成を行う。メッキレジストを形成することにより、５）部品面の無電解銅のエッチング工程で、半田面のエッチングを防止する。メッキレジストとしては、液状レジストの塗布やドライフイルムの貼りつけにより形成する。例えば、旭化成（株）社製のサンフォートが用いられる。無電解メッキや電解ニッケル／金メッキに対して変形したり、溶解したり、剥離することのない安定なフイルムを使用する。
【００１５】
５）無電解銅のエッチング工程
この工程は、部品面の無電解銅をエッチング除去する工程である。エッチング溶液は、過硫酸塩類、硫酸−過酸化水素溶液、塩化第二鉄や塩化第二銅の塩酸溶液等の所謂ソフトエッチング液或いはエッチング液が用いられる。この方法で、部品面の銅面を粗化した状態にすることにより、電解ニッケル／金メッキ皮膜の密着性を向上させる効果も有る。
【００１６】
６）電解ニッケル／金メッキ工程
半田面の無電解銅を部分電解メッキ用の導通体として使用する。半田面のボールパッド・銅メッキされたスルーホール・部品面のパッドの導通を介して電気的に接続しており、電解メッキにより、露出している部品面の銅パッド面に電解ニッケル／金皮膜を析出させる。例えば、ニッケルメッキ条件は、ワット浴、スルファミン酸浴での電解メッキ、金メッキ条件は、ワイヤボンディング用金メッキ液、例えば、メルテックス（株）のオウロベル、上村工業（株）のオールナ、日本高純度化学（株）のテンペレジスト液等で行う。
【００１７】
７）半田面のメッキレジストの除去工程
続いて、半田面のメッキレジストを、除去（例えば、アルカリ性水溶液で剥離）して、半田面の無電解銅メッキされたソルダーレジスト面を露出させる。
【００１８】
８）半田面の無電解銅のエッチング工程
５）の部品面の無電解銅のエッチング工程と同じ方法で、半田面の不要部分の無電解銅をエッチング除去して独立銅回路パターンを形成する。この方法で、半田面の銅面を粗化した状態にし、プリフラックス処理してプリフラックス皮膜の密着性を向上させる効果も有る。一方、部品面の電解ニッケル／金皮膜は、このエッチング工程では溶解等の影響は受けない。
【００１９】
９）プリフラックス処理工程
半田面にプリフラックス処理を行い、プリフラックス皮膜を形成する。この皮膜は、保存期間中露出している銅面の酸化や汚れの防止、更には、半田付け性の向上を目的に行う。
プリフラックス処理としては、いずれの方法も可能であるが、吸着型のプリフラックス処理（例えば、アルキルイミダゾール系の薬液で処理）が、特に有効である。その処理方法は、半田面に浸漬、スプレー等による。
【００２０】
以上、１）〜９）工程を行うことにより、部品面に電解ニッケル／金皮膜、半田面にプリフラックス皮膜のパッドを有する半導体パッケージ用基板を製造することができ、その製造方法を確立した。
【００２１】
【実施例】
以下、本発明の実施例を図面に基づいて説明する。使用したＢＧＡ基板は、“プリント回路技術便覧”（プリント回路学会編）を参考にして、部分電解メッキ用リード線を有しない独立した銅回路パターンの基板を形成して使用した。
１）ソルダーレジストパターンの形成工程
本発明で使用したソルダーレジストは、太陽インキ製造（株）のＰＳＲ−４０００である。銅回路パターンを形成した基板の両面にソルダーレジストをスクリーン印刷法で塗布し、紫外線露光後、アルカリ現像してパターンを形成した。
２）ソルダーレジストの表面粗化工程
ソルダーレジストパターンを形成した基板を、アルカリ性過マンガン酸カリウムにて処理し、ソルダーレジスト表面のエッチングを行った【図１】。
３）無電解銅メッキの工程
ロッセル塩浴で全面に無電解銅皮膜を析出させる。銅の膜厚は、０．３μｍであった。外観検査で無電解銅メッキの膜の状態を観察したが、銅メタルが全面に均一に密着性良く析出していた【図２】。
４）半田面にメッキレジスト形成工程
半田面にドライフイルムを貼りつける【図３】。使用したドライフイルムは、旭化成（株）の製品：サンフォートである。
５）部品面の無電解銅のエッチング工程
部品面に析出している無電解メッキで析出した銅を、硫酸−過酸化水素溶液に漬けて、ソルダーレジスト面や基板面の銅パッドに析出した無電解銅をエッチングにより除去する。ソルダーレジスト面の銅は完全に除かれ、銅パッド面は無電解銅が溶解して、粗面化されていた【図４】。半田面のドライフイルムは、変形したり、剥離したりは全く起っていなかった。半田面の無電解銅と部品面のパッドの銅面の導電性を調べ、完全に導通していることも確認した。
６）部品面の電解ニッケル／金メッキ工程
ワット浴（ＮｉＳＯ４−ＮｉＣｌ２−Ｈ３ＢＯ４溶液）に基板をセットして、半田面の無電解銅を電気メッキの陰極と接続して、電気メッキ（１Ａ／ｄｍ２×２０分）を実施した。続いて、メルテックス（株）のオウロベルに基板を移して、電気メッキ（０．３Ａ／ｄｍ２×３分）を行い、ニッケル面上に金が析出していた【図５】。ニッケル／金皮膜のメッキ厚は、蛍光Ｘ線膜厚計により確認し、ニッケルメッキ厚は５μｍ、金メッキ厚は０．５μｍであった。一方、半田面には、全くニッケル／金の金属の析出は認められなかった。
７）半田面のメッキレジストの除去工程
アルカリ溶液に基板を漬けて、半田面のドライフイルムを完全に溶解除去して、無電解銅メッキされた基板面を露出させた【図６】。この操作により部品面のニッケル／金メッキ皮膜は、全く変化していなかった。
８）半田面の無電解銅のエッチング工程
５）の部品面の無電解銅のエッチング工程と同じ方法で、過酸化水素−硫酸溶液で、半田面の無電解銅をエッチング除去した【図７】。無電解銅は完全に溶解し、ソルダーレジスト面と半田を搭載する粗化された銅パッド面及び基材樹脂表面が確認出来た。この操作によっても、部品面のニッケル／金メッキ面は全く変化していなかった。
９）プリフラックス処理工程
メック（株）製メックシール（ＣＬ−５８２４ＳＮ）溶液に、基板を漬けて半田面の銅表面を処理する。その条件は、３０℃×１分が適していた。反射型のＩＲ測定機で、銅表面には錯体が形成されていることを調べ、銅の全面にイミダゾール錯体の皮膜が形成されている事を確認した。一方、ニッケル／金皮膜は、イミダゾールに係る吸収スペクトルは全く確認できなかった【図８】。
以上の結果から、部品面にニッケル／金皮膜、半田面にプリフラックス皮膜のパッドを有する半導体パッケージ用基板を確認した。
部品面にニッケル／金皮膜、半田面にプリフラックス皮膜のパッドを有する半導体パッケージ用基板は、部品面に半導体を搭載して、半導体とニッケル／金皮膜のパッドに金ワイヤボンディングをして接続し、ワイヤボンディングのプル（Ｐｕｌｌ）強度を、半田面のプリフラックス皮膜には半田ボールを搭載して、半田ボールのシアー（Ｓｈｅａｒ）強度を試験した。その結果、ワイヤボンディングのプル強度も、半田ボールのシアー強度も共に優れた効果を示した事を確認した。各２０点の結果を、比較例の結果と比較できる様に、一緒に纏めて表記する。
【００２２】
【比較例】
実施例で使用したのと同じ基板に、６）のニッケル／金皮膜をつけないパッドに対して金ワイヤボンディングを行ったが接続できなかった。ニッケル／金皮膜をつけたパッドでは、実施例と同じワイヤボンディングのプル強度を示した。また、プリフラックス皮膜を有しないパッドや、ニッケル／金皮膜では、半田ボールは搭載できるが、ボールシアー強度においてやや低い結果となった。一方、プリフラックス皮膜のパッドは、半田ボールのシアー強度において実施例の値と同じ程度の強度を示した。
【発明の効果】
部品面にニッケル／金皮膜、半田面にプリフラックス皮膜のパッドを有する半導体パッケージ用基板は、ニッケル／金皮膜のパッドと金ワイヤボンディングの密着性、及び、半田面のプリフラックス皮膜の半田ボールの密着性及び濡れ性において共に優れた効果を有する。又、削除された部分電解メッキ用配線部を活用する事により軽薄短小化にも対応できる。
【図面の簡単な説明】
【図１】両面にソルダーレジストのパターンを形成したプリント回路基板
【図２】全面に無電解銅皮膜を析出したプリント回路基板
【図３】半田面にメッキレジストを貼りつけたプリント回路基板
【図４】部品面の無電解銅皮膜を溶解したプリント回路基板
【図５】部品面に電解ニッケル／金皮膜を形成したプリント回路基板
【図６】半田面のメッキレジストを除去したプリント回路基板
【図７】半田面の無電解銅皮膜を溶解したプリント回路基板
【図８】部品面に電解ニッケル／金皮膜、半田面にプリフラックス皮膜を形成した半導体パッケージ用基板
【符号の説明】
１：絶縁層
２：銅パターン
３：銅メッキされたスルーホール
４：ソルダーレジスト面
５：無電解銅メッキ面
６：メッキレジスト面
７：粗化された銅パターン面
８：電解ニッケル／金メッキ皮膜
９；プリフラックス皮膜
Claims (1)
- 銅メッキされたスルーホールを有する回路基板において、
１） ソルダーレジストパターンの形成工程
２） ソルダーレジストの表面粗化工程
３） ソルダーレジストの全面及びソルダーレジストパターンが形成されなかった基板面の全面への無電解銅メッキの工程
４） 半田ボール搭載面にメッキレジストを形成する工程
５） 半導体素子搭載面の無電解銅メッキのエッチング工程
６） 無電解銅メッキを部分電解メッキ用導通体として用いた電解ニッケル及び金メッキ工程
７） 半田ボール搭載面のメッキレジスト除去工程
８） 半田ボール搭載面の無電解銅メッキのエッチング工程
９） プリフラックス処理工程
を行うことを特徴とする半導体素子搭載面に電解ニッケル及び金皮膜、半田ボール搭載面にプリフラックス皮膜のパッドを有する半導体パッケージ用基板の製造方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32447599A JP4129665B2 (ja) | 1999-10-12 | 1999-10-12 | 半導体パッケージ用基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32447599A JP4129665B2 (ja) | 1999-10-12 | 1999-10-12 | 半導体パッケージ用基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001110939A JP2001110939A (ja) | 2001-04-20 |
| JP4129665B2 true JP4129665B2 (ja) | 2008-08-06 |
Family
ID=18166229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32447599A Expired - Fee Related JP4129665B2 (ja) | 1999-10-12 | 1999-10-12 | 半導体パッケージ用基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4129665B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003008239A (ja) * | 2001-06-21 | 2003-01-10 | Ibiden Co Ltd | 多層プリント配線板 |
| EP1381260A1 (en) * | 2002-07-11 | 2004-01-14 | Ultratera Corporation | Method of plating connecting layers on a conductor pattern of a printed circuit board (PCB) |
| US20040007386A1 (en) * | 2002-07-11 | 2004-01-15 | S & S Technology Corporation | Structure of printed circuit board (PCB) |
| KR20040024381A (ko) * | 2002-09-14 | 2004-03-20 | 엘지전자 주식회사 | 인쇄회로기판의 도금방법 |
| KR100651518B1 (ko) * | 2004-12-02 | 2006-11-29 | 삼성전기주식회사 | Ｏｓｐ를 이용한 ｂｇａ 기판의 제작방법 |
| KR100914577B1 (ko) * | 2007-08-28 | 2009-08-31 | 주식회사 미성포리테크 | 자외선 접착제를 이용한 도금키 및 그 도금방법 |
| JP5073465B2 (ja) * | 2007-12-03 | 2012-11-14 | 三菱瓦斯化学株式会社 | 半導体パッケージ用基板の製造法 |
| JP5203108B2 (ja) * | 2008-09-12 | 2013-06-05 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| CN115623698A (zh) * | 2022-12-16 | 2023-01-17 | 淄博芯材集成电路有限责任公司 | 无引线电镀的加工方法 |
-
1999
- 1999-10-12 JP JP32447599A patent/JP4129665B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001110939A (ja) | 2001-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9038266B2 (en) | Multilayer printed wiring board and method for manufacturing multilayer printed wiring board | |
| US8661665B2 (en) | Method for manufacturing multilayer printed wiring board | |
| KR101268145B1 (ko) | 구리의 표면 처리 방법 및 구리 | |
| US8314348B2 (en) | Multilayer printed wiring board and method of manufacturing multilayer printed wiring board | |
| JPH0575246A (ja) | プリント回路の作成法 | |
| JP4973231B2 (ja) | 銅のエッチング処理方法およびこの方法を用いてなる配線基板と半導体パッケージ | |
| JP4129665B2 (ja) | 半導体パッケージ用基板の製造方法 | |
| JP4155434B2 (ja) | 部分電解メッキ処理されたパッドを有する半導体パッケージ用基板の製造法 | |
| JPH0512878B2 (ja) | ||
| JP3075484B2 (ja) | プリント配線板の製造方法 | |
| US6544584B1 (en) | Process for removal of undesirable conductive material on a circuitized substrate and resultant circuitized substrate | |
| JP2013093359A (ja) | 半導体チップ搭載用基板及びその製造方法 | |
| JP5691527B2 (ja) | 配線基板の表面処理方法及びこの表面処理方法により処理された配線基板 | |
| JP3911797B2 (ja) | 多層プリント配線板の製造方法 | |
| JP2001135750A (ja) | 半導体パッケージ用基板の製造方法 | |
| JP2004124110A (ja) | 無電解金めっきの前処理方法、配線基板及びその製造方法 | |
| JPH11243279A (ja) | フィルドビア構造を有する多層プリント配線板 | |
| JP3991588B2 (ja) | プリント配線板の製造方法 | |
| JP2713037B2 (ja) | プリント配線板及びその製造方法 | |
| JPH08139435A (ja) | プリント配線板の製造方法 | |
| JP4037534B2 (ja) | プリント配線板とその製造方法 | |
| JP5073465B2 (ja) | 半導体パッケージ用基板の製造法 | |
| JP2004140246A (ja) | 配線基板の製造方法 | |
| JP2000265028A (ja) | 粗化面形成用樹脂組成物およびプリント配線板 | |
| JP2004165577A (ja) | 配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060821 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070524 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070524 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070913 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080205 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080402 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080507 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080507 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130530 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130530 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140530 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |