JP5073465B2 - 半導体パッケージ用基板の製造法 - Google Patents

Description

本発明は、電子機器、電気機器、コンピューター、通信機器等に用いられるプリント配線板に関する。更に詳しくは、半導体を搭載するピングリッドアレイ、ボールグリッドアレイ、チップサイズパッケージ、ＭＣＭ等に使用するプリント配線板に関する。即ち、半導体パッケージ用プリント配線板に関する。

半導体パッケージ用プリント配線板においては、半導体との接続部であるワイヤボンドパッドは、金ワイヤとの接続信頼性から従来より電解ニッケル・金メッキが用いられている。
しかし、半導体の高集積化等に伴って、プリント配線板の高密度化の必要性、電気的ノイズ問題、ショート・オープンの電気検査の必要性等から、電解ニッケル・金メッキ用の給電バスラインがそれらの邪魔になっている。その解決のため、無電解ニッケル・金メッキが検討され、一部実用化されているが、ニッケルの腐食（一般にブラックニッケルと呼ばれる、金ストライクメッキによる腐食）やニッケル中のリン成分（半田接合時のリン高濃度層の生成による接合強度の劣化）の問題が指摘されている。そのため、電解ニッケル・金メッキであって、バスラインのないプリント配線板が必要となっている。そのような技術は、バスラインをなくす代わりに、ソルダーレジスト形成後、全面無電解銅メッキし、半導体搭載面のみ無電解銅メッキ層を除去後、半田ボール搭載面の全面無電解銅メッキ層から導通ビアを通して半導体搭載面に電流を流し、半導体搭載面にあるワイヤボンドパッドに電解ニッケル・金メッキし、最終的に無電解銅層はエッチングにより除去するものである（例えば特許文献１，２参照）。
ここにバスラインとは、プリント配線板の所定位置にソルダーレジストが開口された銅パッド表面に、電解ニッケル・金メッキするために必要な給電用のワークパネル内配線のことである。即ち、完成したプリント配線板においては不要であるが、プリント配線板を作成する上で、銅パッド表面に電解ニッケル・金メッキするのに必要な、ワークパネル外部からパネル内に導かれ最終的に銅パッドに至る、電気的に接続させるための、プリント配線板ワークパネル内の配線のことを指す。
また、半導体搭載面とは、半導体パッケージ用プリント配線板において、半導体を搭載し、該半導体と該パッケージ用プリント配線板を接続する面を指す。半田ボール搭載面とは、半導体搭載面とは逆の面であり、プリント配線板（マザーボードと呼ばれる電子・電気機器に組み込まれる主プリント配線板）に接続される半田ボールを搭載する面を指す。

特開２００１−１１０９３９号公報 特開２００１−１１０９４０号公報

一般に、無電解銅メッキにおいては、無電解銅メッキ工程前にパラジウム触媒を付着させる工程を入れるのが通常である。このパラジウムは、後の工程である無電解銅メッキのエッチング工程では除去できず、ソルダーレジスト表面やソルダーレジスト開口部の基板面に残存する。その残存パラジウムは、電解ニッケル・金メッキ工程で使われるシアン系薬液に溶解するため、結果的に除去され問題とならなかった。しかし、電解ニッケル・金メッキ工程では除去されうるものの、該工程のメッキ溶液を汚染してしまう問題があり、また、電解ニッケル・金メッキ時に半田ボール搭載面はエッチング兼メッキレジストでマスキングされているので、該マスキング部では無電解銅エッチング後にパラジウムが残存し、半田ボールパッド間の絶縁信頼性が不十分という問題があった。本発明は、これらの問題を解決する、バスラインの無いプリント配線板の製造方法を提供することを課題とする。

本発明者は、パラジウムを除去する工程を追加することで上記課題を改善することができることを見出し、本発明を完成させた。
すなわち本発明は、銅張り積層板や多層積層板等の基板材料を、穴明けし、パネルメッキ法、パターンメッキ法等によりパターン形成することで得られる、銅メッキされたビアにより表裏導通された回路基板に、
１）ソルダーレジストパターンの形成工程
２）ソルダーレジストの表面粗化工程
３）パラジウム触媒を付着させる工程
４）無電解銅メッキの工程
５）半田ボール搭載面にエッチングレジスト兼メッキレジストを形成する工程
６）エッチングレジスト兼メッキレジストの形成されていない半導体搭載面の無電解銅メッキのエッチング工程
７）エッチングレジスト兼メッキレジストの形成されていない半導体搭載面のパラジウム除去工程
８）エッチングレジスト兼メッキレジストが形成されておらず、かつソルダーレジストが開口した銅部分への電解ニッケル・金メッキ工程
９）エッチングレジスト兼メッキレジストを除去する工程
１０）半田ボール搭載面の無電解銅メッキのエッチング工程
１１）エッチングレジスト兼メッキレジストに覆われていた半田ボール搭載面のパラジウム除去工程
を行うことを特徴とする半導体搭載面の一部に電解ニッケル・金メッキされたパッドを有する半導体パッケージ用基板の製造法である。
また、
１２）銅露出部の表面処理工程
を引き続いて行うことを特徴とする半導体パッケージ用基板の製造法である。
更に、上記ソルダーレジストの表面粗化工程が、過マンガン酸塩溶液処理、クロム酸塩処理、微粒子による物理的処理から選ばれる１種以上による半導体パッケージ用基板の製造法である。
更に、上記各パラジウム除去工程が、硝酸・塩素イオン・カチオン性ポリマー系、硝酸塩・無機酸又はその塩系、メルカプト化合物系、含窒素脂肪族有機化合物・含ヨウ素無機化合物系や塩酸系除去液を用いる半導体パッケージ基板の製造法である。
更に、上記銅露出部の表面処理工程が、有機防錆処理、無電解金メッキ、無電解スズメッキ、半田処理から選ばれる１種である半導体パッケージ用基板の製造法である。
また、
１３）前記５）半田ボール搭載面にエッチングレジスト兼メッキレジストを形成する工程において、該エッチングレジスト兼メッキレジストの一部に開口部を設け、７）エッチングレジスト兼メッキレジストの形成されていない半導体搭載面のパラジウム除去工程と、８）部分電解ニッケル・金メッキ工程の間に、
７−２）エッチングレジスト兼メッキレジストの開口部のエッジが、開口部を閉塞しない側から被る第２のメッキレジストを形成する工程
を追加することを特徴とする半導体パッケージ用基板の製造法である。
更には、上記の製造法を用いて製作されたことを特徴とする半導体パッケージ用基板であり、その半導体パッケージ用基板を用いて、半導体を実装した半導体パッケージである。

本発明によれば、絶縁信頼性を確保し、また該ニッケル・金メッキ液を汚染することなく、バスラインのない電解ニッケル・金メッキを施した半導体パッケージ用基板とできる。

本発明に用いるソルダーレジスト工程前の回路基板は、銅張り積層板や多層積層板等の基板材料に、穴明け工程、次いで銅パターン形成工程によって、必要な表裏間の導通が取られたものであり、通常行われる方法で製造される。穴明け工程は、メカニカルドリルによる方法、レーザーによる方法が例示され、銅パターン形成は、サブトラクティブ法（パネルメッキ・エッチング法）、パターンメッキ法（基礎銅が極薄銅箔とする方法）、セミアディティブ法（絶縁基材上に無電解銅を付着させ基礎銅とする方法）が例示されるが、限定されるものではない。これらの工程では、洗浄、ソフトエッチング、デスミヤ処理、ハーフエッチング、エッチングレジスト形成やメッキレジスト形成等の工程も付加されるのが普通である。本発明では、半導体搭載面の電解ニッケル・金メッキを要するパッドと半田ボール搭載面は銅メッキされたビア（表裏導通穴）を介して電気的に導通することが必要である。回路基板は両面板でも良く、銅メッキされた貫通ビアや銅メッキされたブラインドビアとインナービアで表裏が導通した多層板でも良い。また、パターン形成後のソルダーレジストの工程の前処理として、銅部の密着性付与処理を行うことは好ましい。通常、銅表面を粗化する処理が採用される。

１）本発明におけるソルダーレジストパターンの形成工程は、銅パターンを形成した回路基板に、光硬化型のソルダーレジストを、液状の場合、印刷法やロールコーター法等により塗布・乾燥した後、またフィルム状の場合、ラミネートや真空プレスした後、ソルダーレジストが開口されるべき部分以外を露光し、現像した後、加熱やＵＶ光による後硬化することで達成される。ソルダーレジストは電解ニッケル・金メッキや表面処理でのメッキや処理時のレジストとしての役割をも持つ。ソルダーレジストとしては、太陽インキ株式会社製のＰＳＲ−４０００（液状）やＰＦＲ−８００(フィルム状)等が例示される。これらは、ＵＶ光硬化及び熱硬化型の樹脂で構成されている。

２）本発明におけるソルダーレジストの表面粗化工程は、次工程の無電解銅メッキの密着性の確保のために必要であり、開口部のあるソルダーレジストを形成した回路基板に、例えば、過マンガン酸塩溶液処理、クロム酸塩処理、微粒子による物理的処理等によることで達成される。微粒子による物理的処理としては、ジェットスクラブ処理やサンドブラスト処理が好ましく、アルミナ等の粒子が用いられる。
粗化処理しないと、無電解銅メッキが剥げ落ち、部分電解ニッケル・金メッキでの導通性の確保異常ばかりでなく、工程内での汚染物質となり、問題となる。

３）本発明におけるパラジウム系触媒を付着させる工程は、無電解銅メッキ前処理として通常使用される処理液・工程で良く、イオンタイプやコロイドタイプの薬液を用いることができる。アクチベータコンク８３４やアクチベータネオガントU（両者共アトテック株式会社製）やキャタポジット４４（ロームアンドハース株式会社製）が例示されるが特に限定されない。通常、パラジウムは０．０１−０．２０ｍｇ／ｄｍ^２程度を付着させる。薄い方が、後工程のパラジウム除去工程での負荷が小さく良いが、無電解銅の確実な付着のため、その程度の厚みが好ましい。

４）本発明における無電解銅メッキは通常使用される薬剤・工程で良く、ロッシェル塩浴やキレート浴を用いることができる。プリントガントＰ−ＤＫ（アトテック株式会社製）やサーキュボジット４５００（ロームアンドハース株式会社製）が例示されるが、特に限定されない。通常、無電解銅は0.5〜1.5μｍ程度付着させる。薄い方が、後工程のエッチング工程での負荷が小さく良いが、電解ニッケル・金メッキの確実な付着のため、電気導通を確保する必要があり、その程度の厚みが好ましい。

５）本発明におけるエッチングレジスト兼メッキレジストとしては、無電解銅メッキした回路基板に感光性のドライフィルムをラミネートすることや液状感光性レジストをコーティングする等で達成される。本発明では、半田ボール搭載面を露光し、半導体搭載面は露光しないことで、電解ニッケル・金メッキすべき部分を露出する。ただし、電気端子部として銅メッキ穴とする場合は、その銅メッキ穴部の両端にエッチングレジスト兼メッキレジストを残すべく露光するのが好ましい。電気端子部として、平面電極とする場合はその必要がない。現像液としては、炭酸ナトリウム水溶液、炭酸カリウム水溶液やテトラメチルアンモニウムハイドロキサイド液（ＥＦ−１０５Ａ、三菱ガス化学株式会社製）が例示される。

６）及び１０）本発明における無電解銅メッキのエッチングは、ソルダーレジスト開口部の銅パターンをできるだけエッチングせずに、後から付着させた無電解銅メッキ層のみをエッチングするのが理想であり、ハーフエッチング（別名フラッシュエッチング、クイックエッチング）となる。そのため、エッチング液として、好ましくは過酸化水素・硫酸系をエッチング液として使う。例えば、ＳＥ−０７（三菱ガス化学株式会社製）、ＣＰＥ−７００（三菱ガス化学株式会社製）やＣＰＥ−８１０（三菱ガス化学株式会社製）があげられる。

７）及び１１）本発明におけるパラジウム除去工程は、除去液としては、安全・環境の観点から、好ましくは非シアン系液、非クロム酸系液であり、硝酸・塩素イオン・カチオン性ポリマー系、硝酸塩・無機酸又はその塩系、メルカプト化合物系、含窒素脂肪族有機化合物・含ヨウ素無機化合物系や塩酸系等を用いることができる。例えば、メルストリップＰＤ−３３１０（メルテックス株式会社製）、エバストリップＳＲ−Ｐｄ（荏原ユージライト株式会社製）、メックリムーバーPJ-9710（メック株式会社製）、トップリップPDJ-A（奥野製薬株式会社製）等を使用することができる。処理方法は、薬液浸漬処理やシャワー処理が例示される。パラジウム除去液によるパターン銅部のエッチングでラインを細めることを防ぐために、銅を溶解しにくいパラジウム除去液を用いることがより好ましい。本パラジウム除去により、狭い導体間距離でも絶縁信頼性を確保することができる。

８）本発明における部分電解ニッケル・金メッキは、通常知られた方法で良く、電解ニッケルメッキについては、ワット浴やスルファミン酸浴等が用いられる。電解金メッキは、パッケージ基板では金線接合されるため、ソフト金が通常用いられる。いづれも浸漬、通電処理する方式が例示される。本電解ニッケル・金メッキのための通電は、製造時のワークパネル端部に電気的接続用の端子を設け、その端子に外部から通電することにより達成される。その端子はソルダーレジストやエッチングレジスト兼メッキレジストが開口された状態とする。銅メッキされた貫通穴を端子としても良い。半導体搭載面のパッドへの通電は、端子に外部電極を接続し、半田ボール面全面に付着した無電解銅層・ソルダーレジストが開口した銅部（ボールパッド部）を通し、かつ、表裏導通穴を通して行われる。

９）本発明におけるエッチングレジスト兼メッキレジストの除去は、苛性ソーダ液やテトラメチルアンモニウムハイドロキサイド液（Ｒ−１０１、三菱ガス化学株式会社製）等のアルカリ性液で、浸漬やシャワーによることが例示される。

１２）本発明における表面処理工程は、ボールパッドやフリップチップパッド、また各種マーク部等の銅露出部に対して行われるもので、無処理（銅無垢）、有機防錆剤処理（例えば、０．２μｍ厚、浸漬処理等による）無電解金メッキ処理、無電解スズメッキ処理、半田処理等があるが、防錆効果、半田接続信頼性、接続方式等によって選択される。

また、７）パラジウム除去工程と８）部分電解ニッケル及び金メッキ工程の間に、
７−２）半田ボール搭載面のエッチングレジスト兼メッキレジストの開口部のエッジ部が被るメッキレジストを形成する工程を追加することについては、以下のケースに対応できる。
半田ボール搭載面に電解ニッケル・金メッキすべき部分がある場合は、局部的にメッキリード線が必要であるが、エッチングレジスト兼メッキレジストに開口部を設ける。開口部の大きさは、ソルダーレジストの開口部より大きくする。しかし、その状態ではエッチングレジスト兼メッキレジストの開口部周辺に電解ニッケル・金メッキが付着するため、無電解銅メッキとパラジウムの除去後、第２のメッキレジストを第１のメッキレジストの開口周辺部を覆うように配置する。電解ニッケル・金メッキすべき部分としては、個片切断用のマーク等がある。このマーク等は微小な面積であり、後からこの箇所のみを電解ニッケル・金メッキする場合、メッキ厚の調整が難しいため、同時にメッキするのが好ましい。

以上、詳細に説明したごとく、本発明によれば、絶縁信頼性を確保し、また該ニッケル・金メッキ液を汚染することなく、バスラインのない電解ニッケル・金メッキを施した半導体パッケージ用基板とできる。

銅張り積層板として、両面銅張り積層板（三菱ガス化学株式会社製、ＣＣＬ−ＨＬ８３２ＨＳ、０．１ｍｍｔ、銅箔12μｍ）を準備し、ＣＯ_２レーザー貫通穴明け（１００μｍφ）後、ハーフエッチング液ＳＥ−０７（三菱ガス化学株式会社製）により銅箔を５μｍまでエッチングし、アルカリ膨潤処理液・過マンガン酸塩系処理液でデスミヤ処理し、全面にアクチベータネオガントU（アトテック株式会社製）を用いてパラジウム触媒を付着し（０．１ｍｇ／ｄｍ^２）、プリントガントＰ−ＤＫ（アトテック株式会社製）を用いて穴内を含めた全面に無電解銅メッキし（１μｍ厚）、更に電気メッキして（１５μｍ厚）パネルメッキとした。その後、ドライフィルムをラミネートし、パターンマスクフィルムを用いて露光して、現像後塩化銅液にてエッチングし、苛性ソーダ液によりドライフィルムを剥離して、パターン化までの工程を終了した。
その後、エッチボンドＣＺ−８１００（メック株式会社製）にてパターン銅を表面凹凸化処理し、ＰＳＲ−４０００ＡＵＳ３０８（太陽インキ株式会社製）をロールコーティング・乾燥（乾燥後２０μｔ厚）後、パターンマスクを介してＵＶ露光し、現像（炭酸ソーダ水溶液）して開口部のあるソルダーレジスト層を形成した。その後、ジェットスクラブ（パーミス＃２４０、６０秒）処理し、ソルダーレジスト表面を粗化し、アクチベータネオガントU（アトテック株式会社製）により全面にパラジウム触媒を付着し（０．１ｍｇ／ｄｍ２）、プリントガントＰ−ＤＫ（アトテック株式会社製）により全面に無電解銅メッキ（１μｍ厚）した。その後、ドライフィルムをラミネートし、露光し、現像して、電気端子部以外の半導体搭載面のドライフィルムを除去し、一方の半田ボール面は全面ドライフィルムを残した後、ＣＰＥ−８１０（三菱ガス化学株式会社製）にて半導体搭載面の無電解銅メッキ層をエッチングした。更に、メックリムーバーＰＪ−９７１０（メック株式会社製）により同部分のパラジウム除去処理を行った。その後、電解ニッケル・金メッキを半導体搭載面のワイヤボンドパッドに施した。この電解メッキの給電は、ワークパネルの端に設けた端子部に外部から給電し、該端子部から非半導体搭載面の無電解銅層、更には表裏導通穴を通して半導体搭載面に給電され、回路を通して電解メッキすべきパッドに給電される。その後、全てのドライフィルムを苛性ソーダ液により剥離した後、再度ＣＰＥ−８１０により無電解銅層をエッチングし、更にメックリムーバーＰＪ−９７１０によりパラジウムの除去処理を行った。その後、シアン金カリウム液であるＩＭ−ＧＯＬＤ ＰＣ（日本高純度化学株式会社製）を用いて無電解置換金メッキを施し、半田ボール面のボールパッドの表面処理を行った。なお、本ワークパネル内の半田ボール面に評価用の櫛形パターンを配置し、その部分にはソルダーレジストが被らないデザインとした。
以上により作成されたプリント配線板を解析・評価した結果以下であった。
（１）無電解ニッケルメッキの析出性評価：
パラジウムの残存は微量のため分析が困難であり、パラジウムの残存を確認する方法として、無電解ニッケルメッキを施す手法を取った。
無電解ニッケルメッキ工程を通したが、ソルダーレジスト表面やソルダーレジスト開口部等、全ての箇所で金属表面以外のニッケル析出は見られなかった。
（2）ソルダーレジスト開口部のライン−ライン間絶縁性評価
ソルダーレジストの開口エッジ部が中央に掛かる、ライン／スペース＝４０／４０μｍのくし型パターン部を用い、荷電下吸湿絶縁性評価（評価処理条件：ＨＡＳＴ／１１０℃×８５％ＲＨ×２６４時間処理前後の電気絶縁抵抗値測定）を行った結果、処理前／２×１０^１２Ω、処理後／３×１０^１１Ω・・・５×１０^８Ω以上であり、良好。

比較例

パラジウム除去工程を通さないこと（２回とも）以外は実施例と同様に行った。
作成されたプリント配線板を解析・評価した結果以下であった。
（1）無電解ニッケルメッキの析出性評価：
無電解ニッケルメッキ工程を通したところ、金属表面以外では、部品搭載面および半田ボール面のソルダーレジスト表面にニッケル析出は見られた。
（2）ソルダーレジスト開口部のライン−ライン間絶縁性評価
ソルダーレジストの開口エッジ部が中央に掛かる、ライン／スペース＝４０／４０μｍのくし型パターン部を用い、荷電下吸湿絶縁性評価（評価処理条件：ＨＡＳＴ／１１０℃×８５％ＲＨ×２６４時間処理前後の電気絶縁抵抗値測定）を行った結果、処理前／２×１０^１２Ω、処理後／３×１０^６Ω・・・５×１０^８Ω以下であり、不良。

銅張積層板 穴明け加工＋デスミア処理+ハーフエッチ パラジウム触媒を付着させる工程 無電解銅めっき処理 パネルメッキ処理 めっきレジストのラミネート露光、現像処理 エッチング処理 めっきレジストを除去する工程 ソルダーレジストパターンの形成工程 ソルダーレジストの表面粗化工程 パラジウム触媒を付着させる工程 無電解銅メッキの工程 めっきレジストのラミネート露光工程 エッチングレジスト兼メッキレジストを除去する工程（半導体搭載面） 半導体搭載面の無電解銅メッキのエッチング工程（無電解銅メッキの触媒であるPdが残っている） パラジウム除去工程（半導体搭載面） 部分電解ニッケル及び金メッキ工程 エッチングレジスト兼メッキレジストを除去する工程（半田ボール搭載面） 半田ボール搭載面の無電解銅メッキのエッチング工程 （無電解銅メッキの触媒であるPdが残っている） パラジウム除去工程（半田ボール搭載面） 表面処理工程（有機防錆処理）

符号の説明

１ 基材
２ 銅箔
３ パラジウム
４ 無電解銅めっき
５ バイアホール
６ 電気端子穴
７ 導体回路
８ ソルダーレジスト
９ ジェットスクラブ処理
１０ めっきレジスト
１１ 電解ニッケル
１２ 電解金
１３ 有機防錆皮膜
１４ ワイヤボンドパッド
１５ 半田ボールパッド

Claims (5)

1. 銅メッキされたビアにより表裏導通された回路基板に、
   １）ソルダーレジストパターンの形成工程
   ２）ソルダーレジストの表面粗化工程
   ３）パラジウム触媒を付着させる工程
   ４）無電解銅メッキの工程
   ５）半田ボール搭載面にエッチングレジスト兼メッキレジストを形成する工程
   ６）エッチングレジスト兼メッキレジストの形成されていない半導体搭載面の無電解銅メッキのエッチング工程
   ７）エッチングレジスト兼メッキレジストの形成されていない半導体搭載面のパラジウム除去工程
   ８）エッチングレジスト兼メッキレジストが形成されておらず、かつソルダーレジストが開口した銅部分への電解ニッケル・金メッキ工程
   ９）エッチングレジスト兼メッキレジストを除去する工程
   １０）半田ボール搭載面の無電解銅メッキのエッチング工程
   １１）エッチングレジスト兼メッキレジストに覆われていた半田ボール搭載面のパラジウム除去工程
   を行い、７）及び１１）におけるパラジウム除去工程において用いる除去液が、
   メルカプト化合物系
   塩酸系
   からなる群から選択されるいずれか１種以上であることを特徴とする半導体搭載面の一部に電解ニッケル・金メッキされたパッドを有する半導体パッケージ用基板の製造法。
2. 前記エッチングレジスト兼メッキレジストに覆われていた半田ボール搭載面のパラジウム除去工程に引き続き、
   １２）銅露出部の表面処理工程
   を行うことを特徴とする請求項１記載の半導体パッケージ用基板の製造法。
3. 前記ソルダーレジストの表面粗化工程が、過マンガン酸塩溶液処理、クロム酸塩処理、微粒子による物理的処理から選ばれる１種以上によることを特徴とする請求項１又は２記載の半導体パッケージ用基板の製造法。
4. 前記銅露出部の表面処理工程が、有機防錆処理、無電解金メッキ、無電解スズメッキ、半田処理から選ばれる１種である請求項２又は３記載の半導体パッケージ用基板の製造法。
5. 前記半田ボール搭載面にエッチングレジスト兼メッキレジストを形成する工程において、該エッチングレジスト兼メッキレジストの一部に開口部を設け、前記エッチングレジスト兼メッキレジストの形成されていない半導体搭載面のパラジウム除去工程と部分電解ニッケル・金メッキ工程の間に、
   ７−２）エッチングレジスト兼メッキレジストの開口部のエッジが、開口部を閉塞しない側から被る第２のメッキレジストを形成する工程
   を追加することを特徴とする請求項１〜４のいずれかに記載の半導体パッケージ用基板の製造法。

Images