JP3770895B2 - 電解めっきを利用した配線基板の製造方法 - Google Patents
電解めっきを利用した配線基板の製造方法 Download PDFInfo
- Publication number
- JP3770895B2 JP3770895B2 JP2004216200A JP2004216200A JP3770895B2 JP 3770895 B2 JP3770895 B2 JP 3770895B2 JP 2004216200 A JP2004216200 A JP 2004216200A JP 2004216200 A JP2004216200 A JP 2004216200A JP 3770895 B2 JP3770895 B2 JP 3770895B2
- Authority
- JP
- Japan
- Prior art keywords
- plating layer
- forming
- electroless plating
- wiring
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000009713 electroplating Methods 0.000 title claims description 47
- 238000004519 manufacturing process Methods 0.000 title claims description 47
- 238000007747 plating Methods 0.000 claims description 129
- 239000000758 substrate Substances 0.000 claims description 80
- 238000007772 electroless plating Methods 0.000 claims description 77
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 41
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 39
- 229910052802 copper Inorganic materials 0.000 claims description 34
- 239000010949 copper Substances 0.000 claims description 34
- 229910000679 solder Inorganic materials 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 20
- 229910052759 nickel Inorganic materials 0.000 claims description 19
- 239000010931 gold Substances 0.000 claims description 15
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 14
- 229910052737 gold Inorganic materials 0.000 claims description 14
- 239000011888 foil Substances 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000011889 copper foil Substances 0.000 claims description 11
- 238000011161 development Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 description 19
- 239000011347 resin Substances 0.000 description 16
- 229920005989 resin Polymers 0.000 description 16
- 230000002093 peripheral effect Effects 0.000 description 6
- 239000011521 glass Substances 0.000 description 3
- 239000000654 additive Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Electroplating Methods And Accessories (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
5 配線パターン
5a ワイヤボンディングパッド
5b 外部端子接続用パッド
17 銅箔
19、41、51 無電解銅めっき層
21、57 電解銅めっき層
23、43、45、53、59、61 レジスト
27 電解ニッケルめっき層
29 電解金めっき層
Claims (14)
- 電解めっきを利用し、且つ大判型基板を所定の切断線に沿って切断することにより個々に得られる配線基板の製造方法であって、
表面に金属箔が張り付けられた絶縁基板の該金属箔上に第1無電解めっき層を形成し、該第1無電解めっき層上に第1電解めっき層を形成する工程と、
前記第1電解めっき層、第1無電解めっき層、及び金属箔の、配線パターン形成部位以外の個所を除去することにより配線パターンを形成する工程と、
該配線パターンを含む基板表面に第2無電解めっき層を形成する工程と、
接続領域に対応する前記配線パターンの所要個所のみ露出するように、めっきレジストパターンを形成する工程と、
前記第2無電解めっき層より給電することにより、前記配線パターンの前記所要個所上に第2電解めっき層を形成する工程と、
前記めっきレジストパターンを除去する工程と、
前記第2電解めっき層から露出する前記第2無電解めっき層を除去する工程と、
前記所要個所を含む前記配線パターンの領域が露出するようにソルダレジストパターンを形成する工程と、を含み、
前記第2電解めっき層を形成する前記工程での前記第2無電解めっき層よりの給電は、大判型基板の周縁部における第2無電解めっき層にて給電が行われ、且つ前記配線パターンを形成する前記工程では、個々の配線基板の端縁である前記切断線にまで延在しないように、前記大判型基板上に配線パターンが形成されることを特徴とする、電解めっきを利用した配線基板の製造方法。 - 前記金属箔、前記第1無電解めっき層及び前記第1電解めっき層は銅であることを特徴とする請求項1に記載の配線基板の製造方法。
- 前記配線パターンを形成する工程は、前記第1電解めっき層上にエッチングレジストを塗布する工程と、露光・現像によりエッチングレジストパターンを形成する工程と、該エッチングレジストパターンから露出している領域をエッチングにより除去する工程と、から成ることを特徴とする請求項1又は2に記載の配線基板の製造方法。
- 前記めっきレジストパターンを形成する工程は、前記配線パターンを含む基板全面にめっきレジストを塗布する工程と、接続領域に対応する前記配線パターンの前記所要個所のみ露出するように、該めっきレジストを露光・現像する工程と、から成ることを特徴とする請求項1〜3のいずれか1項に記載の配線基板の製造方法。
- 両面に金属箔が貼り付けられた絶縁基板に貫通孔を形成し、該貫通孔内壁と金属箔上に前記第1無電解めっき層を形成し、該第1無電解めっき層上に前記第1電解めっき層を形成することを特徴とする請求項1に記載の配線基板の製造方法。
- 電解めっきを利用し、且つ大判型基板を所定の切断線に沿って切断することにより個々に得られる配線基板の製造方法であって、
絶縁基板の表面に第1無電解めっき層を形成する工程と、
該第1無電解めっき層上に第1めっきレジストパターンを形成する工程と、
該第1無電解めっき層より給電することにより、前記第1めっきレジストパターンから露出している前記第1無電解めっき層上に第1電解めっき層を形成し、配線パターンを形成する工程と、
前記第1めっきレジストパターンを除去する工程と、
接続領域に対応する前記配線パターンの所要個所のみ露出するように、第2めっきレジストパターンを形成する工程と、
前記第1無電解めっき層より給電することにより、前記配線パターンの前記所要個所上に第2電解めっき層を形成する工程と、
前記第2めっきレジストパターンを除去する工程と、
前記第1無電解めっき層の前記配線パターンからの露出個所を除去する工程と、
前記所要個所を含む前記配線パターンの領域が露出するようにソルダレジストパターンを形成する工程と、を含み、
前記第2電解めっき層を形成する前記工程での前記第1無電解めっき層よりの給電は、大判型基板の周縁部における第1無電解めっき層にて給電が行われ、且つ前記配線パターンを形成する前記工程では、個々の配線基板の端縁である前記切断線にまで延在しないように、前記大判型基板上に配線パターンが形成されることを特徴とする、電解めっきを利用した配線基板の製造方法。 - 電解めっきを利用し、且つ大判型基板を所定の切断線に沿って切断することにより個々に得られる配線基板の製造方法であって、
絶縁基板の表面に第1無電解めっき層を形成する工程と、
該第1無電解めっき層上に第1めっきレジストパターンを形成する工程と、
該第1無電解めっき層より給電することにより、前記第1めっきレジストパターンから露出している前記第1無電解めっき層上に第1電解めっき層を形成し、配線パターンを形成する工程と、
接続領域に対応する前記配線パターンの所要個所のみ露出するように、第2めっきレジストパターンを形成する工程と、
前記第1無電解めっき層より給電することにより、前記配線パターンの前記所要個所上に第2電解めっき層を形成する工程と、
前記第1及び第2めっきレジストパターンを除去する工程と、
前記第1無電解めっき層の前記配線パターンからの露出個所を除去する工程と、
前記所要個所を含む前記配線パターンの領域が露出するようにソルダレジストパターンを形成する工程と、を含み、
前記第2電解めっき層を形成する前記工程での前記第1無電解めっき層よりの給電は、大判型基板の周縁部における第1無電解めっき層にて給電が行われ、且つ前記配線パターンを形成する前記工程では、個々の配線基板の端縁である前記切断線にまで延在しないように、前記大判型基板上に配線パターンが形成されることを特徴とする、電解めっきを利用した配線基板の製造方法。 - 前記第1無電解めっき層及び前記第1電解めっき層は銅めっきであることを特徴とする請求項6又は7に記載の配線基板の製造方法。
- 前記第1めっきレジストパターンを形成する工程は、前記第1無電解めっき層上にめっきレジストを塗布する工程と、露光・現像する工程とを含み、前記第2めっきレジストパターンを形成する工程は、前記配線パターンを含む基板上にめっきレジストを塗布する工程と、露光・現像する工程とを含むことを特徴とする請求項6〜8のいずれか1項に記載の配線基板の製造方法。
- 絶縁基板に貫通孔を形成し、該貫通孔内壁と絶縁基板表面に前記第1無電解めっき層を形成し、該第1無電解めっき層上に前記第1めっきレジストパターンを形成することを特徴とする請求項6〜9のいずれか1項に記載の配線基板の製造方法。
- 前記絶縁基板の両面又は片面には、あらかじめ銅箔が貼り付けられており、該銅箔上に前記第1無電解めっき層が形成され、前記第1無電解めっき層の前記配線パターンからの露出個所を除去する工程で、同時に該銅箔も除去されることを特徴とする請求項6〜10のいずれか1項に記載の配線基板の製造方法。
- 前記ソルダレジストパターンを形成する工程は、ソルダレジストを塗布する工程と、該ソルダレジストを露光・現像することにより、接続領域に対応する前記配線パターンの前記所要個所を含む領域を露出させる工程を含むことを特徴とする請求項1〜11のいずれか1項に記載の配線基板の製造方法。
- 前記ソルダレジストから露出する前記配線パターンの前記所要個所は、ワイヤボンディングパッドの領域、又は外部接続端子用パッドの領域であることを特徴とする請求項12に記載の配線基板の製造方法。
- 接続領域に対応する前記配線パターンの前記所要個所上に形成する第2電解めっき層は、電解ニッケルめっき層と該ニッケルめっき上に形成した電解金めっき層からなることを特徴とする請求項12又は13に記載の配線基板の製造方法。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004216200A JP3770895B2 (ja) | 2003-12-09 | 2004-07-23 | 電解めっきを利用した配線基板の製造方法 |
EP08007710A EP1951012B1 (en) | 2004-07-23 | 2005-05-31 | Method of manufacturing a wiring board including electroplating |
EP05011695A EP1619719B1 (en) | 2004-07-23 | 2005-05-31 | Method of manufacturing a wiring board including electroplating |
EP08007713.4A EP1942711B1 (en) | 2004-07-23 | 2005-05-31 | Method of manufacturing a wiring board including electroplating |
KR1020050048232A KR101068539B1 (ko) | 2004-07-23 | 2005-06-07 | 전해 도금을 이용한 배선 기판의 제조 방법 |
US11/146,235 US7347949B2 (en) | 2004-07-23 | 2005-06-07 | Method of manufacturing a wiring board by utilizing electro plating |
US12/003,673 US8043514B2 (en) | 2004-07-23 | 2007-12-28 | Method of manufacturing a wiring board by utilizing electro plating |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003410644 | 2003-12-09 | ||
JP2004216200A JP3770895B2 (ja) | 2003-12-09 | 2004-07-23 | 電解めっきを利用した配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005197648A JP2005197648A (ja) | 2005-07-21 |
JP3770895B2 true JP3770895B2 (ja) | 2006-04-26 |
Family
ID=34828936
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004216200A Expired - Lifetime JP3770895B2 (ja) | 2003-12-09 | 2004-07-23 | 電解めっきを利用した配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3770895B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4891578B2 (ja) * | 2005-08-10 | 2012-03-07 | 京セラSlcテクノロジー株式会社 | 配線基板およびその製造方法 |
JP2007067276A (ja) * | 2005-09-01 | 2007-03-15 | Nippon Avionics Co Ltd | プリント配線板とその製造方法 |
JP2007088232A (ja) * | 2005-09-22 | 2007-04-05 | Daisho Denshi:Kk | プリント配線板の製造方法 |
JP4503039B2 (ja) | 2006-04-27 | 2010-07-14 | 三洋電機株式会社 | 回路装置 |
KR100864616B1 (ko) * | 2006-07-04 | 2008-10-22 | 손경애 | 인쇄회로기판 제조방법 및 그에 따라서 제조된인쇄회로기판 |
US7595553B2 (en) | 2006-11-08 | 2009-09-29 | Sanyo Electric Co., Ltd. | Packaging board and manufacturing method therefor, semiconductor module and mobile apparatus |
JP6799317B2 (ja) * | 2016-10-03 | 2020-12-16 | 株式会社プロポックス | 操作ワイヤの製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3770007B2 (ja) * | 1999-11-01 | 2006-04-26 | 凸版印刷株式会社 | 半導体装置の製造方法 |
JP3826651B2 (ja) * | 2000-01-31 | 2006-09-27 | 日立化成工業株式会社 | 配線板の製造法 |
JP3488888B2 (ja) * | 2000-06-19 | 2004-01-19 | アムコー テクノロジー コリア インコーポレーティド | 半導体パッケージ用回路基板の製造方法及びそれを用いた半導体パッケージ用回路基板 |
-
2004
- 2004-07-23 JP JP2004216200A patent/JP3770895B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2005197648A (ja) | 2005-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7226807B2 (en) | Method of production of circuit board utilizing electroplating | |
TWI446847B (zh) | 佈線板,其製造方法及半導體封裝 | |
JP5198105B2 (ja) | 多層フレキシブルプリント配線板の製造方法 | |
KR20040076164A (ko) | 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법 | |
US8592691B2 (en) | Printed wiring board | |
KR101068539B1 (ko) | 전해 도금을 이용한 배선 기판의 제조 방법 | |
JP2004193549A (ja) | メッキ引込線なしにメッキされたパッケージ基板およびその製造方法 | |
JP2005236067A (ja) | 配線基板と配線基板の製造方法、および半導パッケージ | |
JP3770895B2 (ja) | 電解めっきを利用した配線基板の製造方法 | |
CN110366310B (zh) | 软硬复合板及其制法 | |
JP4051273B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP2010016061A (ja) | プリント配線板およびその製造方法 | |
JP5317491B2 (ja) | プリント配線板の製造方法 | |
KR100688697B1 (ko) | 패키지 기판의 제조방법 | |
JP2001210952A (ja) | 配線基板及び配線基板の製造方法 | |
JP3759755B2 (ja) | 恒久的接続のために電気回路の上に隆起した金属接点を作成する方法 | |
JP4549499B2 (ja) | 半導体チップ搭載用基板の製造方法、および半導体チップ搭載用基板と半導体装置 | |
JP2005235980A (ja) | 配線基板の製造方法と配線基板、および半導体パッケージ | |
KR20060014642A (ko) | 인쇄회로기판의 제조방법 | |
JPH0748583B2 (ja) | 高密度プリント配線板の電気検査治具板の製造方法 | |
JP2004063939A (ja) | 半導体パッケージ用基板の製造方法 | |
JPH11150364A (ja) | 両面プリント配線板の製造方法 | |
JPH0231871B2 (ja) | ||
JPH09172122A (ja) | 半導体搭載用リ−ド付き基板の製造法 | |
JPH11312866A (ja) | プリント配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050629 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20050629 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20050715 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050809 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051025 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060110 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060207 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3770895 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090217 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100217 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110217 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110217 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120217 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120217 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130217 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140217 Year of fee payment: 8 |