JPH0748583B2 - 高密度プリント配線板の電気検査治具板の製造方法 - Google Patents

高密度プリント配線板の電気検査治具板の製造方法

Info

Publication number
JPH0748583B2
JPH0748583B2 JP1084250A JP8425089A JPH0748583B2 JP H0748583 B2 JPH0748583 B2 JP H0748583B2 JP 1084250 A JP1084250 A JP 1084250A JP 8425089 A JP8425089 A JP 8425089A JP H0748583 B2 JPH0748583 B2 JP H0748583B2
Authority
JP
Japan
Prior art keywords
substrate
conductor layer
under
back surface
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1084250A
Other languages
English (en)
Other versions
JPH02262395A (ja
Inventor
喜平 大津
Original Assignee
喜平 大津
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 喜平 大津 filed Critical 喜平 大津
Priority to JP1084250A priority Critical patent/JPH0748583B2/ja
Publication of JPH02262395A publication Critical patent/JPH02262395A/ja
Publication of JPH0748583B2 publication Critical patent/JPH0748583B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、高密度プリント配線板の表面に精密に形成さ
れた複数個の導体ランドに電気的に接触させて高密度プ
リント配線板の断線,ショート,導通状態等の電気的特
性を検査する電気検査治具板の製造方法に関し、詳しく
は電気検査治具板のパターン認識用のチェックランド部
の肉盛り形成方法に関するものである。
〔従来の技術〕
近年、コンピュータ等の電子機器の小形化,軽量化なら
びに薄形化に伴い、これらに搭載されるプリント配線板
も高密度配線化,高信頼性が要求されている。この要求
に沿って、プリント配線板は高多層化、微細化の傾向に
ある。なお、ここで、プリント配線板とは、電子回路部
品や機構部品を相互接続する電気配線を回路設計仕様に
基づいて配線図形に表現したものを、製造規格に従った
方法を用いて絶縁体上に電気導体を再現したものをい
う。
上述のプリント配線板は、設計図面に従って布線され、
断線,ショートがあるか否か等を検査する必要がある
が、プリント配線板の微細化に伴って、プリント配線板
の搭載される部品の間隔が狭くなり、また、第14図に示
すように、プリント配線板1の表面に、例えば多数の抵
抗部品や半導体部品2のようなピッチの狭い部品を搭載
するための多数の導体ランド3が形成されている場合で
は、従来のチェッカーピン挿入式の電気検査方式では、
導体ランド3,3間の導通状態や、間隔の狭いスルーホー
ル間の導通状態を検査することが不可能になる。そこ
で、第15図に示すように高密度プリント配線板1の表面
に形成された複数個の導体ランド3,3に接触させて、プ
リント配線板1の電気の導通状態等を検査する高密度プ
リント配線板の電気検査治具板4が開発されている。
この高密度プリント配線板の電気検査治具板4は、高密
度プリント配線板1の多数の導体ランド3に接触させる
ための多数のチェックランド部5を有しているが、その
チェックランド部5の製法として、例えば第16図ないし
第28図に示すものが知られている。
第16図は従来における高密度プリント配線板の電気検査
治具板の製法手順を示す全体の工程図を示し、第16図に
基づいて同電気検査治具板の各工程(第17図ないし第28
図)を説明する。
第1工程においては、第17図に示すように、先ず、銅張
積層板(ガラスエポキシ積層板)26が準備される。この
銅張積層板26は、絶縁部27と、この絶縁部27の両側に圧
着された銅箔28とから構成されている。
そして、NC孔開け機等により、スルーホール用孔29Aが
穿設されている。
第2工程においては、第18図に示すように、銅張積層板
26に電気メッキが施され、銅箔28上及びスルーホール用
孔29Aの内壁面上に銅メッキ層30が連続して形成され
る。
第3工程においては、第19図に示すように、銅メッキ層
30のA面側(表面)上及びB面側(裏面)上に感光性ド
ライフィルムを圧着し、露光することによりエッチング
レジストパターン31,32がそれぞれ形成される。エッチ
ングレジストパターン31,32は、銅メッキ層30のA面側,
B面側のスルーホール29部分及び最終的に回路として残
るパターン部分30Aのみを被覆している。また、エッチ
ングレジストパターン31,32はパターンとして形成され
ていないので、銅メッキ層30の部分30Bは露出してい
る。
第4工程においては、エッチングレジストパターン31,3
2はパターンとして形成されていないので、露出した銅
メッキ層30の部分30Bはエッチングされ、エッチングレ
ジストパターン31,32で被覆された銅メッキ層30の部分3
0Aは溶解しないで残る。次いで、エッチングレジストパ
ターン31,32を剥離する。この状態は第20図,第28図に
示される。
第5工程においては、第20図,第28図に示す状態のエッ
チングされた基板上に無電解メッキを施した後、電気メ
ッキを施すと、第21図に示す状態となる。即ち、エッチ
ングされて導体部分が無くなった絶縁部27の表面上に銅
メッキ層(導体層)33Aが形成され、銅メッキ層30の部
分30Aの表面上に、新たに銅メッキ層(導体層)33Bが形
成される。この銅メッキ層33Bにより、スルーホール29
の壁面上にも新たに銅メッキが析出される。
第6工程においては、第22図に示すように、銅メッキ層
(導体層)33A,33BのA面側に感光性ドライフィルムを
圧着し、露光することによりメッキレジストパターン34
が形成される。メッキレジストパターン34は、銅メッキ
層33Bのスルーホール29部分以外の部分33Cを被覆してい
る。従って、銅メッキ層33BのA面側のスルーホール29
回りの部分33Dのみが露出している。
一方、銅メッキ層33A,33BのB面側上にはマスキング材3
5が圧着される。
第7工程においては、第23図に示すように、電気銅メッ
キ法により、露出した銅メッキ層33D上にのみ厚付けの
電気メッキが施され、パターン認識用のチェックランド
部5が形成される。
第8工程においては、第24図に示すように、A面側に形
成されたメッキレジストパターン34及びB面側に圧着さ
れたマスキング材35が、剥離・除去される。
第9工程においては、第25図に示すように、全面的にエ
ッチングすると、パターン認識用のチェックランド部5
及び銅メッキ層33A,33Bが溶解し、絶縁部27の表面が露
出する。
第10工程においては、第26図に示すように、第9工程で
エッチングされた銅メッキ層33Aが位置していた個所
(A面側,B面側)に、ソルダーレジスト層35,35が形成
される。また、薄くなった銅メッキ層33B上にもソルダ
ーレジスト層36,36が形成される。
第11工程においては、第27図に示すように、導電層37の
上に半田処理,無電解ニッケル処理等によるコーティン
グ材38を被覆し、仕上処理がなされる。
〔発明が解決しようとする課題〕
従来における高密度プリント配線板の電気検査治具板の
製造方法にあっては、第1に、第23図に示すように、チ
ェックランド部5が形成された後、第26図に示すよう
に、露出した絶縁部27の表面上にソルダーレジスト材を
印刷または加工してソルダーレジスト層35,36を形成す
る際、ソルダーレジスト材が、凸部分となっているパタ
ーン認識用のチェックランド部5が障害となり、その周
辺の絶縁部27上に空白部分が生じるのみならず、ソルダ
ーレジスト層35,36の端部が密着不良を起こすという問
題があった。
第2に、従来は第20図に示すように、銅メッキ30の両面
ともエッチングされるために、電気メッキ用の電流供給
回路が無くなり、この電気供給回路を形成するため、エ
ッチング後でも、第21図に示すように、絶縁部27の上に
全面に無電解メッキ,電気メッキを施す必要がある。即
ち、エッチングされて導体部分が無くなった絶縁部27の
表面上に電流供給回路としての銅メッキ層(導体層)33
Aを形成しなくてはならないという問題があった。
第3に、第21図に示すように、エッチングして露出した
絶縁部27上に2回目の銅メッキをした際、銅メッキ層30
の部分30Bの絶縁部27との境界Cの付近で、銅メッキ層3
3Bからなる導体層が剥がれ易い状態となっており、この
不安定な状態の銅メッキ層33Bの上に銅メッキを施して
パターン認識用のチェックランド部5を形成しても剥が
れ易い状態となっている。
第4に、第22図に示すメッキレジストパターン34により
形成されるチェックランド部肉盛り用空間Dに、メッキ
レジストパターン34により厚くパターン認識用のチェッ
クランド部5が形成されると、第23図に示す状態となる
が、この状態を拡大した第29図に示すように、このパタ
ーン認識用のチェックランド部5がメッキレジストパタ
ーン34上まではみ出し、メッキレジストパターン34上
に、メッキによるオーバーハング部Eが発生し、隣接す
るパターン認識用のチェックランド部5,5の間の距離が
狭いと、隣接するパターン認識用のチェックランド部5,
5が異常接近することになり、信頼性において問題であ
る。
なお、上述の従来例では、第23図においてチェックラン
ド部5は電気メッキ法により厚付けのメッキが施されて
いるが、プリント基板の製法として一般的に行なわれて
いる無電解メッキを採用することもできる。この場合、
製作工数及び材料コストが著しく多くなり、好ましくな
い。
本発明は、上述の問題点を解決するためになされたもの
で、その目的は、第1に、基板上にソルダーレジスト層
を確実に密着させ、第2にメッキの工数を少なくし、第
3にパターン認識用のチェックランド部を精確に電気メ
ッキすることができ、第4に、パターン認識用のチェッ
クランド部の高さのバラツキを抑えかつ形状を正確に形
成することにより、製作工数を低減するとともに品質を
向上させる高密度プリント配線板の電気検査治具板の製
造方法を提供することである。
〔問題を解決するための手段〕
上記目的を達成するための本発明に係る請求項1記載の
高密度プリント配線板の電気検査治具板の製造方法は、
絶縁部の両面に銅箔を積層した基板にスルーホール用孔
を穿設し、電気メッキ法により基板両面の銅箔上,銅箔
下及びスルーホール用孔の内壁面に銅メッキ層を連続し
て形成して前記基板の両面に銅箔及び銅メッキ層で構成
された導体層を形成し、前記基板表面の導体層上のチェ
ックランド部を形成すべき部分及びスルーホール回りの
みをエッチングレジストパターンで被服すると共に基板
裏面の導体層下をマスキング材で被服し、エッチングに
より基板表面上の露出する導体層をエッチングして基板
表面上のチェックランド部を形成すべき部分とスルーホ
ール回り及び基板裏面下に導体層を残し、その後基板両
面の前記エッチングレジストパターン及びマスキング材
を除去し、基板表面の導体層が無くなった面上に印刷又
は加工によりソルダーレジスト層を形成し、導体層のチ
ェックランド部を形成すべき部分のみを露出させて基板
表面上に感光性ドライフィルムの多重圧着により所定の
厚いメッキレジストパターンを形成すると共に基板裏面
下にマスキング材を形成して基板裏面下を被服し、基板
裏面下の広い導体層を一電極とする電気メッキ法により
前記露出するチェックランド部を形成すべき部分に所定
の厚いチェックランド部を形成し、基板裏面の導体層下
のマスキング材を除去して基板表面上をマスキング材で
被服すると共に基板裏面下のスルーホール回りのみに感
光性ドライフィルムを圧着してエッチングレジストパタ
ーンを形成してエッチングにより基板裏面下のスルーホ
ール回りに導体層を残すことを特徴とするものである。
本発明に係る請求項2記載の高密度プリント配線板の電
気検査治具板の製造方法は、絶縁部の両面に銅箔を積層
した基板にスルーホール用孔を穿設し、電気メッキ法に
より基板両面の銅箔上,銅箔下及びスルーホール用孔の
内壁面に銅メッキ層を連続して形成して前記基板の両面
に銅箔及び銅メッキ層で構成された導体層を形成し、前
記基板表面の導体層のチェックランド部を形成すべき部
分及びスルーホール回りのみをエッチングレジストパタ
ーンで被服すると共に基板裏面の導体層下をマスキング
材で被服し、エッチングにより基板表面上の露出する導
体層をエッチングして基板表面上のチェックランド部を
形成すべき部分とスルーホール回り及び基板裏面下に導
体層を残し、その後基板両面の前記エッチングレジスト
パターン及びマスキング材を除去し、基板表面の導体層
が無くなった面上に印刷又は加工によりソルダーレジス
ト層を形成し、導体層のチェックランド部を形成すべき
部分のみを露出させて基板表面上に感光性ドライフィル
ムの多重圧着により所定の厚いメッキレジストパターン
を形成すると共に基板裏面下にマスキング材を形成して
基板裏面下を被服し、基板裏面下の広い導体層を一電極
とする電気メッキ法により前記露出するチェックランド
部を形成すべき部分に所定の厚いチェックランド部を形
成し、基板裏面の導体層下のマスキング材を除去して基
板表面上をマスキング材で被服すると共に基板裏面下の
スルーホール回りのみに感光性ドライフィルムを圧着し
てエッチングレジストパターンを形成してエッチングに
より基板裏面下のスルーホール回りに導体層を残し、基
板裏面の露出する絶縁部下にソルダーレジスト層を形成
し、基板裏面の導体層下のエッチングレジストパターン
を除去すると共に基板表面上のメッキレジストパターン
及びマスキング材を除去し、基板両面のチェックランド
部を含む導体層上,導体層下及びスルーホールの内壁面
に半田処理又は無電解ニッケル処理によってコーティン
グ材を被服したことを特徴とするものである。
〔作 用〕
本発明に係る請求項1記載の高密度プリント配線板の電
気検査治具板の製造方法は、先ず、絶縁部の両側に銅箔
を積層した基板に電気メッキ法により銅箔と銅メッキ層
からなる導体層を形成するので、基板に密着性のある安
定した厚い導体層が形成される。
そして、チェックランド部は、その安定した導体層上に
形成されるので、その導体層に強固に固着されることに
なる。
次に、導体層上にチェックランド部が形成される前に、
基板上のエッチングされて導体層が無くなった絶縁部上
に、ソレダーレジスト層が印刷又は加工により形成され
るので、ソレダーレジスト層は、その後に形成されるチ
ェックランド部に引っ掛からず、その端の隅部まで圧着
力が充分に回わり、基板とソルダーレジスト層との密着
が確実となる。
また、感光性ドライフィルムを多重圧着して厚いメッキ
レジストパターンを形成したので、チェックランド部の
肉盛り用空間の高さが高くなる。従って、メッキによる
オーバーハング部が発生せず、隣接するチェックランド
部間の距離が狭くても、異常接近することがなくなる。
そして、前記チェックランド部を電気メッキ法で形成す
る際に、基板裏面に残された広い導体層を銅メッキの一
電極、即ち電流を供給するための電流回路として利用さ
れるので、厚いチェックランド部が能率的に形成され、
前記肉盛り用空間の高さが高い厚いメッキレジストパタ
ーンと相俟って高精度の厚いチェックランド部が迅速に
形成される。
本発明に係る請求項2記載の高密度プリント配線板の電
気検査治具板の製造方法によれば、基板裏面をマスキン
グ材で被服しておいて、基板表面にチェックランド部を
形成した後に、基板表面上をマスキング材で被服して基
板裏面下の導体層をエッチングにより形成するので、エ
ッチングによる導体層及びチェックランド部の目減りが
なくなる。
そして、基板両面のチェックランド部を含む導体層上,
導体層下及びスルーホールの内壁面をコーティング材で
被服するので、チェックランド部及び導体層が安定した
高精度の高密度プリント配線板の電気検査治具板が得ら
れる。
〔実施例〕
以下、図面により本発明の実施例について説明する。
第1図ないし第15図により本発明の実施例に係る高精度
プリント配線板の電気検査治具板の製法を説明する。
当該電気検査治具板の目的、構造については、第14図,
第15図で述べたが、再述すると、図において、当該電気
検査治具板4はプリント基板4Aに多数のチェックランド
部5を形成して成り、これ等のチェックランド部5を、
高密度プリント配線板1の表面に形成された多数の導体
ランド3に接触させて、高密度プリント配線板1の断
線,ショート,導通状態等の電気的特性を検査するもの
である。
本発明の実施例に係る高密度プリント配線板の電気検査
治具板の製法手順(第1工程から第13工程)は、第1図
に示され、第1図に基づいて工程順に各工程の断面図を
使って説明する。
第1工程においては、第2図に示すように、先ず、基板
としてガラスエポキシ積層板からなる銅張積層板6が準
備される。この銅張積層板6は、絶縁部7と、この絶縁
部7の両側に積層された銅箔8とから構成されている。
そして、NC孔開け機により、スルーホール用孔9Aが穿設
される。
第2工程においては、第3図に示すように、銅張積層板
6に電気メッキが施され、銅箔8上及びスルーホール用
孔9Aの内壁面上に銅メッキ層10が連続して形成される。
銅メッキ層10及び銅箔8により導体層Kが構成される。
第3工程においては、第4図に示すように、銅メッキ層
10のA面側(表面)上に感光性ドライフィルムを圧着
し、感光することによりエッチングレジストパターン11
が形成される。エッチングレジストパターン11は、銅メ
ッキ層10のA面側のチェックランド部5を形成すべき部
分及びA面側のスルーホール9回りのみを被覆してい
る。エッチングレジストパターン11が形成されていない
銅メッキ層10の部分10Bは露出している。
一方、銅メッキ層10のB面側(裏面)下にはマスキング
材12が圧着される。
第4工程においては、エッチングレジストパターン11が
ない露出した銅メッキ層10の部分10Bはエッチングさ
れ、エッチングレジストパターン11で被覆された銅メッ
キ層10の部分10Aはエッチングされず、導体層Kの一部
として残る。次いで、エッチングレジストパターン11及
びマスキング材12を剥離させる。この状態は第5図に示
される。
第5工程においては、第6図に示すように、絶縁部7の
上のエッチングされて導体層Kが無くなった部分及びチ
ェックランド5を形成すべき部分以外の部分に、ソルダ
ーレジスト材を印刷または加工してソルダーレジスト層
13が形成される。
第6工程においては、第7図に示すように、導体層Kの
A面側及びソルダーレジスト層13上に感光性ドライフィ
ルムを二重に圧着し、露光することにより、肉盛り空間
高さHが高い厚いメッキレジストパターン14が形成され
る。
そして、上記の感光性ドライフィルムは、密着性が特に
強く、また下地のソルダーレジスト層13により面が平坦
となることから、形成されるメッキレジストパターン14
が高精度のメッキレジストパターン14となる。
メッキレジストパターン14は、導体層Kのチェックラン
ド部5を形成すべき導体部分10C以外の部分10D及びソル
ダーレジスト層13を被覆している。従って、導体層Kの
チェックランド部5を形成すべき導体部分10Cのみが露
出している。
一方、銅メッキ層10のB面側(裏面)上にはマスキング
材12が圧着される。
第7工程においては、第8図に示すように、電気銅メッ
キ法により、導体層Kの露出した導体部分10Cのみに厚
付けの電気メッキがされ、チェックランド部5が形成さ
れる。
この際、基板裏面全面に残された広い導体層Kが銅メッ
キの一電極、即ち電流を供給する電流回路として利用さ
れ、また基板表面には精度の高い肉盛り空間高さHが厚
いメッキレジストパターン14が形成されているので、露
出した導体部分10Cには、高精度の厚いチェックランド
部5が能率的に形成される。
第8工程においては、第8図に示すように、導体層Kの
B面側(裏面)上に圧着されたマスキング材12を、剥離
・除去する。
第9工程においては、第9図に示すように、チェックラ
ンド部5及びメッキレジストパターン14の上にマスキン
グ材15が圧着される。
一方、導体層KのB面側の上に、感光性ドライフィルム
を圧着し、露光することによりエッチングレジストパタ
ーン16が形成される。エッチングレジストパターン16は
導体層KのB面側のスルーホール9回りの導体部分10E
のみを被覆しており、導体層Kの導体部分10E以外の導
体部分10Fは露出している。
第10工程においては、第10図に示すように、導体層Kの
露出した導体部分10Fのみがエッチングにより除去さ
れ、導体層Kの被覆された導体部分10Eが残る。
第11工程においては、第11図に示すように、第10工程で
エッチングされた導体部分10Fが位置していた個所に、
ソルダーレジスト層17が形成される。
第12工程においては、B面側のエッチングレジストパタ
ーン16を剥離・除去するとともに、A面側のメッキレジ
ストパターン14及びマスキング材15を剥離・除去する
と、第12図に示す状態となる。しかして、絶縁部7上の
両面にソルダーレジスト層13,17が形成されるとともに
スルーホール9回りにチェックランド部5を含む導電層
18が形成される。
第13工程においては、第13図に示すように、導電層18の
上に半田処理,無電解ニッケル処理等によるコーティン
グ材19を被覆し、仕上処理がなされる。
次に、本実施例の作用,効果を説明する。
本実施例においては、以下の理由により製作工数を低減
することができる。
先ず、第1に、従来例のように時間のかかる無電解メッ
キを使用する必要がなく、第8図に示すように、電気メ
ッキ法でチェックランド部5を形成している。
従って、所定の厚いチェックランド部5を迅速に形成す
ることができる。
第2に、第5図に示すように、導体層KのA面側の所要
部分以外の部分10Bをエッチングした時、このエッチン
グされた導体層Kの反対側の面(B面側)は銅メッキ層
10が全面に残っているので、この導体層K(B面側)
を、電気メッキでチェックランド部5を形成する際の電
流を供給するための電流供給回路として利用することが
でき、従来例のように、エッチングされて露出した絶縁
部7の上に無電解メッキ,電気メッキ(第21図の銅メッ
キ層33A)を施す必要が無くなり、工数を短縮すること
ができる。
第3に、従来例においては、第24図,第25図に示すよう
に、銅メッキ層33Aをエッチングする時に、銅メッキ33B
の表面側もエッチングすることになり、この2回目のエ
ッチングにより銅メッキ層が目減りする。これに対し
て、本実施例では、第4図において銅メッキ層10の部分
10Bをエッチングする際、銅メッキ層10の部分10Aはエッ
チングレジストパターン11で被覆されているので、エッ
チングされず、目減りすることがない。また、第9図に
おいては、導体層Kの露出した部分10Fをエッチングす
る時、導体層KのA面側,導体部分10Eは被覆されてい
るので、エッチングされない。即ち、一旦析出した銅メ
ッキ層が目減りすることがなく、同一厚さのチェックラ
ンド部5を形成するための時間が短くなる。
また、本実施例においては、以下に説明するように品質
向上をさせることもできる。
第1に、第6図に示すように、導体層K上にチェックラ
ンド部5を形成する前に、絶縁部7上にソルダーレジス
ト層13が形成されるので、ソルダーレジスト層13の材料
であるソルダーレジスト材を絶縁部7上に印刷または圧
着する際、ソルダーレジスト材がチェックランド部5に
引っ掛らず、従って、ソルダーレジスト材の端の隅部ま
で密着力が充分に回らないということがなくなる。
従って、絶縁部7とソルダーレジスト層13との密着性を
良くすることができる。
第2に、絶縁部7の両側に銅箔8を積層した銅張積層板
6に電気メッキ法により、銅箔8及び銅メッキ層10から
なる導体層Kを形成するので、基板に厚い密着力のある
導体層Kが形成される。
従って、安定した導体層Kの上にチェックランド部5を
形成することができ、厚付けメッキされた厚いチェック
ランド部5が剥がれることはなく、導体層Kに強固に固
着することができる。
第3に、第7図に示すように、メッキレジスト材として
感光性ドライフィルム(電気絶縁膜)を二重に圧着する
ことを採用したので、メッキレジスト材のパターン形成
により導体層K上に形成されるチェックランド部肉盛り
用空間の高さHが高くなり、従来例と相違してメッキレ
ジストパターン14上までメッキによるオーバーハング部
が発生せず、電気メッキでチェックランド部5が形成さ
れた時、隣接するチェックランド部5,5の間の距離が狭
くてもチェックランド部5,5が異常接近することを無く
すことができる。
なお、本実施例においては、銅張積層板6の例としてガ
ラスエポキシ積層板を挙げたが、これに限定されること
はなく、例えばフェノール,ポリイミドガラス,ポリフ
ッ化エチレン系繊維,ガラスエポキシ不織布の材料をサ
ンドイッチ状に狭んだ銅張積層板でも可能である。
また、本実施例においては、材料として、絶縁部7とそ
の両側に圧着された銅箔8とから構成された銅張積層板
6を採用し、この銅張積層板6の上に銅メッキして導体
層Kを形成しているが、絶縁部の上に直接無電解銅メッ
キを施し、この析出した銅メッキ層を導体層とすること
もできる。
さらに、本実施例においては、メッキレジスト材として
感光性ドライフィルム(電気絶縁膜)を二重に圧着する
ことを採用したが、3重以上に圧着して採用することも
できる。
加えて、本実施例においては、メッキレジスト材として
感光性ドライフィルムを例に挙げて説明しているが、こ
れに限定されることはない。
そして、本実施例においては、基板である銅張積層板6
の絶縁部7上に形成されるレジスト層としてソルダーレ
ジスト層13,17を例に挙げて説明しているが、レジスト
層としてソルダーレジスト層に限定されることはなく、
例えば、メッキレジストやエッチングレジストにより形
成される層を絶縁部7に設けることも可能である。
〔発明の効果〕
本発明は上述の通り構成されているので、次に記載する
効果を奏する。
先ず、絶縁部の両側に銅箔を積層した基板に電気メッキ
法により銅箔と銅メッキ層からなる導体層を形成するの
で、基板に密着性のある安定した厚い導体層が形成さ
れ、そして、チェックランド部は、その安定した導体層
上に形成されるので、その導体層に強固に固着される。
また、導体層にチェックランド部が形成される前に、基
板上のエッチングされて導体層が無くなった絶縁部上
に、ソルダーレジスト層が印刷又は加工により形成され
るので、ソルダーレジスト層は、チェックランド部に引
っ掛からず、その端の隅部まで圧着力が充分に回わり、
基板とソルダーレジスト層との密着を確実にして、不良
率が激減する。
、然も、感光性ドライフィルムを多重圧着して厚いメッ
キレジストパターンを形成したので、チェックランド部
の肉盛り用空間の高さが高くなっている。従って、メッ
キによるオーバーハング部が発生せず、隣接するチェッ
クランド部間の距離が狭くても、異常接近がなくなる。
そして、前記チェックランド部を電気メッキ法で形成す
る際に、基板裏面に残された広い導体層を銅メッキの一
電極、即ち電流を供給するための電流回路として利用さ
れるので、厚いチェックランド部が能率的に形成され、
前記肉盛り用空間の高さが厚いメッキレジストパターン
と相俟って高精度の厚いチェックランド部が迅速に形成
される。
また、基板裏面をマスキング材で被服しておいて、基板
表面にチェックランド部を形成した後に、基板表面上を
マスキング材で被服して基板裏面下の導体層をエッチン
グにより形成するので、エッチングによる導体層及びチ
ェックランド部の目減りがなくなり、工数が短縮でき
る。
そして、基板両面のチェックランド部を含む導体層上,
導体層下及びスルーホールの内壁面をコーティング材で
被服するので、チェックランド部及び導体層が安定して
高精度の高密度プリント配線板の電気検査治具板が得ら
れる。
【図面の簡単な説明】
第1図は本発明の実施例に係る高密度プリント配線板の
電気検査治具板の製法手順を示す全体の工程図である。 第2図は同製法のスルーホール孔開け工程(第1工程)
を示す要部断面図である。 第3図は同製法の銅メッキ工程(第2工程)を示す要部
断面図である。 第4図は同製法のA面側のパターン形成工程(第3工
程)を示す要部断面図である。 第5図は同製法のA面側のエッチング工程(第4工程)
を示す要部断面図である。 第6図は同製法のA面側のソルダーレジスト層形成(第
5工程)を示す要部断面図である。 第7図は同製法のチェックランド部形成のためのパター
ン形成(第6工程)を示す要部断面図である。 第8図は同製法のチェックランド部形成(第7工程)及
びマスキング除去工程(第8工程)を示す要部断面図で
ある。 第9図は同製法のA面側のマスキング及びB面側のパタ
ーン形成工程(第9工程)を示す要部断面図である。 第10図は同製法のB面側のエッチング工程(第10工程)
を示す要部断面図である。 第11図は同製法のB面側のソルダーレジスト層形成工程
(第11工程)を示す要部断面図である。 第12図は同製法のマスキング除去工程(第12工程)を示
す要部断面図である。 第13図は同製法の仕上処理工程(第13工程)を示す要部
断面図である。 第14図は高密度プリント配線板の断面図である。 第15図は高密度プリント配線板の電気検査治具板を示す
要部断面図である。 第16図は従来における高密度プリント配線板の電気検査
治具板の製法手順を示す全体の工程図である。 第17図は同製法のスルーホール孔開け工程(第1工程)
を示す要部断面図である。 第18図は同製法の銅メッキ工程(第2工程)を示す要部
断面図である。 第19図は同製法のパターン形成工程(第3工程)を示す
要部断面図である。 第20図は同製法のエッチング工程(第4工程)を示す要
部断面図である。 第21図は同製法の2回目の銅メッキ工程(第5工程)を
示す要部断面図である。 第22図は同製法のチェックランド部形成のためのパター
ン形成工程(第6工程)を示す要部断面図である。 第23図は同製法のチェックランド部形成工程(第7工
程)を示す要部断面図である。 第24図は同製法のマスキング除去工程(第8工程)を示
す要部断面図である。 第25図は同製法のエッチング工程(第9工程)を示す要
部断面図である。 第26図は同製法のソルダーレジスト層形成工程(第10工
程)を示す要部断面図である。 第27図は同製法の仕上処理工程(第11工程)を示す要部
断面図である。 第28図は第20図の要部断面図に対応する電気検査治具板
の平面図である。 第29図は第7工程でのチェックランド部形成時において
銅メッキの状態を示す断面説明図である。 〔主要な部分の符号の説明〕 5……チェックランド部 6……銅張積層板 7……絶縁部 8……銅箔 10……銅メッキ層 13……ソルダーレジスト層 14……メッキレジストパターン 17……ソルダーレジスト層 K……導体層。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】絶縁部の両面に銅箔を積層した基板にスル
    ーホール用孔を穿設し、 電気メッキ法により基板両面の銅箔上,銅箔下及びスル
    ーホール用孔の内壁面に銅メッキ層を連続して形成して
    前記基板の両面に銅箔及び銅メッキ層で構成された導体
    層を形成し、 前記基板表面の導体層上のチェックランド部を形成すべ
    き部分及びスルーホール回りのみをエッチングレジスト
    パターンで被服すると共に基板裏面の導体層下をマスキ
    ング材で被服し、 エッチングにより基板表面上の露出する導体層をエッチ
    ングして基板表面上のチェックランド部を形成すべき部
    分とスルーホール回り及び基板裏面下に導体層を残し、
    その後基板両面の前記エッチングレジストパターン及び
    マスキング材を除去し、 基板表面の導体層が無くなった面上に印刷又は加工によ
    りソルダーレジスト層を形成し、 導体層のチェックランド部を形成すべき部分のみを露出
    させて基板表面上に感光性ドライフィルムの多重圧着に
    より所定の厚いメッキレジストパターンを形成すると共
    に基板裏面下にマスキング材を形成して基板裏面下を被
    服し、 基板裏面下の広い導体層を一電極とする電気メッキ法に
    より前記露出するチェックランド部を形成すべき部分に
    所定の厚いチェックランド部を形成し、 基板裏面の導体層下のマスキング材を除去して基板表面
    上をマスキング材で被服すると共に基板裏面下のスルー
    ホール回りのみに感光性ドライフィルムを圧着してエッ
    チングレジストパターンを形成してエッチングにより基
    板裏面下のスルーホール回りに導体層を残すことを特徴
    とする高密度プリント配線板の電気検査治具板の製造方
    法。
  2. 【請求項2】絶縁部の両面に銅箔を積層した基板にスル
    ーホール用孔を穿設し、 電気メッキ法により基板両面の銅箔上,銅箔下及びスル
    ーホール用孔の内壁面に銅メッキ層を連続して形成して
    前記基板の両面に銅箔及び銅メッキ層で構成された導体
    層を形成し、 前記基板表面の導体層上のチェックランド部を形成すべ
    き部分及びスルーホール回りのみをエッチングレジスト
    パターンで被服すると共に基板裏面の導体層下をマスキ
    ング材で被服し、 エッチングにより基板表面上の露出する導体層をエッチ
    ングして基板表面上のチェックランド部を形成すべき部
    分とスルーホール回り及び基板裏面下に導体層を残し、
    その後基板両面の前記エッチングレジストパターン及び
    マスキング材を除去し、 基板表面の導体層が無くなった面上に印刷又は加工によ
    りソルダーレジスト層を形成し、 導体層のチェックランド部を形成すべき部分のみを露出
    させて基板表面上に感光性ドライフィルムの多重圧着に
    より所定の厚いメッキレジストパターンを形成すると共
    に基板裏面下にマスキング材を形成して基板裏面下を被
    服し、 基板裏面下の広い導体層を一電極とする電気メッキ法に
    より前記露出するチェックランド部を形成すべき部分に
    所定の厚いチェックランド部を形成し、 基板裏面の導体層下のマスキング材を除去して基板表面
    上をマスキング材で被服すると共に基板裏面下のスルー
    ホール回りのみに感光性ドライフィルムを圧着してエッ
    チングレジストパターンを形成してエッチングにより基
    板裏面下のスルーホール回りに導体層を残し、 基板裏面の露出する絶縁部下にソルダーレジスト層を形
    成し、 基板裏面の導体層下のエッチングレジストパターンを除
    去すると共に基板表面上のメッキレジストパターン及び
    マスキング材を除去し、 基板両面のチェックランド部を含む導体層上,導体層下
    及びスルーホールの内壁面に半田処理又は無電解ニッケ
    ル処理によってコーティング材を被服したことを特徴と
    する高密度プリント配線板の電気検査治具板の製造方
    法。
JP1084250A 1989-04-03 1989-04-03 高密度プリント配線板の電気検査治具板の製造方法 Expired - Lifetime JPH0748583B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1084250A JPH0748583B2 (ja) 1989-04-03 1989-04-03 高密度プリント配線板の電気検査治具板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1084250A JPH0748583B2 (ja) 1989-04-03 1989-04-03 高密度プリント配線板の電気検査治具板の製造方法

Publications (2)

Publication Number Publication Date
JPH02262395A JPH02262395A (ja) 1990-10-25
JPH0748583B2 true JPH0748583B2 (ja) 1995-05-24

Family

ID=13825216

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1084250A Expired - Lifetime JPH0748583B2 (ja) 1989-04-03 1989-04-03 高密度プリント配線板の電気検査治具板の製造方法

Country Status (1)

Country Link
JP (1) JPH0748583B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05327187A (ja) * 1992-05-18 1993-12-10 Ishihara Chem Co Ltd プリント配線板及びその製造法
CN115568085A (zh) * 2021-07-01 2023-01-03 深南电路股份有限公司 一种线路板制备方法以及线路板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT310843B (de) * 1966-06-28 1973-10-25 Photocircuits Corp Verfahren zur Herstellung einer gedruckten Leiterplatte
JPS54132772A (en) * 1978-04-05 1979-10-16 Matsushita Electric Ind Co Ltd Method of producing printed circuit board
JPS59188997A (ja) * 1983-04-11 1984-10-26 イビデン株式会社 ワイヤボンデイング用プリント配線基板の製造方法
JPS60231388A (ja) * 1984-04-25 1985-11-16 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション 基板の活性化方法

Also Published As

Publication number Publication date
JPH02262395A (ja) 1990-10-25

Similar Documents

Publication Publication Date Title
US8383950B1 (en) Metal etch stop fabrication method and structure
EP1942711B1 (en) Method of manufacturing a wiring board including electroplating
KR20060106766A (ko) 전해 도금을 이용한 회로 기판의 제조 방법
US6651324B1 (en) Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer
US6527963B1 (en) Method of manufacturing multilayer wiring boards
JPH0614592B2 (ja) 多層プリント配線板の製造方法
JP3770895B2 (ja) 電解めっきを利用した配線基板の製造方法
JPH0748583B2 (ja) 高密度プリント配線板の電気検査治具板の製造方法
JP2741238B2 (ja) フレキシブルプリント配線板及びその製造方法
CN114900994B (zh) 一种埋入线路式电路板及其制备方法
JP2827472B2 (ja) スルーホールプリント配線基板の製造方法
JP3759755B2 (ja) 恒久的接続のために電気回路の上に隆起した金属接点を作成する方法
JP2002314255A (ja) プリント配線基板、及び、プリント配線基板の製造方法
JP2795475B2 (ja) プリント配線板及びその製造方法
JPH04186731A (ja) 回路部品搭載用端子を備えた回路基板及びその製造法
EP1014436A2 (en) Process for producing a substrate
CN113993293A (zh) 一种细线路板制备方法
JPH10215066A (ja) プリント配線板の製造方法
JP3323114B2 (ja) 密着力強化穴を有する表面実装用パッド
JPH1012987A (ja) 2層配線基板
JPH04323893A (ja) 回路部品搭載用端子を備えた回路基板及びその製造法
JP2000133914A (ja) プリント配線板及びその製造方法
JPS6156639B2 (ja)
JPS5828895A (ja) スルホ−ルプリント配線基板の製造方法
JPH04323894A (ja) 回路部品搭載用端子を備えた回路基板の製造法