JPH04186731A - 回路部品搭載用端子を備えた回路基板及びその製造法 - Google Patents
回路部品搭載用端子を備えた回路基板及びその製造法Info
- Publication number
- JPH04186731A JPH04186731A JP2315584A JP31558490A JPH04186731A JP H04186731 A JPH04186731 A JP H04186731A JP 2315584 A JP2315584 A JP 2315584A JP 31558490 A JP31558490 A JP 31558490A JP H04186731 A JPH04186731 A JP H04186731A
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- circuit wiring
- circuit
- hole
- base material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000002184 metal Substances 0.000 claims abstract description 39
- 229910052751 metal Inorganic materials 0.000 claims abstract description 39
- 239000000463 material Substances 0.000 claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 12
- 230000007797 corrosion Effects 0.000 claims abstract description 9
- 238000005260 corrosion Methods 0.000 claims abstract description 9
- 238000000926 separation method Methods 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 8
- 238000002955 isolation Methods 0.000 claims description 3
- 239000000853 adhesive Substances 0.000 abstract description 5
- 230000001070 adhesive effect Effects 0.000 abstract description 5
- 238000007747 plating Methods 0.000 abstract description 2
- 238000005253 cladding Methods 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000002679 ablation Methods 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
本発明はＩＣ等の回路部品を搭載する為の端子を備えた
回路基板及びその為の製造法に関する。
回路基板及びその為の製造法に関する。
更に具体的に云えば、本発明は、絶縁ベース材上に所要
の回路配線パターンを形成し、この回路配線パターンに
対し一端が電気的に接合すると共に他端が上記絶縁ベー
ス材を貫通して外部に突出する回路部品の為の正確な接
続用パッド又はパンブを備えるような回路部品搭載用端
子を備えた回路基板及びその製造法に関する。
の回路配線パターンを形成し、この回路配線パターンに
対し一端が電気的に接合すると共に他端が上記絶縁ベー
ス材を貫通して外部に突出する回路部品の為の正確な接
続用パッド又はパンブを備えるような回路部品搭載用端
子を備えた回路基板及びその製造法に関する。
「従来技術とその問題点」
この種のＩＣ等の回路部品を搭載する為の端子を備えた
回路基板を製作する手法としては第３図に示す方法があ
る。この手法は、第３図（１）の如く、先ず可撓性又は
硬質の絶縁ベース材２１の一方面に所要の回路配線パタ
ーン２２を形成すると共に、この絶縁べ〜ス材２１の他
方面にエキシマレーザの遮光の為のメタルマスク２３を
形成する。このメタルマスク２３には、回路配線パター
ン２２の位置する該当部分に孔２４を形成するように処
理され、また回路配線パターン２２の表面には接着剤２
５を用いてポリイミドフィルム等からなる保護フィルム
２６が貼着されて表面保護層２７を形成している。
回路基板を製作する手法としては第３図に示す方法があ
る。この手法は、第３図（１）の如く、先ず可撓性又は
硬質の絶縁ベース材２１の一方面に所要の回路配線パタ
ーン２２を形成すると共に、この絶縁べ〜ス材２１の他
方面にエキシマレーザの遮光の為のメタルマスク２３を
形成する。このメタルマスク２３には、回路配線パター
ン２２の位置する該当部分に孔２４を形成するように処
理され、また回路配線パターン２２の表面には接着剤２
５を用いてポリイミドフィルム等からなる保護フィルム
２６が貼着されて表面保護層２７を形成している。
次に、同図（２）の如（、メタルマスク２３の側からエ
キシマレーザＡを照射して回路配線パターン２２に達す
る導通用孔２８を形成する。そこで、同図（３）のよう
に不要なメタルマスク２３の層をエツチング等の手段で
除去したのち、同図（４）のとおり、上記導通用孔２８
に対して一端が回路配線パターン２２に電気的に接合す
ると共に他端が絶縁ベース材２１から外部に突出するよ
うな形状のＩＣ等の回路部品の為の接続用パッド２９又
はバンプを半田等の充填処理で形成する。
キシマレーザＡを照射して回路配線パターン２２に達す
る導通用孔２８を形成する。そこで、同図（３）のよう
に不要なメタルマスク２３の層をエツチング等の手段で
除去したのち、同図（４）のとおり、上記導通用孔２８
に対して一端が回路配線パターン２２に電気的に接合す
ると共に他端が絶縁ベース材２１から外部に突出するよ
うな形状のＩＣ等の回路部品の為の接続用パッド２９又
はバンプを半田等の充填処理で形成する。
ここで、メタルマスク２３を除去する工程では回路配線
パターン２２の裏面もエツチング液にさらされ損傷を受
けて陥部２２Ａを形成し、極端な場合には回路配線パタ
ーン２２に貫通孔が形成される虞もある。その損傷の受
ける度合いは、回路配線パターン２２を形成する銅箔と
絶縁ベース材２１に使用するポリイミドフィルムとを接
着する際の接着性を向上させる為に通常施す銅箔裏面に
対する処理層の耐エツチング性のばらつきの他、メタル
マスク２３表面の汚れ、メタルマスク２３層の厚さのば
らつきや導通用孔２８の内部に於けるエツチング液の更
新度合いのばらつき等により影響を受ける。導通用孔２
８に位置する回路配線パターン２２部分のこのような損
傷度合のばらつきは接続用パッド又はバンプ２９の大き
さや高さのばらつきの要因となるので、これではＩＣ等
の回路部品を搭載する際の接続不良の原因となって好ま
しくない。
パターン２２の裏面もエツチング液にさらされ損傷を受
けて陥部２２Ａを形成し、極端な場合には回路配線パタ
ーン２２に貫通孔が形成される虞もある。その損傷の受
ける度合いは、回路配線パターン２２を形成する銅箔と
絶縁ベース材２１に使用するポリイミドフィルムとを接
着する際の接着性を向上させる為に通常施す銅箔裏面に
対する処理層の耐エツチング性のばらつきの他、メタル
マスク２３表面の汚れ、メタルマスク２３層の厚さのば
らつきや導通用孔２８の内部に於けるエツチング液の更
新度合いのばらつき等により影響を受ける。導通用孔２
８に位置する回路配線パターン２２部分のこのような損
傷度合のばらつきは接続用パッド又はバンプ２９の大き
さや高さのばらつきの要因となるので、これではＩＣ等
の回路部品を搭載する際の接続不良の原因となって好ま
しくない。
「発明の目的及び構成」
本発明はメタルマスクを除去する為のエツチングの際に
回路配線パターンに損傷を与えるような事態を確実に阻
止し、これによってＩＣ等の回路部品を搭載する際に接
続不良を好適に防止できるようにした精度の高い回路部
品搭載用端子を備えた回路基板及びその為の製造法を提
供するものである。
回路配線パターンに損傷を与えるような事態を確実に阻
止し、これによってＩＣ等の回路部品を搭載する際に接
続不良を好適に防止できるようにした精度の高い回路部
品搭載用端子を備えた回路基板及びその為の製造法を提
供するものである。
その為に本発明によれば、絶縁ベース材上に所要の回路
配線パターンを有し、この回路配線パターンに一端が電
気的に接合されると共に他端が上記絶縁ベース材を貫通
して外部に突出する回路部品の為の接続用パッド又はバ
ンプを備える回路基板に於いて、上記回路配線パターン
はその表面に耐腐食性の優れた金属層を備えた回路部品
搭載用端子を備えた回路基板が提供される。また、その
為に、絶縁ベース材の一方面に所要の回路配線パターン
を形成すると共にこの絶縁ベース材の他方面にメタルマ
スクを形成し、このメタルマスクには上記回路配線パタ
ーンの位置する該当部分に孔を形成すると共にこの回路
基板の外形に適合した形状の分離用溝孔を形成するよう
に処理される。
配線パターンを有し、この回路配線パターンに一端が電
気的に接合されると共に他端が上記絶縁ベース材を貫通
して外部に突出する回路部品の為の接続用パッド又はバ
ンプを備える回路基板に於いて、上記回路配線パターン
はその表面に耐腐食性の優れた金属層を備えた回路部品
搭載用端子を備えた回路基板が提供される。また、その
為に、絶縁ベース材の一方面に所要の回路配線パターン
を形成すると共にこの絶縁ベース材の他方面にメタルマ
スクを形成し、このメタルマスクには上記回路配線パタ
ーンの位置する該当部分に孔を形成すると共にこの回路
基板の外形に適合した形状の分離用溝孔を形成するよう
に処理される。
そして、次に上記回路配線パターンの表面に耐腐食性の
優れた金属層を被着形成した後、上記メタルマスク側か
らエキシマレーザを照射して上記孔及び分離用溝孔の部
位から上記回路配線パターンに達する導通用孔を形成す
ると共に分離用溝を形成するものである。
優れた金属層を被着形成した後、上記メタルマスク側か
らエキシマレーザを照射して上記孔及び分離用溝孔の部
位から上記回路配線パターンに達する導通用孔を形成す
ると共に分離用溝を形成するものである。
次いで上記メタルマスクと上記導通用孔に露出している
回路配線パターン部分をエツチング除去し、最後に上記
導通用孔に対して一端が上記回路配線パターンに電気的
に接合すると共に他端が上記絶縁ベース材の外部に向か
って突出する回路部品の為の接続用パッド又はバンプを
形成する各工程を含む回路部品搭載用端子を備えた回路
基板の製造手法も提供される。
回路配線パターン部分をエツチング除去し、最後に上記
導通用孔に対して一端が上記回路配線パターンに電気的
に接合すると共に他端が上記絶縁ベース材の外部に向か
って突出する回路部品の為の接続用パッド又はバンプを
形成する各工程を含む回路部品搭載用端子を備えた回路
基板の製造手法も提供される。
「実 施 例」
以下、図示の実施例を参照しながら本発明を更に詳述す
る。第１図は本発明の一実施例に従った回路部品搭載用
端子を備えた回路基板の要部を概念的に示す拡大断面構
成図であって、可撓性又は硬質の絶縁ベース材ｌの一方
面の所要位置には、耐腐食性の高い金属層６で被覆され
た回路配線パターン２が形成されており、上記絶縁ベー
ス材】及びこの回路配線パターン２を含めて絶縁ベース
材１の上面側から上記金属層６に達する導通用孔１０に
は一端が上記回路配線パターン２に電気的に接合すると
共に他端が絶縁ベース材ｌの外部に突出するＩＣ等の回
路部品の為の接続用パッド又はバンプ１１が形成されて
いる。また、回路配線パターン２の表面側には接着剤７
によりポリイミドフィルム等の保護フィルム８が貼着さ
れて表面保護層９を構成している。この表面保護層９は
、上記の如きフィルム部材に限らず、ワニス状ポリイミ
ド樹脂や絶縁性カバーコートインク等を印刷塗布して形
成することも可能である。
る。第１図は本発明の一実施例に従った回路部品搭載用
端子を備えた回路基板の要部を概念的に示す拡大断面構
成図であって、可撓性又は硬質の絶縁ベース材ｌの一方
面の所要位置には、耐腐食性の高い金属層６で被覆され
た回路配線パターン２が形成されており、上記絶縁ベー
ス材】及びこの回路配線パターン２を含めて絶縁ベース
材１の上面側から上記金属層６に達する導通用孔１０に
は一端が上記回路配線パターン２に電気的に接合すると
共に他端が絶縁ベース材ｌの外部に突出するＩＣ等の回
路部品の為の接続用パッド又はバンプ１１が形成されて
いる。また、回路配線パターン２の表面側には接着剤７
によりポリイミドフィルム等の保護フィルム８が貼着さ
れて表面保護層９を構成している。この表面保護層９は
、上記の如きフィルム部材に限らず、ワニス状ポリイミ
ド樹脂や絶縁性カバーコートインク等を印刷塗布して形
成することも可能である。
第２図（１）〜（４）はその為の製造工程図を示すもの
であって、先ず同図（１）の如く例えば接着層のあるも
の又は無接着剤型の可撓性或いは硬質の両面銅張積層板
等の材料を用意し、これにフォトエツチング処理を施し
て絶縁ベース材ｌの一方面に対して所要の回路配線パタ
ーン２を形成し、またその他方面にはメタルマスク３を
形成する。このメタルマスク３は図のように回路配線パ
ターン２の位置する該当個所に孔４を有するように形成
すると共に、製品の外形に沿って形成した分離用溝孔５
を備えるように形成されている。そこで、同図（２）に
示す如く、回路配線パターン２め表面には耐腐食性の高
い金属層６をメツキ等の手段で形成し、次いでその金属
層６の表面には接着剤７を用いてポリイミドフィルム等
の保護フィルム８を貼着することによって表面保護層９
を形成しである。
であって、先ず同図（１）の如く例えば接着層のあるも
の又は無接着剤型の可撓性或いは硬質の両面銅張積層板
等の材料を用意し、これにフォトエツチング処理を施し
て絶縁ベース材ｌの一方面に対して所要の回路配線パタ
ーン２を形成し、またその他方面にはメタルマスク３を
形成する。このメタルマスク３は図のように回路配線パ
ターン２の位置する該当個所に孔４を有するように形成
すると共に、製品の外形に沿って形成した分離用溝孔５
を備えるように形成されている。そこで、同図（２）に
示す如く、回路配線パターン２め表面には耐腐食性の高
い金属層６をメツキ等の手段で形成し、次いでその金属
層６の表面には接着剤７を用いてポリイミドフィルム等
の保護フィルム８を貼着することによって表面保護層９
を形成しである。
続いて、同図（３）のようにエキシマレーザ光Ａをメタ
ルマスク３側から照射して後述のＩＣ等の回路部品の搭
載用端子を形成する為の導通用孔ＩＯと分離用溝５Ａを
アブレーション形成する。
ルマスク３側から照射して後述のＩＣ等の回路部品の搭
載用端子を形成する為の導通用孔ＩＯと分離用溝５Ａを
アブレーション形成する。
次いで、同図（４）の如く、メタルマスク３の層をエツ
チング除去するが、その際に導通用孔１０の底部の部位
に於ける回路配線パターン２の部分もエツチング除去さ
れる。そこで、導通用孔１０に対する半田等の充填処理
を施すことによって、一端が回路配線パターン２に電気
的に接合すると共に他端が絶縁ベース材１の外部に突出
するＩＣ等の回路部品の為の接続用パッド又はバンプ１
１を形成することが可能となる。
チング除去するが、その際に導通用孔１０の底部の部位
に於ける回路配線パターン２の部分もエツチング除去さ
れる。そこで、導通用孔１０に対する半田等の充填処理
を施すことによって、一端が回路配線パターン２に電気
的に接合すると共に他端が絶縁ベース材１の外部に突出
するＩＣ等の回路部品の為の接続用パッド又はバンプ１
１を形成することが可能となる。
「発明の効果」
本発明による回路部品搭載用端子を備えた回路基板及び
その製造法によれば、回路配線パターンの表面を耐腐食
性の高い金属層で被覆するように形成できるので、メタ
ルマスクのエツチング除去の際に回路配線パターンの一
部を貫通するまでエツチングしても、導通用孔の底部の
導通は上記の金属層の存在により失われることはなく、
また、そのエツチング処理により導通用孔の深さの増す
度合は回路配線パターンの導体厚さに従って常に一定な
ものとなる。
その製造法によれば、回路配線パターンの表面を耐腐食
性の高い金属層で被覆するように形成できるので、メタ
ルマスクのエツチング除去の際に回路配線パターンの一
部を貫通するまでエツチングしても、導通用孔の底部の
導通は上記の金属層の存在により失われることはなく、
また、そのエツチング処理により導通用孔の深さの増す
度合は回路配線パターンの導体厚さに従って常に一定な
ものとなる。
従って、ＩＣ等の回路部品との接続の際、接続不良とな
る接続用パッド又はバンプに於ける大きさのばらつきや
高さのばらつきを好適に解消できることとなるので、接
続信頼性の極めて高い回路部品搭載用端子を備えた回路
基板を安定に提供することが可能である。
る接続用パッド又はバンプに於ける大きさのばらつきや
高さのばらつきを好適に解消できることとなるので、接
続信頼性の極めて高い回路部品搭載用端子を備えた回路
基板を安定に提供することが可能である。
第１図は本発明の一実施例による回路部品搭載用端子を
備えた回路基板の概念的な要部拡大断面構成図、 第２図はその為の一製造工程図、そして、第３図は従来
手法に従った回路部品搭載用端子を備えた回路基板の製
造工程図である。 ｌは絶縁ベース材、２は回路配線パターン、３はメタル
マスク、４は孔、５Ａは分離用溝、６は金属層、７は接
着剤、８は保護フィルム、９は表面保護層、ｌＯは導通
用孔、１１は接続用パッド又はバンプである。 第１図 第３図
備えた回路基板の概念的な要部拡大断面構成図、 第２図はその為の一製造工程図、そして、第３図は従来
手法に従った回路部品搭載用端子を備えた回路基板の製
造工程図である。 ｌは絶縁ベース材、２は回路配線パターン、３はメタル
マスク、４は孔、５Ａは分離用溝、６は金属層、７は接
着剤、８は保護フィルム、９は表面保護層、ｌＯは導通
用孔、１１は接続用パッド又はバンプである。 第１図 第３図
Claims (2)
- （１）絶縁ベース材上に所要の回路配線パターンを有し
、この回路配線パターンに一端が電気的に接合されると
共に他端が上記絶縁ベース材を貫通して外部に突出する
回路部品の為の接続用パッド又はバンプを備える回路基
板に於いて、上記回路配線パターンはその表面に耐腐食
性の優れた金属層を備えることを特徴とする回路部品搭
載用端子を備えた回路基板。 - （２）絶縁ベース材の一方面に所要の回路配線パターン
を形成すると共にこの絶縁ベース材の他方面にメタルマ
スクを形成し、このメタルマスクには上記回路配線パタ
ーンの位置する該当部分に孔を形成すると共にこの回路
基板の外形に適合した形状の分離用溝孔を形成するよう
に処理し、次に上記回路配線パターンの表面に耐腐食性
の優れた金属層を被着形成した後、上記メタルマスク側
からエキシマレーザを照射して上記孔及び分離用溝孔の
部位から上記回路配線パターンに達する導通用孔を形成
すると共に分離用溝を形成し、次いで上記メタルマスク
と上記導通用孔に露出している回路配線パターン部分を
エッチング除去し、最後に上記導通用孔に対して一端が
上記回路配線パターンに電気的に接合すると共に他端が
上記絶縁ベース材の外部に向かって突出する回路部品の
為の接続用パッド又はバンプを形成する各工程を含む回
路部品搭載用端子を備えた回路基板の製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2315584A JP2649438B2 (ja) | 1990-11-20 | 1990-11-20 | 回路部品搭載用端子を備えた回路基板及びその製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2315584A JP2649438B2 (ja) | 1990-11-20 | 1990-11-20 | 回路部品搭載用端子を備えた回路基板及びその製造法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04186731A true JPH04186731A (ja) | 1992-07-03 |
| JP2649438B2 JP2649438B2 (ja) | 1997-09-03 |
Family
ID=18067115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2315584A Expired - Fee Related JP2649438B2 (ja) | 1990-11-20 | 1990-11-20 | 回路部品搭載用端子を備えた回路基板及びその製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2649438B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5746868A (en) * | 1994-07-21 | 1998-05-05 | Fujitsu Limited | Method of manufacturing multilayer circuit substrate |
| US6699395B1 (en) * | 2000-10-18 | 2004-03-02 | Storage Technology Corporation | Method of forming alignment features for conductive devices |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS519578A (en) * | 1974-07-12 | 1976-01-26 | Sharp Kk | Handotaisochino seizoho |
| JPS5845824A (ja) * | 1981-08-31 | 1983-03-17 | ウエスチングハウス・エレクトリツク・コ−ポレ−シヨン | 管内側のピ−ニング方法 |
| JPH02213495A (ja) * | 1989-02-13 | 1990-08-24 | Furukawa Electric Co Ltd:The | 電子機器用銅箔 |
-
1990
- 1990-11-20 JP JP2315584A patent/JP2649438B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS519578A (en) * | 1974-07-12 | 1976-01-26 | Sharp Kk | Handotaisochino seizoho |
| JPS5845824A (ja) * | 1981-08-31 | 1983-03-17 | ウエスチングハウス・エレクトリツク・コ−ポレ−シヨン | 管内側のピ−ニング方法 |
| JPH02213495A (ja) * | 1989-02-13 | 1990-08-24 | Furukawa Electric Co Ltd:The | 電子機器用銅箔 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5746868A (en) * | 1994-07-21 | 1998-05-05 | Fujitsu Limited | Method of manufacturing multilayer circuit substrate |
| US5976393A (en) * | 1994-07-21 | 1999-11-02 | Fujitsu Limited | Method of manufacturing multilayer circuit substrate |
| US6699395B1 (en) * | 2000-10-18 | 2004-03-02 | Storage Technology Corporation | Method of forming alignment features for conductive devices |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2649438B2 (ja) | 1997-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001177045A (ja) | 半導体装置及びその製造方法 | |
| KR101068539B1 (ko) | 전해 도금을 이용한 배선 기판의 제조 방법 | |
| JP2001036253A (ja) | 多層配線回路基板及びその製造方法 | |
| US9596765B2 (en) | Manufacturing method for component incorporated substrate and component incorporated substrate manufactured using the method | |
| JP3246959B2 (ja) | バンプを備えた回路基板及びその製造法 | |
| JP2649438B2 (ja) | 回路部品搭載用端子を備えた回路基板及びその製造法 | |
| JP3207266B2 (ja) | 回路部品搭載用端子を備えた回路配線基板の製造法 | |
| JP2957747B2 (ja) | 回路部品搭載用端子を備えた回路基板の製造法 | |
| JP2539287B2 (ja) | 回路部品搭載用端子を備えた回路基板の製造法 | |
| JPH01173694A (ja) | 両面スルホールフィルムキャリアの製造方法 | |
| JPH04323893A (ja) | 回路部品搭載用端子を備えた回路基板及びその製造法 | |
| JP3224056B2 (ja) | バンプを備えた可撓性回路基板及びその製造法 | |
| JP3002307B2 (ja) | 回路部品試験用可撓性回路基板の製造法 | |
| JPH1051094A (ja) | プリント配線板及びその製造方法 | |
| KR19990002341A (ko) | 이형칩부품 혼재실장용 인쇄회로기판 및 그 제조방법 | |
| JPS6372193A (ja) | 回路板 | |
| JPH0748583B2 (ja) | 高密度プリント配線板の電気検査治具板の製造方法 | |
| JP2938592B2 (ja) | 回路部品搭載用端子を備えた可撓性回路基板及びその製造法 | |
| JP3978906B2 (ja) | Ｉｃパッケージ | |
| JPH0491494A (ja) | スルーホールプリント配線基板の製造方法 | |
| JPH0734445B2 (ja) | Ｉｃ搭載用可撓性回路基板の製造法 | |
| JP3323114B2 (ja) | 密着力強化穴を有する表面実装用パッド | |
| JP2911273B2 (ja) | 回路部品試験用可撓性回路基板及びその製造法 | |
| JP3002306B2 (ja) | 回路部品試験用可撓性回路基板及びその製造法 | |
| JPH03225992A (ja) | 面付け部品搭載プリント基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080516 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090516 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090516 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100516 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |