KR19990002341A

KR19990002341A - 이형칩부품 혼재실장용 인쇄회로기판 및 그 제조방법

Info

Publication number: KR19990002341A
Application number: KR1019970025916A
Authority: KR
Inventors: 김우영; 윤태동
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1997-06-19
Filing date: 1997-06-19
Publication date: 1999-01-15

Abstract

회로패턴층이 형성된 기판에 요홈이 형성되어 있고, 그 요홈면에는 기판에 형성된 회로패턴층과 관통공의 내벽에 형성된 패턴층에 의해 연결되도록 형성된 서브회로패턴층이 마련되며, 요홈에 기판실장(COB)형 칩부품이 안착되어 그 요홈면의 서브회로패턴층과 전기적으로 접속되도록 실장되는 동시에 기판의 상면에는 리드프레임을 구비한 일반 패키지형 칩부품이 실장되도록 구성된 것을 특징으로 하는 이형칩부품 혼재실장용 인쇄회로기판 및 그 제조방법이 개시된다.

Description

이형칩부품 혼재실장용 인쇄회로기판 및 그 제조방법

본 발명은 반도체 칩이나 저항 칩과 같은 소형 전자부품이 실장되는 인쇄회로기판 및 그 제조방법에 관한 것으로서, 특히 패키징되지 않은 칩 소자가 기판에 직접적으로 실장되는(COB형) 칩부품과 리드프레임에 탑재되어 패키징된 일반 실장형 칩부품이 혼재된 상태로 실장되는 이형칩부품 혼재실장용 인쇄회로기판 및 그 제조방법에 관한 것이다.

반도체 칩과 같은 집적회로(IC) 소자는 통상 리드프레임에 탑재되어 수지몰딩으로 패키징된 상태에서 금속마스크를 이용한 스크린 인쇄방법을 통하여 회로기판의 패턴형성부에 도포된 크림 솔더의 솔더링에 의해 리드프레임이 회로기판(PCB)의 회로패턴과 접속되도록 실장된다.

그런데, 최근에는 전자기기의 소형정밀화에 따른 대응이 가능하도록 패키징 과정을 거치지 않은 집적회로 소자(Bare Chip)를 회로기판에 직접적으로 실장하는 경우가 많다. 이러한 칩부품을 기판 실장형 칩부품(COB; Chip On Board)이라고 하는데, 통상 도 1에 도시된 바와 같이 리드프레임에 의해 실장되는 일반 패키지형 칩부품(10a, 10b, 10c)과 혼재된 상태로 회로기판에 실장된다.

상기한 기판 실장형 칩부품(이하, COB형 칩부품이라고 기재함)은 기판 실장 형태에 따라 정의되는 플립 칩(Flip Chip; 20)과 와이어 본딩(Wire Bonding; 30) 칩이 있다. 도 1에 도시된 바와 같이 상기 플립 칩(20)은 기판(100)과의 사이에 일정한 갭이 유지될 수 있도록 칩(20)의 저면에 예컨대, Sn/Pb 공정 솔더합금으로 일정 두께의 솔더 범퍼(21)를 형성하고, 기판 실장시 상기 범퍼(21)를 가열하여 예컨대, 동박 코팅(Cu Thin Film Coating)에 의해 기판(100)에 형성된 회로패턴층(110)의 전극부와 솔더링에 의해 접속되도록 실장된다. 반면에, 와이어 본딩 칩(30)은 본드나 양면절연 테이프와 같은 접착재(31)에 의해 기판(100)에 접착된 후, 칩(30) 내부의 회로와 기판(100)의 회로패턴층(110)이 와이어(32)에 의해 전기적으로 연결되도록 본딩된 다음, 수지몰딩(33)에 의해 보호되도록 실장된다.

상기한 COB형 칩부품(20)(30)과 리드프레임을 구비한 패키지형 칩부품(10a, 10b, 10c)이 혼재된 상태로 기판에 실장되는 경우에 있어서, 패키지형 칩부품(10a, 10b, 10c)을 먼저 실장하게 되면, 솔더링시 기판(100)의 회로패턴층(110)이 산화되어 나중에 실장되는 COB형 칩부품(20)(30)의 와이어 본딩이 매우 어려운 문제점이 있다. 반대로, COB형 칩부품(20)(30)을 먼저 실장하게 되면, 도 2 및 도 3에 도시된 바와 같이 패키지형 칩부품(10a, 10b, 10c)의 실장시 금속마스크(200)에 COB형 칩부품(20)(30)을 보호하기 위한 돌출부(220)(230)를 형성하여 하는데, 그 제작이 용이하지 않을 뿐만 아니라 제작비용이 증가한다. 그리고, 이러한 돌출부(220)(230)를 가지는 금속마스크(200)를 이용하여 기판(100)에 크림 솔더(210)를 도포하는 경우, 도시된 바와 같이 크림 솔더 도포용 스퀴지(300)가 상기 돌출부(220)(230)의 주위에서 들뜨게 되어 소위, 데드 스페이스(dead space)라는 공간부(s)가 형성되므로 그 공간부(s)에는 솔더가 도포가 되지 않는다. 따라서, 상기 공간부(s)에는 칩부품을 배치할 수 없으므로 콤팩트한 회로기판 제작이 어렵다. 또한, 상기 돌출부(220)(230)에 대한 대응을 위하여 낮은 경도의 스퀴지를 사용해야 하므로 솔더 도포에 대한 균일도가 저하되어 칩부품의 접속 신뢰도가 떨어지는 문제점이 있다.

본 발명이 이루고자 하는 기술적 과제는 상기와 같은 종래의 문제점을 해결하기 위해 창출된 것으로서, 본 발명의 목적은 COB형 칩부품과 리드프레임을 구비한 패키지형 칩부품의 혼재 실장시 고밀도 실장이 가능하도록 실장효율 및 신뢰도를 향상시킬 수 있는 이형칩부품 혼재실장용 인쇄회로기판 및 그 제조방법을 제공함에 있다.

도 1은 종래의 이형칩부품이 혼재되어 실장된 인쇄회로기판을 나타내 보인 개략적 단면도,

도 2는 도 1의 이형칩부품이 인쇄회로기판에 실장되는 상태를 나타내 보인 개략적 단면도,

도 3은 도 2를 화살표 A 방향에서 본 개략적 단면도,

도 4는 본 발명에 따른 이형칩부품 혼재실장용 인쇄회로기판을 나타내 보인 개략적 단면도,

도 5는 본 발명에 따른 이형칩부품 혼재실장용 인쇄회로기판에 패키지형 칩부품을 실장하는 과정을 나타내 보인 개략적 단면도, 그리고

도 6 내지 도 8은 본 발명에 따른 이형칩부품 혼재실장용 인쇄회로기판의 제조방법을 설명하기 위한 개략도이다.

*도면의 주요부분에 대한 부호의 설명*

10a, 10b, 10c...리드프레임 패키지형 칩 20...플립칩

21...범퍼 30...와이어본딩 칩

31...접착재 32...와이어

33...수지몰딩 100...인쇄회로기판

110...동박 회로패턴층 200...금속마스크

210...크림 솔더 220, 230...돌출부

300...이형칩부품 혼재실장용 인쇄회로기판 310...동박 회로패턴층

320...관통공 330, 330'...요홈

331...수지몰딩부

상기 목적을 달성하기 위하여 본 발명에 따른 이형칩부품 혼재실장용 인쇄회로기판은, 기판실장형 칩부품과 리드프레임에 의해 실장되는 패키지형 칩부품이 혼재된 상태로 실장되도록 회로패턴층이 형성되어 있는 이형칩부품 혼재실장용 인쇄회로기판에 있어서, 상기 회로기판에는 요홈이 형성되어 있고, 그 요홈면에는 상기 회로패턴층과 연결되도록 형성된 회로패턴층이 마련되며, 상기 기판실장형 칩부품은 상기 요홈에 안착되어 그 요홈면의 회로패턴층과 전기적으로 접속되도록 실장되는 것을 특징으로 한다.

그리고, 상기 목적을 달성하기 위하여 본 발명에 따른 이형칩부품 혼재실장용 인쇄회로기판의 제조방법은, 기판상에 노광과정을 통하여 회로패턴층을 형성하는 단계를 포함하는 인쇄회로기판의 제조방법에 있어서, 상기 기판상에 적어도 하나 이상의 요홈을 형성하는 단계와; 상기 회로패턴층과 연결되도록 상기 요홈면에 회로패턴층을 형성하는 단계;를 포함하는 것을 특징으로 한다.

상기 본 발명에 의한 이형칩부품 혼재실장용 인쇄회로기판 및 그 제조방법 있어서, 특히 상기 인쇄회로기판은 적어도 둘 이상의 기판이 적층된 다층 기판으로서, 상기 요홈은 기판실장형 칩부품이 실장되어 수지몰딩에 의해 충전되는 것이 바람직하며, 그 수지몰딩의 노출면은 상기 인쇄회로기판의 칩부품 실장면과 동일한 레벨로 충전되는 것이 바람직하다.

이하, 첨부된 도면을 참조하여 바람직한 실시예에 따른 본 발명의 이형칩부품 혼재실장용 인쇄회로기판 및 그 제조방법을 상세히 설명한다.

도 4를 참조하면 본 발명에 따른 이형칩부품 혼재실장용 인쇄회로기판은, 적어도 둘 이상의 기판(301)(302)이 적층된 다층 구조를 가지며 회로패턴층(310)이 형성된 기판(302)의 칩부품 실장면에는 적어도 하나 이상의 요홈(330)과 관통공(320)이 형성되어 있다. 그리고, 상기 요홈(330)면에는 관통공(320)의 내벽에 코팅된 패턴층(311)에 의해 상기 회로패턴층(310)과 연결되도록 형성된 서브회로패턴층(312)이 마련되어 있고, 상기 요홈(330)에는 기판실장형 부품 즉, COB형 칩부품(30)이 와이어(32)에 의해 본딩되어 상기 서브회로패턴층(312)과 전기적으로 접속되도록 실장되며, 상기 요홈(330)의 공간부에는 용융수지의 충전에 의해 형성된 수지몰딩부(331)가 형성된다. 또한, 상기 회로패턴층(310)이 형성된 기판(302)의 칩부품 실장면에 예컨대, 반도체 칩 패키지와 같이 솔더링에 의해 리드프레임이 기판에 접속되는 일반 실장형 패키지 칩부품(10a)(10b)이 실장되어 있는 구성을 가진다.

상기 구성에 있어서, 상기 수지몰딩부(331)의 상방 노출면은 상기 인쇄회로기판(300)의 칩부품 실장면과 동일한 레벨로 형성되도록 충전되는 것이 바람직하다.

상기 구성을 가지는 본 발명에 따른 이형칩부품 혼재실장용 인쇄회로기판에 의하면 COB형 칩부품과 리드프레임을 구비한 패키지형 칩부품이 혼재된 상태로 기판에 실장되는 경우에 있어서, COB형 칩부품(30)을 먼저 실장하게 되더라도 도 5에 도시된 바와 같이 패키지형 칩부품(10a, 10c)의 실장시 COB형 칩부품(30)을 보호하기 위한 돌출부가 배제된 통상의 평판형의 금속마스크(230')를 사용할 수 있다.

이하에서는 도 6 내지 도 8을 참조하여 본 발명에 의한 이형칩부품 혼재실장용 인쇄회로기판의 제조방법을 설명한다.

본 발명에 의한 플립 칩 실장용 인쇄회로기판의 제조방법은 도면에 도시되어 있지는 않으나, 예컨대 메탈 코어를 식각 또는 타발하여 앵커홀을 형성하는 단계와, 상기 단계의 결과물에 수지층과 금속호일층을 순차적으로 적층하여 다수의 관통공을 형성하고 그 관통공 내에 전도성물질을 코팅하는 단계와, 노광과정을 통하여 기판상에 회로패턴층을 형성하는 단계를 포함하는 통상의 다층 인쇄회로기판의 제조과정에 있어서, 도 6 및 도 7에 도시된 바와 같이 상기 다층 기판중 내층 기판(302)과 그 상층부에 적층되는 상층 기판(301)에 예컨대, 드릴링 등의 가공에 의해 적어도 하나 이상의 계단식 요홈(330)을 형성하고, 상기 내층 기판(302)의 하면에 외층 기판(303)을 적층한 다음, 적층된 다층 기판(300)에 관통공(320)을 형성하고 그 내벽에 동박(Cu coating film)의 코팅층(211)을 형성함으로써 각 기판(301)(302)(303)에 형성된 동박의 회로패턴층을 전기적으로 연결하여 기판을 완성하게 된다.

상기 구조의 이형칩부품 혼재실장용 인쇄회로기판에 있어서, 상기 요홈(330)에는 기판실장형 칩부품 즉, COB형 칩부품(30)이 실장되어 수지몰딩되고, 그 외의 기판(301)면에는 리드프레임을 구비한 패키지형 칩부품이 통상의 스크린 인쇄방법에 의해 실장된다.

한편, 본 발명에 의한 이형칩부품 혼재실장용 인쇄회로기판 제조방법의 다른 실시예에 의하면 도 8에 도시된 바와 같이 통상의 다층 인쇄회로기판 제조과정에 의해 적층완료된 기판에 예컨대, 드릴링 등의 가공에 의해 적어도 하나 이상의 요홈(330')을 형성할 수도 있다. 이때, 각 기판에 형성된 동박(Cu coating film)의 회로패턴층이 손상되지 않도록 정밀한 가공이 필요하다.

이상에서 설명된 바와 같이 본 발명에 의한 이형칩부품 혼재실장용 인쇄회로기판 및 그 제조방법에 따르면, COB형 칩부품과 리드프레임을 구비한 패키지형 칩부품의 혼재 실장시 고밀도 실장이 가능하므로 칩부품의 실장효율 및 기판 접속 신뢰도를 향상시킬 수 있고, 또한 스크린 프린터 과정에 있어서 통상의 평판형 마스크 이용이 가능하므로 제작비용을 절감할 수 있다.

Claims

기판실장형 칩부품과 리드프레임에 의해 실장되는 패키지형 칩부품이 혼재된 상태로 실장되도록 회로패턴층이 형성되어 있는 이형칩부품 혼재실장용 인쇄회로기판에 있어서,

상기 인쇄회로기판에는 요홈이 형성되어 있고, 그 요홈면에는 상기 회로패턴층과 연결되도록 형성된 회로패턴층이 마련되며, 상기 기판실장형 칩부품은 상기 요홈에 안착되어 그 요홈면의 회로패턴층과 전기적으로 접속되도록 실장되는 것을 특징으로 하는 이형칩부품 혼재실장용 인쇄회로기판.
제1항에 있어서,

상기 요홈은 기판실장형 칩부품이 실장되어 수지몰딩에 의해 충전되는 것을 특징으로 하는 이형칩부품 혼재실장용 인쇄회로기판.
제2항에 있어서,

상기 수지몰딩의 노출면은 상기 인쇄회로기판의 칩부품 실장면과 동일한 레벨로 형성되도록 충전되는 것을 특징으로 하는 이형칩부품 혼재실장용 인쇄회로기판.
제1항에 있어서,

상기 인쇄회로기판은 적어도 둘 이상의 기판이 적층된 다층 기판인 것을 특징으로 하는 이형칩부품 혼재실장용 인쇄회로기판.
기판상에 노광과정을 통하여 회로패턴층을 형성하는 단계를 포함하는 인쇄회로기판의 제조방법에 있어서,

상기 기판상에 적어도 하나 이상의 요홈을 형성하는 단계와;

상기 회로패턴층과 연결되도록 상기 요홈면에 회로패턴층을 형성하는 단계;를 포함하는 것을 특징으로 하는 이형칩부품 혼재실장용 인쇄회로기판의 제조방법.
제5항에 있어서,

상기 요홈에 기판실장형 칩부품을 실장하고 수지 충전에 의해 몰딩하는 단계를 더 포함하는 것을 특징으로 하는 이형칩부품 혼재실장용 인쇄회로기판의 제조방법.
제5항에 있어서,

상기 수지몰딩의 노출면은 상기 인쇄회로기판상의 칩부품 실장면과 동일한 레벨로 형성되도록 충전되는 것을 특징으로 하는 이형칩부품 혼재실장용 인쇄회로기판의 제조방법.
제5항에 있어서,

상기 인쇄회로기판은 적어도 둘 이상의 기판이 적층된 다층 기판인 것을 특징으로 하는 이형칩부품 혼재실장용 인쇄회로기판.