JP3044415B2 - 電子回路モジュール - Google Patents
電子回路モジュールInfo
- Publication number
- JP3044415B2 JP3044415B2 JP27425191A JP27425191A JP3044415B2 JP 3044415 B2 JP3044415 B2 JP 3044415B2 JP 27425191 A JP27425191 A JP 27425191A JP 27425191 A JP27425191 A JP 27425191A JP 3044415 B2 JP3044415 B2 JP 3044415B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- hole
- blind
- circuit module
- electronic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【０００１】
【産業上の利用分野】本願発明は、回路基板上にＩＣな
らびにこれと協働して特定の電子回路を構成するべき複
数個の電子部品を搭載して構成されるいわゆるハイブリ
ッドＩＣ等の電子回路モジュールに関し、詳しくは、基
板上への実装密度をより高めることができるとともに、
上下高さを抑制することができるように構成したものに
関する。
らびにこれと協働して特定の電子回路を構成するべき複
数個の電子部品を搭載して構成されるいわゆるハイブリ
ッドＩＣ等の電子回路モジュールに関し、詳しくは、基
板上への実装密度をより高めることができるとともに、
上下高さを抑制することができるように構成したものに
関する。
【０００２】
【従来の技術および発明が解決しようとする課題】従前
の一般的なハイブリッドＩＣは、図８に示すように、回
路基板１の表面および裏面に所定の配線パターン２，３
を形成しておくとともに、これら表面および裏面の各配
線パターン２，３を適当な部位において貫通スルーホー
ル４によって結線しておき、これらの配線パターン２，
３の所定部位に、ＩＣ４を直接ボンディングするととも
にその周辺のパターンに対してワイヤボンディングを施
す一方、回路基板上のその余の配線パターン上には上記
ＩＣと協働して特定の電子回路を構成するべく、チップ
型抵抗器、面実装型のコンデンサー、トランジスタ、等
の複数個の電子部品５…がハンダ付けによって搭載され
ている。
の一般的なハイブリッドＩＣは、図８に示すように、回
路基板１の表面および裏面に所定の配線パターン２，３
を形成しておくとともに、これら表面および裏面の各配
線パターン２，３を適当な部位において貫通スルーホー
ル４によって結線しておき、これらの配線パターン２，
３の所定部位に、ＩＣ４を直接ボンディングするととも
にその周辺のパターンに対してワイヤボンディングを施
す一方、回路基板上のその余の配線パターン上には上記
ＩＣと協働して特定の電子回路を構成するべく、チップ
型抵抗器、面実装型のコンデンサー、トランジスタ、等
の複数個の電子部品５…がハンダ付けによって搭載され
ている。
【０００３】ところで、近年の半導体製造技術の進歩に
伴い、上記ＩＣ４のベアチップそれ自体の薄型化、ある
いはワイヤボンディング技術の改善により、樹脂封止後
のＩＣ高さを低くすることは、かなりの程度まで実現さ
れている。しかしながら、このようなＩＣ４を用いて、
他の電子部品と組合せながら図８のようなハイブリッド
ＩＣ等電子回路モジュールを形成する場合、この電子回
路モジュール全体としての上下高さを低めたり、電子回
路モジュールそれ自体としての高密度実装をするための
方策までは、いまだ考慮されていないのが現状である。
伴い、上記ＩＣ４のベアチップそれ自体の薄型化、ある
いはワイヤボンディング技術の改善により、樹脂封止後
のＩＣ高さを低くすることは、かなりの程度まで実現さ
れている。しかしながら、このようなＩＣ４を用いて、
他の電子部品と組合せながら図８のようなハイブリッド
ＩＣ等電子回路モジュールを形成する場合、この電子回
路モジュール全体としての上下高さを低めたり、電子回
路モジュールそれ自体としての高密度実装をするための
方策までは、いまだ考慮されていないのが現状である。
【０００４】したがって、図８に表れているように、Ｉ
Ｃ４が搭載される面に、このＩＣ４の厚みよりも大きな
中型あるいは大型の電子部品が搭載されることもあり、
そうすると、せっかくＩＣ４の樹脂封止後の高さがかな
り低くなっているにもかかわらず、かかる点が電子回路
モジュール全体の上下高さを低めることに何ら利用され
ておらず、全体として電子回路モジュールの上下高さが
高くなってしまうというようなことも起こっていた。
Ｃ４が搭載される面に、このＩＣ４の厚みよりも大きな
中型あるいは大型の電子部品が搭載されることもあり、
そうすると、せっかくＩＣ４の樹脂封止後の高さがかな
り低くなっているにもかかわらず、かかる点が電子回路
モジュール全体の上下高さを低めることに何ら利用され
ておらず、全体として電子回路モジュールの上下高さが
高くなってしまうというようなことも起こっていた。
【０００５】さらに、回路基板１に搭載するべき電子部
品５…としては、１ｍｍ角程度の小型部品から、数ｍｍ
角の大きさをもつ中型ないし大型の電子部品まで、様々
な大きさの電子部品があるが、かかる様々な大きさの電
子部品をどのようにして搭載すれば基板１上でのより高
密度な実装が達成されるかの考慮もあまりなされていな
かったのが現状である。
品５…としては、１ｍｍ角程度の小型部品から、数ｍｍ
角の大きさをもつ中型ないし大型の電子部品まで、様々
な大きさの電子部品があるが、かかる様々な大きさの電
子部品をどのようにして搭載すれば基板１上でのより高
密度な実装が達成されるかの考慮もあまりなされていな
かったのが現状である。
【０００６】本願発明は、上述のような知見のもとで考
えだされたものであって、従来のハイブリッドＩＣ等電
子回路モジュールにおける上記のような問題を解消し、
回路基板上に設けるべき各種の電子部品の配置の面から
電子回路モジュールの上下高さを抑制するとともに、モ
ジュール基板上でのより高密度な実装を可能とした電子
回路モジュールを提供することをその課題としている。
えだされたものであって、従来のハイブリッドＩＣ等電
子回路モジュールにおける上記のような問題を解消し、
回路基板上に設けるべき各種の電子部品の配置の面から
電子回路モジュールの上下高さを抑制するとともに、モ
ジュール基板上でのより高密度な実装を可能とした電子
回路モジュールを提供することをその課題としている。
【０００７】
【課題を解決するための手段】上記の課題を解決するた
め、本願発明では、次の技術的手段を講じている。
め、本願発明では、次の技術的手段を講じている。
【０００８】すなわち、本願の請求項１に記載した電子
回路モジュールは、表面配線層、裏面配線層および１ま
たは複数の中間配線層をもつ多層配線基板を形成する一
方、上記表面配線層にＩＣをチップボンディングおよび
ワイヤボンディングにより搭載するとともに小型電子部
品をハンダ付け搭載し、かつ、上記裏面配線層に上記表
面配線層にハンダ付け搭載された小型電子部品より大き
い中型ないし大型電子部品をハンダ付け搭載してなる電
子回路モジュールであって、上記表面配線層と上記中間
配線層とをブラインドスルーホールでつなぐとともに、
このブラインドスルーホールの表面配線層側を盲状パッ
ドとし、上記小型電子部品の一部または全部を、この盲
状パッドを利用してその上にハンダ付けすることにより
搭載するようになしたことを特徴としている。
回路モジュールは、表面配線層、裏面配線層および１ま
たは複数の中間配線層をもつ多層配線基板を形成する一
方、上記表面配線層にＩＣをチップボンディングおよび
ワイヤボンディングにより搭載するとともに小型電子部
品をハンダ付け搭載し、かつ、上記裏面配線層に上記表
面配線層にハンダ付け搭載された小型電子部品より大き
い中型ないし大型電子部品をハンダ付け搭載してなる電
子回路モジュールであって、上記表面配線層と上記中間
配線層とをブラインドスルーホールでつなぐとともに、
このブラインドスルーホールの表面配線層側を盲状パッ
ドとし、上記小型電子部品の一部または全部を、この盲
状パッドを利用してその上にハンダ付けすることにより
搭載するようになしたことを特徴としている。
【０００９】そして、本願の請求項２に記載した電子回
路モジュールは、上記請求項１の電子回路モジュールに
おいて、上記表面配線層と上記裏面配線層を貫通スルー
ホールでつなぐとともに、裏面配線層における上記貫通
スルーホールが開口するパッドを利用してその上にハン
ダ付けすることにより上記中型ないし大型電子部品の一
部または全部を搭載するようになしたことを特徴として
いる。
路モジュールは、上記請求項１の電子回路モジュールに
おいて、上記表面配線層と上記裏面配線層を貫通スルー
ホールでつなぐとともに、裏面配線層における上記貫通
スルーホールが開口するパッドを利用してその上にハン
ダ付けすることにより上記中型ないし大型電子部品の一
部または全部を搭載するようになしたことを特徴として
いる。
【００１０】
【発明の作用および効果】まず本願発明においては、表
面配線層と、裏面配線層と、１または複数の中間配線層
とを含む多層配線基板を用いることを前提とするととも
に、表面配線層にベアチップＩＣをチップボンディング
およびワイヤボンディングにより搭載するとともに、同
じくこの表面配線層に、ＩＣチップのＩ／Ｏ端子と関連
の深い部品である小型の電子部品をハンダ付け搭載する
ようにしている。したがって、同種あるいは近似した機
能をもつ小型の電子部品が同一配線層にハンダ付けされ
ていることから、この表面配線層の配線パターンを比較
的簡略化し、一定の面積の基板上により多くの小型部品
を搭載することができる。
面配線層と、裏面配線層と、１または複数の中間配線層
とを含む多層配線基板を用いることを前提とするととも
に、表面配線層にベアチップＩＣをチップボンディング
およびワイヤボンディングにより搭載するとともに、同
じくこの表面配線層に、ＩＣチップのＩ／Ｏ端子と関連
の深い部品である小型の電子部品をハンダ付け搭載する
ようにしている。したがって、同種あるいは近似した機
能をもつ小型の電子部品が同一配線層にハンダ付けされ
ていることから、この表面配線層の配線パターンを比較
的簡略化し、一定の面積の基板上により多くの小型部品
を搭載することができる。
【００１１】また、この表面配線層にハンダ付け搭載さ
れる小型電子部品間を、ジャンパー配線によって結線す
る必要がある場合においても、中間配線層をもつ多層配
線基板が用いられていることから、表面配線層と中間配
線層とをつなぐブラインドスルーホールによって上記の
ようなジャンパー配線を達成することができ、基板の表
裏面を貫通する貫通スルーホールをそれほど多く設けな
くてもよいことになる。すなわち、基板の表裏面を貫通
する貫通スルーホールの数をそれだけ少なくすることが
できるのであり、このことも表面配線層上でのスペース
の節約に大きく寄与する。
れる小型電子部品間を、ジャンパー配線によって結線す
る必要がある場合においても、中間配線層をもつ多層配
線基板が用いられていることから、表面配線層と中間配
線層とをつなぐブラインドスルーホールによって上記の
ようなジャンパー配線を達成することができ、基板の表
裏面を貫通する貫通スルーホールをそれほど多く設けな
くてもよいことになる。すなわち、基板の表裏面を貫通
する貫通スルーホールの数をそれだけ少なくすることが
できるのであり、このことも表面配線層上でのスペース
の節約に大きく寄与する。
【００１２】さらにベアチップＩＣがボンディングされ
る表面配線層には、中型ないし大型の電子部品は搭載せ
ず、小型の電子部品のみを搭載するようにしているの
で、ベアチップＩＣの配置位置の制限がそれだけ少なく
なり、このことも、表面配線層でのスペースの利用効率
の向上につながるのである。
る表面配線層には、中型ないし大型の電子部品は搭載せ
ず、小型の電子部品のみを搭載するようにしているの
で、ベアチップＩＣの配置位置の制限がそれだけ少なく
なり、このことも、表面配線層でのスペースの利用効率
の向上につながるのである。
【００１３】このように、本願発明に係る電子回路モジ
ュールにおいては、基本的に、とりわけ表面配線層での
実装密度を向上させることができるがゆえに、全体とし
ての高密度実装を可能とすることができ、また、表面配
線層には、ベアチップＩＣ以外には、比較的厚みの小さ
い小型の電子部品のみが搭載されているので、電子回路
モジュール全体としての上下高さも従来に比較してそれ
だけ低めることができるようになる。
ュールにおいては、基本的に、とりわけ表面配線層での
実装密度を向上させることができるがゆえに、全体とし
ての高密度実装を可能とすることができ、また、表面配
線層には、ベアチップＩＣ以外には、比較的厚みの小さ
い小型の電子部品のみが搭載されているので、電子回路
モジュール全体としての上下高さも従来に比較してそれ
だけ低めることができるようになる。
【００１４】そして、請求項１の電子回路モジュールに
おいてはとくに、多層配線基板における表面配線層と中
間配線層とをブラインドスルーホールでつなぐととも
に、このブラインドスルーホールの表面配線層側を盲状
パッドとし、この盲状パッドの上に直接上記小型電子部
品の端子部をハンダ付け搭載するようにしたことを特徴
としている。すなわち、スルーホールの表面配線層側に
は、孔が開口しているのではなく、この孔が塞がれて、
それが導体パッドで塞がれている恰好となっている。
おいてはとくに、多層配線基板における表面配線層と中
間配線層とをブラインドスルーホールでつなぐととも
に、このブラインドスルーホールの表面配線層側を盲状
パッドとし、この盲状パッドの上に直接上記小型電子部
品の端子部をハンダ付け搭載するようにしたことを特徴
としている。すなわち、スルーホールの表面配線層側に
は、孔が開口しているのではなく、この孔が塞がれて、
それが導体パッドで塞がれている恰好となっている。
【００１５】スルーホールは、ブラインドスルーホール
あるいは貫通スルーホールに限らず、その孔径は、０．
５ｍｍ程度である。したがって、表面配線層上のパッド
にこのような大きさの孔があいていると、１ｍｍ角ある
いは縦１ｍｍ横０．５ｍｍといった小型の電子部品の端
子部を、確実性をもって上記スルーホール孔の上にハン
ダ付けすることが不可能である。しかしながら、本願発
明においては、上記のスルーホール孔が、その上を導体
層で覆われて盲状パッドを形成しているので、このスル
ーホール孔と対応する部位に、直接的に上記小型の電子
部品をハンダ付けすることが可能となる。すなわち、本
願発明のようにしてブランイドスルーホールの出口孔を
導体層で覆って盲状パッドとすることにより、スルーホ
ールの存在が、小型電子部品をハンダ付けするためのパ
ッド形成の邪魔になるということが全くなくなるのであ
る。したがって、表面配線層にハンダ付け搭載される小
型電子部品の実装密度をより高めることができる。
あるいは貫通スルーホールに限らず、その孔径は、０．
５ｍｍ程度である。したがって、表面配線層上のパッド
にこのような大きさの孔があいていると、１ｍｍ角ある
いは縦１ｍｍ横０．５ｍｍといった小型の電子部品の端
子部を、確実性をもって上記スルーホール孔の上にハン
ダ付けすることが不可能である。しかしながら、本願発
明においては、上記のスルーホール孔が、その上を導体
層で覆われて盲状パッドを形成しているので、このスル
ーホール孔と対応する部位に、直接的に上記小型の電子
部品をハンダ付けすることが可能となる。すなわち、本
願発明のようにしてブランイドスルーホールの出口孔を
導体層で覆って盲状パッドとすることにより、スルーホ
ールの存在が、小型電子部品をハンダ付けするためのパ
ッド形成の邪魔になるということが全くなくなるのであ
る。したがって、表面配線層にハンダ付け搭載される小
型電子部品の実装密度をより高めることができる。
【００１６】請求項２に記載された電子回路モジュール
は、請求項１の構成に加え、表面配線層と裏面配線層と
を貫通スルーホールでつなぐとともに、裏面配線層にお
ける上記貫通スルーホールが開口するパッドを利用して
その上に中型ないし大型電子部品をハンダ付け搭載する
ようにしたことに特徴づけられている。
は、請求項１の構成に加え、表面配線層と裏面配線層と
を貫通スルーホールでつなぐとともに、裏面配線層にお
ける上記貫通スルーホールが開口するパッドを利用して
その上に中型ないし大型電子部品をハンダ付け搭載する
ようにしたことに特徴づけられている。
【００１７】上述したように、スルーホールの孔径は、
０．５ｍｍ程度であるが、かかる孔径のスルーホールが
開口するパッドを、中型ないし小型電子部品用のパッド
として形成する場合においては、このパッドの大きさに
比較して上記スルーホール孔の大きさは、十分に小さ
く、このようにスルーホール孔が開口するパッドに中型
ないし大型電子部品を確実性をもってハンダ付けをする
ことに、なんらの不都合が生じなくなる。
０．５ｍｍ程度であるが、かかる孔径のスルーホールが
開口するパッドを、中型ないし小型電子部品用のパッド
として形成する場合においては、このパッドの大きさに
比較して上記スルーホール孔の大きさは、十分に小さ
く、このようにスルーホール孔が開口するパッドに中型
ないし大型電子部品を確実性をもってハンダ付けをする
ことに、なんらの不都合が生じなくなる。
【００１８】したがって、裏面配線層については、貫通
スルーホールの存在が中型ないし大型電子部品のための
パッド形成の邪魔となることがなく、貫通スルーホール
の位置にかかわらず、自由にパッドを形成することがで
きる。したがって、裏面配線層においても、中型ないし
大型電子部品をハンダ付けするに際し、貫通スルーホー
ルがスペース的に重大な影響を及ぼすことがなく、その
結果、裏面配線層においても中型ないし大型電子部品の
実装密度が向上する。
スルーホールの存在が中型ないし大型電子部品のための
パッド形成の邪魔となることがなく、貫通スルーホール
の位置にかかわらず、自由にパッドを形成することがで
きる。したがって、裏面配線層においても、中型ないし
大型電子部品をハンダ付けするに際し、貫通スルーホー
ルがスペース的に重大な影響を及ぼすことがなく、その
結果、裏面配線層においても中型ないし大型電子部品の
実装密度が向上する。
【００１９】なお、この場合、上述したように本願発明
は、中間配線層を含む多層配線基板を用いることを前提
としているので、そもそも、表面配線層と裏面配線層と
をつなぐ貫通スルーホールの数がそれだけ少なくなって
いるのであり、よって貫通スルーホールの存在が、裏面
配線層において電子部品の配置の自由度を阻害すること
がそもそも少ないのである。
は、中間配線層を含む多層配線基板を用いることを前提
としているので、そもそも、表面配線層と裏面配線層と
をつなぐ貫通スルーホールの数がそれだけ少なくなって
いるのであり、よって貫通スルーホールの存在が、裏面
配線層において電子部品の配置の自由度を阻害すること
がそもそも少ないのである。
【００２０】以上説明したように、本願発明の電子回路
モジュールにおいては、回路基板上での各電子部品の実
装密度をより高くして全体の平面的大きさを縮小するこ
とができる一方、表面側に比較的背の低い小型の電子部
品と本来的に薄型のベアチップＩＣを搭載するようにし
ていることから、全体の上下高さも小さくすることがで
きる。したがって、本願発明のような電子回路モジュー
ルを用いてさらにこれらをマザー基板に実装して電子回
路を構成する場合においても、その実装密度を上げるこ
とにもなるのである。
モジュールにおいては、回路基板上での各電子部品の実
装密度をより高くして全体の平面的大きさを縮小するこ
とができる一方、表面側に比較的背の低い小型の電子部
品と本来的に薄型のベアチップＩＣを搭載するようにし
ていることから、全体の上下高さも小さくすることがで
きる。したがって、本願発明のような電子回路モジュー
ルを用いてさらにこれらをマザー基板に実装して電子回
路を構成する場合においても、その実装密度を上げるこ
とにもなるのである。
【００２１】
【実施例の説明】以下、本願発明の好ましい実施例を、
図面を参照しつつ具体的に説明する。図１に示すよう
に、本願発明の電子回路モジュール１１は、基板１２の
表面配線層１３にベアチップＩＣ１４をチップボンディ
ングするとともに所定のワイヤボンディングをすること
により搭載し、同じく表面配線層１３に、たとえば、１
ｍｍ角以下のチップ型抵抗器等の小型の電子部品１５…
をハンダ付けによって搭載する一方、裏面側配線層１６
には、表面側配線層１３に搭載された小型の電子部品１
５…より大きい数ｍｍ角以上の中型ないし大型の電子部
品１７…をハンダ付けにより搭載して大略構成されてい
る。
図面を参照しつつ具体的に説明する。図１に示すよう
に、本願発明の電子回路モジュール１１は、基板１２の
表面配線層１３にベアチップＩＣ１４をチップボンディ
ングするとともに所定のワイヤボンディングをすること
により搭載し、同じく表面配線層１３に、たとえば、１
ｍｍ角以下のチップ型抵抗器等の小型の電子部品１５…
をハンダ付けによって搭載する一方、裏面側配線層１６
には、表面側配線層１３に搭載された小型の電子部品１
５…より大きい数ｍｍ角以上の中型ないし大型の電子部
品１７…をハンダ付けにより搭載して大略構成されてい
る。
【００２２】そして、本願発明の電子回路モジュール１
１における上記の基板１２は、図２に詳示するように、
表面配線層１３と裏面配線層１６以外に、１または複数
の中間配線層１８が形成された、いわゆる多層配線基板
を用いることが前提されている。図示例では、第一の中
間配線層１８と、第二の中間配線層１９とを含む、四層
配線基板となっている。
１における上記の基板１２は、図２に詳示するように、
表面配線層１３と裏面配線層１６以外に、１または複数
の中間配線層１８が形成された、いわゆる多層配線基板
を用いることが前提されている。図示例では、第一の中
間配線層１８と、第二の中間配線層１９とを含む、四層
配線基板となっている。
【００２３】そして、表面配線層１３と裏面配線層１６
とは、基板全体を貫通するいわゆる貫通スルーホール２
０によって電気的に接続されるとともに、表面配線層１
３または裏面配線層１６と中間配線層１８，１９との間
の電気的な接続は、いわゆるブラインドスルーホール２
１によって行われる。
とは、基板全体を貫通するいわゆる貫通スルーホール２
０によって電気的に接続されるとともに、表面配線層１
３または裏面配線層１６と中間配線層１８，１９との間
の電気的な接続は、いわゆるブラインドスルーホール２
１によって行われる。
【００２４】かかる貫通スルーホール２０あるいはブラ
インドスルーホール２１をもつ多層配線基板１２は、た
とえば次のようにして作製することができる。まず、図
３に示すように、ブラインドスルーホール２１を形成す
るべき貫通穴２２を形成した２枚の材料基板２３，２４
に無電解銅メッキを施すことによってその表裏両面なら
びに貫通孔２２の内周面に銅皮膜を施した後、中間配線
層１８，１９を構成するべき銅皮膜、すなわち上側材料
基板２３の下面の銅皮膜と下側材料基板２４の上面の銅
皮膜にエッチングによって配線パターンを形成する。
インドスルーホール２１をもつ多層配線基板１２は、た
とえば次のようにして作製することができる。まず、図
３に示すように、ブラインドスルーホール２１を形成す
るべき貫通穴２２を形成した２枚の材料基板２３，２４
に無電解銅メッキを施すことによってその表裏両面なら
びに貫通孔２２の内周面に銅皮膜を施した後、中間配線
層１８，１９を構成するべき銅皮膜、すなわち上側材料
基板２３の下面の銅皮膜と下側材料基板２４の上面の銅
皮膜にエッチングによって配線パターンを形成する。
【００２５】次に、上記の２枚の材料基板２３，２４
を、図４に示すように、プリプレグ２８を介して圧着す
る。このとき上記プリプレグは、２枚の材料基板２３，
２４に対する圧着力により、その一部が貫通孔２２を充
填することになる。すなわち、このとき、内周面に銅皮
膜が形成された上記貫通孔２２には、その入口までプリ
プレグが詰まっている恰好となる。
を、図４に示すように、プリプレグ２８を介して圧着す
る。このとき上記プリプレグは、２枚の材料基板２３，
２４に対する圧着力により、その一部が貫通孔２２を充
填することになる。すなわち、このとき、内周面に銅皮
膜が形成された上記貫通孔２２には、その入口までプリ
プレグが詰まっている恰好となる。
【００２６】次に、上記２枚の材料基板２３，２４の積
層体に対し、図５に示すように所定の部位にドリリング
を施して貫通スルーホール２０を構成するべき貫通孔２
５を開ける。そして、次にこの基板積層体の表裏面に再
度無電解銅メッキを施す。そうすると、図６に示すよう
に、表裏面にあらかじめ形成されていた銅皮膜２９に重
なるようにして、さらに銅皮膜３０が形成されるととも
に、この銅皮膜が上記貫通スルーホールを形成するべき
貫通孔２５の内周面にも形成されることになる。ここで
注目するべきは、ブラインドスルーホール２１を形成す
るべき貫通孔２２の内部にプリプレグが充填される結
果、このブラインドスルーホール２１の開口には、これ
を塞ぐようにして、上記の２回目の無電解銅メッキによ
って形成される銅皮膜３０で覆われるということであ
る。したがって、上記ブラインドスルーホール２１の開
口は、基板の表面になんら表れないことなる。最後に、
上記基板１２の表面および裏面の銅皮膜２９，３０に対
し、図２に表れているように、配線パターンをエッチン
グによって形成するのである。
層体に対し、図５に示すように所定の部位にドリリング
を施して貫通スルーホール２０を構成するべき貫通孔２
５を開ける。そして、次にこの基板積層体の表裏面に再
度無電解銅メッキを施す。そうすると、図６に示すよう
に、表裏面にあらかじめ形成されていた銅皮膜２９に重
なるようにして、さらに銅皮膜３０が形成されるととも
に、この銅皮膜が上記貫通スルーホールを形成するべき
貫通孔２５の内周面にも形成されることになる。ここで
注目するべきは、ブラインドスルーホール２１を形成す
るべき貫通孔２２の内部にプリプレグが充填される結
果、このブラインドスルーホール２１の開口には、これ
を塞ぐようにして、上記の２回目の無電解銅メッキによ
って形成される銅皮膜３０で覆われるということであ
る。したがって、上記ブラインドスルーホール２１の開
口は、基板の表面になんら表れないことなる。最後に、
上記基板１２の表面および裏面の銅皮膜２９，３０に対
し、図２に表れているように、配線パターンをエッチン
グによって形成するのである。
【００２７】上記のごとく形成された回路基板１２の表
面配線層１３には、上記したように、ベアチップＩＣ１
４がボンディングされるとともに、所定のワイヤボンデ
ィングが施される。そして、同じく、表面配線層１３に
は、１ｍｍ角あるいはそれ以下の大きさの小型の電子部
品１５がハンダ付けにより搭載される。このとき、かか
る小型の電子部品１５をハンダ付けするべきパッド２６
は、上記ブラインドスルーホール２１に重なる銅皮膜に
対して形成することができる。このことが表面配線層１
３への小型の電子部品１５…の高密度実装を促進するこ
とができるのであるが、その技術的意味は次のとおりで
ある。
面配線層１３には、上記したように、ベアチップＩＣ１
４がボンディングされるとともに、所定のワイヤボンデ
ィングが施される。そして、同じく、表面配線層１３に
は、１ｍｍ角あるいはそれ以下の大きさの小型の電子部
品１５がハンダ付けにより搭載される。このとき、かか
る小型の電子部品１５をハンダ付けするべきパッド２６
は、上記ブラインドスルーホール２１に重なる銅皮膜に
対して形成することができる。このことが表面配線層１
３への小型の電子部品１５…の高密度実装を促進するこ
とができるのであるが、その技術的意味は次のとおりで
ある。
【００２８】仮に、上記ブラインドスルーホール２１の
開口が配線パターン上に表れている場合、このブライン
ドスルーホール２１の径は、通常０．５ｍｍ程度である
ため、その上にたとえば０．５ｍｍ×１ｍｍ程度の小型
の電子部品をハンダ付けしようとすれば、ハンダ付けす
るべき接触面積が上記開口によって大きく削減されるた
め、確実な電気的導通を図ることができないことにな
る。したがって、ブラインドスルーホールが配線パター
ン上に開口する場合、この開口を避けて別のパッド面を
形成し、こうして形成されたパッド面に対して上記小型
の電子部品をハンダ付けする必要がでてくる。要する
に、ブラインドスルーホールを避けながら表面配線層１
３にハンダ付け搭載するべきパッドをパターン形成する
必要がでてくるのであり、それだけ表面配線層１３のス
ペース効率が悪化することになる。
開口が配線パターン上に表れている場合、このブライン
ドスルーホール２１の径は、通常０．５ｍｍ程度である
ため、その上にたとえば０．５ｍｍ×１ｍｍ程度の小型
の電子部品をハンダ付けしようとすれば、ハンダ付けす
るべき接触面積が上記開口によって大きく削減されるた
め、確実な電気的導通を図ることができないことにな
る。したがって、ブラインドスルーホールが配線パター
ン上に開口する場合、この開口を避けて別のパッド面を
形成し、こうして形成されたパッド面に対して上記小型
の電子部品をハンダ付けする必要がでてくる。要する
に、ブラインドスルーホールを避けながら表面配線層１
３にハンダ付け搭載するべきパッドをパターン形成する
必要がでてくるのであり、それだけ表面配線層１３のス
ペース効率が悪化することになる。
【００２９】一方、本願発明においては、ブラインドス
ルーホール２１が配線パターン上に開口することなく、
図７に示すようにこのブラインドスルーホールを背後に
隠した盲状パッド２６を形成することができるので、こ
のブラインドスルーホール２１を避けながら小型電子部
品を搭載するべきパッドを形成するといった必要が全く
なくなり、その分、小型電子部品を搭載するべきパッド
形成の自由度が高まるとともに、高密度な実装が可能と
なるのである。
ルーホール２１が配線パターン上に開口することなく、
図７に示すようにこのブラインドスルーホールを背後に
隠した盲状パッド２６を形成することができるので、こ
のブラインドスルーホール２１を避けながら小型電子部
品を搭載するべきパッドを形成するといった必要が全く
なくなり、その分、小型電子部品を搭載するべきパッド
形成の自由度が高まるとともに、高密度な実装が可能と
なるのである。
【００３０】一方、裏面配線層１６に搭載するのは、本
願発明では、上記表面側配線層１３に搭載される１ｍｍ
角以下の小型の電子部品より大きい、数ｍｍ角あるいは
それ以上の中・大型電子部品１７であるので、かかる中
・大型の電子部品１７をハンダ付け搭載するべく裏面配
線層１６に形成されるパッド２７は、図７に示すように
貫通スルーホール２０の大きさに対して十分大きいもの
となり、したがって、かかるパッド２７の上に貫通スル
ーホール２１が開口していても、このパッド２７に対し
て中・大型の電子部品１７をハンダ付け搭載する上で、
その電気的導通の確実性にほとんど悪影響を及ぼさない
ことになる。
願発明では、上記表面側配線層１３に搭載される１ｍｍ
角以下の小型の電子部品より大きい、数ｍｍ角あるいは
それ以上の中・大型電子部品１７であるので、かかる中
・大型の電子部品１７をハンダ付け搭載するべく裏面配
線層１６に形成されるパッド２７は、図７に示すように
貫通スルーホール２０の大きさに対して十分大きいもの
となり、したがって、かかるパッド２７の上に貫通スル
ーホール２１が開口していても、このパッド２７に対し
て中・大型の電子部品１７をハンダ付け搭載する上で、
その電気的導通の確実性にほとんど悪影響を及ぼさない
ことになる。
【００３１】以上説明したように、本願発明の電子回路
モジュール１１においては、表面側配線層１３に、ベア
チップＩＣ１４を所定のようにして搭載するとともに、
このベアチップＩＣ１４が搭載される同じ面に、１ｍｍ
角以下の小型の電子部品１４…をハンダ付け搭載し、裏
面側配線層１６に、数ｍｍ角あるいはそれ以上の中・大
型の電子部品１７をハンダ付け搭載するように構成して
いるから、基本的に、電子回路モジュール１１に全体と
しての高密度実装を可能とする。また、ベアチップＩＣ
１４それ自体の半導体製造技術の向上により、その薄型
化が達成されていることとあいまって、かかるベアチッ
プＩＣが搭載される面に小型の電子部品１５が搭載され
ているので、ベアチップＩＣが薄型化されている点が最
大限に生かされ、電子回路モジュール１１の全体として
の上下高さを従来に比較して低めることができることに
なる。
モジュール１１においては、表面側配線層１３に、ベア
チップＩＣ１４を所定のようにして搭載するとともに、
このベアチップＩＣ１４が搭載される同じ面に、１ｍｍ
角以下の小型の電子部品１４…をハンダ付け搭載し、裏
面側配線層１６に、数ｍｍ角あるいはそれ以上の中・大
型の電子部品１７をハンダ付け搭載するように構成して
いるから、基本的に、電子回路モジュール１１に全体と
しての高密度実装を可能とする。また、ベアチップＩＣ
１４それ自体の半導体製造技術の向上により、その薄型
化が達成されていることとあいまって、かかるベアチッ
プＩＣが搭載される面に小型の電子部品１５が搭載され
ているので、ベアチップＩＣが薄型化されている点が最
大限に生かされ、電子回路モジュール１１の全体として
の上下高さを従来に比較して低めることができることに
なる。
【００３２】また、表面側配線層と中間配線層とをつな
ぐブラインドスルーホールの表面配線層側を盲状パッド
とし、この盲状パッドの上に上記の小型電子部品端子部
をハンダ付け搭載するようにすると、かかる小型電子部
品を搭載するべきパッドを、ブラインドスルーホールを
避けるようにして形成することなく、このブラインドス
ルーホールに重なるようにして形成することができる。
したがって、小型部品の配置の自由度がそれだけ増し、
このことによっても、基板への各部品の高密度実装が促
進される。
ぐブラインドスルーホールの表面配線層側を盲状パッド
とし、この盲状パッドの上に上記の小型電子部品端子部
をハンダ付け搭載するようにすると、かかる小型電子部
品を搭載するべきパッドを、ブラインドスルーホールを
避けるようにして形成することなく、このブラインドス
ルーホールに重なるようにして形成することができる。
したがって、小型部品の配置の自由度がそれだけ増し、
このことによっても、基板への各部品の高密度実装が促
進される。
【００３３】もちろん、この発明の範囲は上述の実施例
に限定されることはない、実施例では、表面配線層、裏
面配線層、および２つの中間配線層からなる、四層多層
基板を用いて基板１２を形成する例を示しているが、中
間配線層をさらに増やして多層配線基板を形成する場合
も、もちろん本願発明の範囲に含まれる。また、小型電
子部品あるいはそれより大きい中型ないし大型電子部品
の実際の大きさは、上記の説明において例示した寸法に
限定されるものではないことはもちろんである。重要な
ことは、貫通スルーホールあるいはブラインドスルーホ
ールの孔径との相対的な大きさにおいて、仮にこのスル
ーホールが開口する場合にその開口の上にハンダ付けに
よって搭載するのが不適当な程度に小さい電子部品が、
本願発明にいう小型の電子部品ということなる。
に限定されることはない、実施例では、表面配線層、裏
面配線層、および２つの中間配線層からなる、四層多層
基板を用いて基板１２を形成する例を示しているが、中
間配線層をさらに増やして多層配線基板を形成する場合
も、もちろん本願発明の範囲に含まれる。また、小型電
子部品あるいはそれより大きい中型ないし大型電子部品
の実際の大きさは、上記の説明において例示した寸法に
限定されるものではないことはもちろんである。重要な
ことは、貫通スルーホールあるいはブラインドスルーホ
ールの孔径との相対的な大きさにおいて、仮にこのスル
ーホールが開口する場合にその開口の上にハンダ付けに
よって搭載するのが不適当な程度に小さい電子部品が、
本願発明にいう小型の電子部品ということなる。
【００３４】さらに、裏面配線層には、必ずしも中・大
型部品のみが搭載されねばならないということはなく、
小型部品が混在していてもかまわない。また、基板面積
が広い場合、その一部において本願の構成が採用されて
いる場合、その領域において本願発明の効果を奏するこ
とができるので、この場合も本願発明の範囲に含まれ
る。
型部品のみが搭載されねばならないということはなく、
小型部品が混在していてもかまわない。また、基板面積
が広い場合、その一部において本願の構成が採用されて
いる場合、その領域において本願発明の効果を奏するこ
とができるので、この場合も本願発明の範囲に含まれ
る。
【図１】本願発明の一実施例の模式的断面図である。
【図２】要部拡大断面図である。
【図３】
【図４】
【図５】
【図６】基板作製方法の説明図である。
【図７】表面配線層において小型部品をハンダ付け搭載
するときのパッドの例の拡大平面図である。
するときのパッドの例の拡大平面図である。
【図８】従来例の説明図である。
１１ 電子回路モジュール １２ 基板 １３ 表面配線層 １４ ＩＣ １５ 小型電子部品 １６ 裏面配線層 １７ 中・大型電子部品 １８，１９ 中間配線層 ２０ 貫通スルーホール ２１ ブラインドスルーホール ２６ 盲状パッド
Claims (2)
- 【請求項１】 表面配線層、裏面配線層および１または
複数の中間配線層をもつ多層配線基板を形成する一方、
上記表面配線層にＩＣをチップボンディングおよびワイ
ヤボンディングにより搭載するとともに小型電子部品を
ハンダ付け搭載し、かつ、上記裏面配線層に上記表面配
線層にハンダ付け搭載された小型電子部品より大きい中
型ないし大型電子部品をハンダ付け搭載してなる電子回
路モジュールであって、 上記表面配線層と上記中間配線層とをブラインドスルー
ホールでつなぐとともに、このブラインドスルーホール
の表面配線層側を盲状パッドとし、上記小型電子部品の
一部または全部を、この盲状パッドを利用してその上に
ハンダ付けすることにより搭載するようになした ことを
特徴とする、電子回路モジュール。 - 【請求項２】 上記表面配線層と上記裏面配線層を貫通
スルーホールでつなぐとともに、裏面配線層における上
記貫通スルーホールが開口するパッドを利用してその上
にハンダ付けすることにより上記中型ないし大型電子部
品の一部または全部を搭載するようになしたことを特徴
とする、請求項１の電子回路モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27425191A JP3044415B2 (ja) | 1991-10-22 | 1991-10-22 | 電子回路モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27425191A JP3044415B2 (ja) | 1991-10-22 | 1991-10-22 | 電子回路モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05114692A JPH05114692A (ja) | 1993-05-07 |
| JP3044415B2 true JP3044415B2 (ja) | 2000-05-22 |
Family
ID=17539100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27425191A Expired - Fee Related JP3044415B2 (ja) | 1991-10-22 | 1991-10-22 | 電子回路モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3044415B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010165711A (ja) * | 2009-01-13 | 2010-07-29 | Sansha Electric Mfg Co Ltd | コイル及び変圧器 |
-
1991
- 1991-10-22 JP JP27425191A patent/JP3044415B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05114692A (ja) | 1993-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5357674A (en) | Method of manufacturing a printed circuit board | |
| JP2501019B2 (ja) | フレキシブル回路ボ―ド | |
| US5438478A (en) | Electronic component carriers and method of producing the same as well as electronic devices | |
| US10043726B2 (en) | Embedded component substrate with a metal core layer having an open cavity and pad electrodes at the bottom of the cavity | |
| US7087987B2 (en) | Tape circuit substrate and semiconductor chip package using the same | |
| JPS5826826B2 (ja) | 集積回路用セラミック・パッケ−ジ | |
| US20060091524A1 (en) | Semiconductor module, process for producing the same, and film interposer | |
| JP2004179232A (ja) | 半導体装置及びその製造方法並びに電子機器 | |
| US6441486B1 (en) | BGA substrate via structure | |
| US7091066B2 (en) | Method of making circuitized substrate | |
| JP2002313996A (ja) | 半導体パッケージ用基板およびその製造方法 | |
| JP4110391B2 (ja) | 配線基板及びその製造方法、半導体装置及び電子モジュール並びに電子機器 | |
| JP3044415B2 (ja) | 電子回路モジュール | |
| JP2784524B2 (ja) | 多層電子部品搭載用基板及びその製造法 | |
| JP2784525B2 (ja) | 電子部品搭載用基板 | |
| JP2784523B2 (ja) | 電子部品搭載用基板 | |
| KR19990002341A (ko) | 이형칩부품 혼재실장용 인쇄회로기판 및 그 제조방법 | |
| JPH01183196A (ja) | 多層印刷配線板装置の製造方法 | |
| JP2787230B2 (ja) | 電子部品塔載用基板 | |
| JPH0645763A (ja) | 印刷配線板 | |
| JPH0936271A (ja) | 半導体パッケージ | |
| JP3914478B2 (ja) | Ｌｓｉチップ実装可撓配線板 | |
| JP2874734B2 (ja) | 高周波デバイス用多層配線基板 | |
| JPH0774473A (ja) | 電子部品搭載用基板 | |
| JPH0923055A (ja) | 電子回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20090317 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20100317 |
|
| LAPS | Cancellation because of no payment of annual fees |