JPH0774473A - 電子部品搭載用基板 - Google Patents
電子部品搭載用基板Info
- Publication number
- JPH0774473A JPH0774473A JP5242013A JP24201393A JPH0774473A JP H0774473 A JPH0774473 A JP H0774473A JP 5242013 A JP5242013 A JP 5242013A JP 24201393 A JP24201393 A JP 24201393A JP H0774473 A JPH0774473 A JP H0774473A
- Authority
- JP
- Japan
- Prior art keywords
- layer plate
- circuit
- mounting
- pad
- component mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 高密度実装化を図ることができ，配線設計の
自由度に優れた電子部品搭載用基板を提供すること。 【構成】 上層板６及び下層板７からなる多層基板６７
と，電子部品搭載用の搭載用凹部８０とを有する。搭載
用凹部８０は，部品搭載部８と，多層基板６７に設けら
れた搭載穴６０，７０により形成されている。下層板の
下面には第一回路１４を設ける。第一回路及び部品搭載
部８は，バイアホール７２，７３を介して導通してい
る。下層板の搭載穴７０の壁面はキャビティメッキ層２
２を有し，下層板の内部には第二回路２３を，下層板の
上面には第二パッド２１を設ける。両者はキャビティメ
ッキ層を介して導通している。キャビティメッキ層と上
記部品搭載部８とは電気的に遮断されている。第一回路
及び第二回路は，例えば，グランド用配線又は／及び電
源用配線である。
自由度に優れた電子部品搭載用基板を提供すること。 【構成】 上層板６及び下層板７からなる多層基板６７
と，電子部品搭載用の搭載用凹部８０とを有する。搭載
用凹部８０は，部品搭載部８と，多層基板６７に設けら
れた搭載穴６０，７０により形成されている。下層板の
下面には第一回路１４を設ける。第一回路及び部品搭載
部８は，バイアホール７２，７３を介して導通してい
る。下層板の搭載穴７０の壁面はキャビティメッキ層２
２を有し，下層板の内部には第二回路２３を，下層板の
上面には第二パッド２１を設ける。両者はキャビティメ
ッキ層を介して導通している。キャビティメッキ層と上
記部品搭載部８とは電気的に遮断されている。第一回路
及び第二回路は，例えば，グランド用配線又は／及び電
源用配線である。
Description
【０００１】
【産業上の利用分野】本発明は，グランド用配線及び電
源用配線を有する電子部品搭載用基板に関する。
源用配線を有する電子部品搭載用基板に関する。
【０００２】
【従来技術】従来，電子部品搭載用基板としては，例え
ば，図１５に示すごとく，絶縁基板８１，８２，８３を
積層してなる多層基板に，電子部品３搭載用の搭載用凹
部８０を形成したものがある。上記電子部品搭載用基板
の内部には，電源用配線５５及びグランド用配線５６が
形成されている。
ば，図１５に示すごとく，絶縁基板８１，８２，８３を
積層してなる多層基板に，電子部品３搭載用の搭載用凹
部８０を形成したものがある。上記電子部品搭載用基板
の内部には，電源用配線５５及びグランド用配線５６が
形成されている。
【０００３】上記搭載用凹部８０は，絶縁基板８１，８
２，８３に設けられた搭載穴８１０，８２０，８３０
と，絶縁基板８１の下面側に接着された放熱板９とから
形成されている。上記搭載用穴８２０，８３０の周縁部
は，図１５，図１６に示すごとく，電子部品３と接続さ
れたワイヤー３０をボンディングするためのパッド５
３，５０を各々有する。
２，８３に設けられた搭載穴８１０，８２０，８３０
と，絶縁基板８１の下面側に接着された放熱板９とから
形成されている。上記搭載用穴８２０，８３０の周縁部
は，図１５，図１６に示すごとく，電子部品３と接続さ
れたワイヤー３０をボンディングするためのパッド５
３，５０を各々有する。
【０００４】上記パッド５０は，図１６に示すごとく，
最上層の絶縁基板８３の上面に形成され，上層パターン
５１と導通している。また，上記パッド５３は，図１５
に示すごとく，搭載用穴８２０の壁面を被覆するキャビ
ティメッキ層５４を介して，上記電源用配線５５と導通
している。
最上層の絶縁基板８３の上面に形成され，上層パターン
５１と導通している。また，上記パッド５３は，図１５
に示すごとく，搭載用穴８２０の壁面を被覆するキャビ
ティメッキ層５４を介して，上記電源用配線５５と導通
している。
【０００５】また，絶縁基板８１，８２の上面には，グ
ランド用配線５６が形成されている。該グランド用配線
５６は，スルーホール８５の内壁を覆う導体膜５７と導
通している。スルーホール８５は，グランド用外部端子
に接続される。上記電源用配線５５及びグランド用配線
５６は，電子部品３を作動させるために必須の配線回路
である。
ランド用配線５６が形成されている。該グランド用配線
５６は，スルーホール８５の内壁を覆う導体膜５７と導
通している。スルーホール８５は，グランド用外部端子
に接続される。上記電源用配線５５及びグランド用配線
５６は，電子部品３を作動させるために必須の配線回路
である。
【０００６】上記スルーホール８５の上端及び下端に
は，ランド５２が形成されている。上記絶縁基板８１，
８２の上面は，ソルダーレジスト４７により被覆されて
いる。また，各絶縁基板８１，８２，８３は，接着剤４
６により接合されている。放熱板９は，絶縁基板８１の
下面側に設けられた凹部８１２の底面８１１に，接着剤
４９により接着されている。
は，ランド５２が形成されている。上記絶縁基板８１，
８２の上面は，ソルダーレジスト４７により被覆されて
いる。また，各絶縁基板８１，８２，８３は，接着剤４
６により接合されている。放熱板９は，絶縁基板８１の
下面側に設けられた凹部８１２の底面８１１に，接着剤
４９により接着されている。
【０００７】
【解決しようとする課題】しかしながら，上記電子部品
搭載用基板においては，グランド用配線５６と導通して
いるスルーホール８５が，絶縁基板８１，８２，８３か
らなる多層基板の上面から下面まで貫通している。その
ため，図１６に示すごとく，スルーホール８５とそのラ
ンド５２が，最上層の絶縁基板８３の上面において，多
大な面積を占有することになる。そのため，絶縁基板８
３の上面に，多数のパッド５０及び上層パターン５１を
設けることが困難となる。
搭載用基板においては，グランド用配線５６と導通して
いるスルーホール８５が，絶縁基板８１，８２，８３か
らなる多層基板の上面から下面まで貫通している。その
ため，図１６に示すごとく，スルーホール８５とそのラ
ンド５２が，最上層の絶縁基板８３の上面において，多
大な面積を占有することになる。そのため，絶縁基板８
３の上面に，多数のパッド５０及び上層パターン５１を
設けることが困難となる。
【０００８】それ故，電子部品搭載用基板の高密度実装
化を図ることが困難である。また，スルーホール８５及
びそのランド５２の存在のために，上層パターン５１
を，自由に設計することが困難となる。本発明はかかる
従来の問題点に鑑み，高密度実装化を図ることができ，
配線設計の自由度に優れた電子部品搭載用基板を提供し
ようとするものである。
化を図ることが困難である。また，スルーホール８５及
びそのランド５２の存在のために，上層パターン５１
を，自由に設計することが困難となる。本発明はかかる
従来の問題点に鑑み，高密度実装化を図ることができ，
配線設計の自由度に優れた電子部品搭載用基板を提供し
ようとするものである。
【０００９】
【課題の解決手段】本発明は，下層板の上に上層板を１
枚以上積層してなる多層基板と，該多層基板に設けられ
た電子部品搭載用の搭載用凹部とを有する多層の電子部
品搭載用基板において，上記搭載用凹部は，部品搭載部
と，該部品搭載部の周縁を囲む搭載穴とからなり，上記
多層基板は上記上層板を貫通しないバイアホールを有
し，上記下層板の下面には上記部品搭載部と電気的に接
続された第一回路を，上記下層板の上面には第一パッド
を設けると共に，上記第一回路及び第一パッドは上記バ
イアホールを介して部品搭載部と電気的に接続してな
り，一方，下層板の搭載穴の壁面にはキャビティメッキ
層を，上記下層板の内部には第二回路を，上記下層板の
上面には第二パッドを，各々設けると共に，上記第二回
路及び第二パッドは上記キャビティメッキ層を介して電
気的に接続してなり，かつ，上記キャビティメッキ層と
上記部品搭載部とは電気的に遮断されていることを特徴
とする電子部品搭載用基板にある。
枚以上積層してなる多層基板と，該多層基板に設けられ
た電子部品搭載用の搭載用凹部とを有する多層の電子部
品搭載用基板において，上記搭載用凹部は，部品搭載部
と，該部品搭載部の周縁を囲む搭載穴とからなり，上記
多層基板は上記上層板を貫通しないバイアホールを有
し，上記下層板の下面には上記部品搭載部と電気的に接
続された第一回路を，上記下層板の上面には第一パッド
を設けると共に，上記第一回路及び第一パッドは上記バ
イアホールを介して部品搭載部と電気的に接続してな
り，一方，下層板の搭載穴の壁面にはキャビティメッキ
層を，上記下層板の内部には第二回路を，上記下層板の
上面には第二パッドを，各々設けると共に，上記第二回
路及び第二パッドは上記キャビティメッキ層を介して電
気的に接続してなり，かつ，上記キャビティメッキ層と
上記部品搭載部とは電気的に遮断されていることを特徴
とする電子部品搭載用基板にある。
【００１０】本発明において最も注目すべきことは，多
層基板に該多層基板を貫通しないバイアホールを設けた
こと，及びキャビティメッキ層と部品搭載部とは電気的
に遮断されていることである。上記搭載用凹部には，放
熱板を設けることができる。
層基板に該多層基板を貫通しないバイアホールを設けた
こと，及びキャビティメッキ層と部品搭載部とは電気的
に遮断されていることである。上記搭載用凹部には，放
熱板を設けることができる。
【００１１】上記下層板の下面には第一回路が設けられ
ており，該第一回路はバイアホールを介して上記第一パ
ッドと上記部品搭載部とを電気的に接続する構成をとる
ことができる。そして，上記第一回路は，例えば，グラ
ンド用配線又は／及び電源用配線であり，上記第二回路
は電源用配線又は／及びグランド用配線である。
ており，該第一回路はバイアホールを介して上記第一パ
ッドと上記部品搭載部とを電気的に接続する構成をとる
ことができる。そして，上記第一回路は，例えば，グラ
ンド用配線又は／及び電源用配線であり，上記第二回路
は電源用配線又は／及びグランド用配線である。
【００１２】本発明を更に具体的に示せば，例えば，下
層板の上に上層板を１枚以上積層してなる多層基板と該
多層基板に設けられた電子部品搭載用の搭載用凹部とを
有する多層の電子部品搭載用基板において，上記搭載用
凹部は，部品搭載部と，該部品搭載部の周縁を囲む搭載
穴とからなり，上記上層板の上面は上層パターンを有
し，上記下層板は上記上層板を貫通しないバイアホール
を有する。
層板の上に上層板を１枚以上積層してなる多層基板と該
多層基板に設けられた電子部品搭載用の搭載用凹部とを
有する多層の電子部品搭載用基板において，上記搭載用
凹部は，部品搭載部と，該部品搭載部の周縁を囲む搭載
穴とからなり，上記上層板の上面は上層パターンを有
し，上記下層板は上記上層板を貫通しないバイアホール
を有する。
【００１３】また，上記搭載穴の下部には放熱板を設け
てなり，上記下層板の下面にはグランド用配線又は／及
び電源用配線よりなる第一回路を，上記下層板の上面に
は第一パッドを設けると共に，上記第一回路及び第一パ
ッドは上記バイアホールを介して電気的に接続してな
る。
てなり，上記下層板の下面にはグランド用配線又は／及
び電源用配線よりなる第一回路を，上記下層板の上面に
は第一パッドを設けると共に，上記第一回路及び第一パ
ッドは上記バイアホールを介して電気的に接続してな
る。
【００１４】一方，下層板の搭載穴の壁面にはキャビテ
ィメッキ層を，上記下層板の内部には電源用配線又は／
及びグランド用配線よりなる第二回路を，上記下層板の
上面には第二パッドを，各々設けると共に，上記第二回
路及び第二パッドは上記キャビティメッキ層を介して電
気的に接続してなる。また，上記キャビティメッキ層と
上記第一回路とは電気的に遮断されている。
ィメッキ層を，上記下層板の内部には電源用配線又は／
及びグランド用配線よりなる第二回路を，上記下層板の
上面には第二パッドを，各々設けると共に，上記第二回
路及び第二パッドは上記キャビティメッキ層を介して電
気的に接続してなる。また，上記キャビティメッキ層と
上記第一回路とは電気的に遮断されている。
【００１５】上記上層板の上面には，電子部品と接続し
たワイヤーを接合するためのパッドと，該パッドと接続
した上層パターンとを設けることができる。上記第一回
路は，例えば，グランド用配線又は／及び電源用配線で
あり，上記第二回路は，例えば電源用配線又は／及びグ
ランド用配線である。上記第二回路は，第一回路がグラ
ンド用配線である場合には電源用配線であり，第一回路
が電源用配線である場合にはグランド用配線とすること
ができる。
たワイヤーを接合するためのパッドと，該パッドと接続
した上層パターンとを設けることができる。上記第一回
路は，例えば，グランド用配線又は／及び電源用配線で
あり，上記第二回路は，例えば電源用配線又は／及びグ
ランド用配線である。上記第二回路は，第一回路がグラ
ンド用配線である場合には電源用配線であり，第一回路
が電源用配線である場合にはグランド用配線とすること
ができる。
【００１６】上記第一回路は，バイアホールを介して，
下層板の上面に形成された第一パッドと導通している。
該第一パッドは，ワイヤーにより，電子部品と電気的に
接続させることができる。また，上記第一回路は，導電
性の放熱板により，電子部品と電気的に接続させること
ができる。
下層板の上面に形成された第一パッドと導通している。
該第一パッドは，ワイヤーにより，電子部品と電気的に
接続させることができる。また，上記第一回路は，導電
性の放熱板により，電子部品と電気的に接続させること
ができる。
【００１７】上記第二回路は，下層板の内部に形成され
ている。該第二回路は，電子部品搭載用の搭載穴に形成
されたキャビティメッキ層を介して，下層板の上面に形
成された第二パッドと導通している。該第二パッドは，
ワイヤーを介して，電子部品と電気的に接続される。上
記キャビティメッキ層は，上記搭載穴の内壁全体を覆う
ものであってもよい。また，該内壁の一部に形成されて
いてもよい。
ている。該第二回路は，電子部品搭載用の搭載穴に形成
されたキャビティメッキ層を介して，下層板の上面に形
成された第二パッドと導通している。該第二パッドは，
ワイヤーを介して，電子部品と電気的に接続される。上
記キャビティメッキ層は，上記搭載穴の内壁全体を覆う
ものであってもよい。また，該内壁の一部に形成されて
いてもよい。
【００１８】上記電源用配線としての第一回路又は第二
回路は，電子部品搭載用基板の外部に設けられた電源と
導通している。上記グランド用配線としての第二回路又
は第一回路は，電子部品搭載用基板の外部に設けられた
アースと導通している。上記第一回路と第二回路とは，
電気的に遮断されているため，電位が異なる。
回路は，電子部品搭載用基板の外部に設けられた電源と
導通している。上記グランド用配線としての第二回路又
は第一回路は，電子部品搭載用基板の外部に設けられた
アースと導通している。上記第一回路と第二回路とは，
電気的に遮断されているため，電位が異なる。
【００１９】また，上記下層板の内部，下面には，上記
グランド用配線又は電源用配線としての第一回路，第二
回路だけでなく，他の機能を有する配線パターン等を形
成することができる。上記部品搭載部は，上記放熱板の
上面側に設けることができる。上記電子部品搭載用基板
は，例えば，プラスチックピングリッドアレイである。
グランド用配線又は電源用配線としての第一回路，第二
回路だけでなく，他の機能を有する配線パターン等を形
成することができる。上記部品搭載部は，上記放熱板の
上面側に設けることができる。上記電子部品搭載用基板
は，例えば，プラスチックピングリッドアレイである。
【００２０】上記電子部品搭載用基板を製造する方法と
しては，例えば，次の方法がある。即ち，下層板の内部
に電源用配線又は／及びグランド用配線よりなる第二回
路を形成する第一工程と，上記下層板の上面及び下面に
導電材を施す第二工程と，上記下層板に電子部品搭載用
の凹部とバイアホールとを穿設する第三工程と，上記凹
部及びバイアホールの内壁を含む上記下層板の表面全体
に導体メッキを施す第四工程と，上記導電材及び導体メ
ッキを用いて，上記下層板の上面には第一パッド及び第
二パッドを，下層板の凹部の内壁にはキャビティメッキ
層を，各々形成する第五工程と，一方，上層板の上面に
導体メッキを施し，上層板の下面側に電子部品搭載用の
凹部を穿設する第六工程と，上記上層板を上記下層板の
上部に，上記上層板の凹部と上記下層板の凹部とを対面
させて，積層接合する第七工程と，上記上層板の上面に
上記導体メッキ及び導電材からなる上層パターンを形成
するとともに，上記下層板の下面にグランド用配線又は
／及び電源用配線よりなる第一回路を形成する第八工程
と，上記上層板における凹部の底部を削除して搭載穴を
形成するとともに，上記下層板における凹部の底部及び
その周辺部を削除して上記下層板の下面側に段部を有す
る搭載穴を形成し，その後上記段部の周縁部に放熱板を
接合して，電子部品搭載用の搭載用凹部を形成する第九
工程とよりなることを特徴とする電子部品搭載用基板の
製造方法がある。
しては，例えば，次の方法がある。即ち，下層板の内部
に電源用配線又は／及びグランド用配線よりなる第二回
路を形成する第一工程と，上記下層板の上面及び下面に
導電材を施す第二工程と，上記下層板に電子部品搭載用
の凹部とバイアホールとを穿設する第三工程と，上記凹
部及びバイアホールの内壁を含む上記下層板の表面全体
に導体メッキを施す第四工程と，上記導電材及び導体メ
ッキを用いて，上記下層板の上面には第一パッド及び第
二パッドを，下層板の凹部の内壁にはキャビティメッキ
層を，各々形成する第五工程と，一方，上層板の上面に
導体メッキを施し，上層板の下面側に電子部品搭載用の
凹部を穿設する第六工程と，上記上層板を上記下層板の
上部に，上記上層板の凹部と上記下層板の凹部とを対面
させて，積層接合する第七工程と，上記上層板の上面に
上記導体メッキ及び導電材からなる上層パターンを形成
するとともに，上記下層板の下面にグランド用配線又は
／及び電源用配線よりなる第一回路を形成する第八工程
と，上記上層板における凹部の底部を削除して搭載穴を
形成するとともに，上記下層板における凹部の底部及び
その周辺部を削除して上記下層板の下面側に段部を有す
る搭載穴を形成し，その後上記段部の周縁部に放熱板を
接合して，電子部品搭載用の搭載用凹部を形成する第九
工程とよりなることを特徴とする電子部品搭載用基板の
製造方法がある。
【００２１】下層板に形成する凹部の口径は，上層板に
形成する凹部よりも小さくする。下層板の上面に形成す
る第二パッドを露出させ，電子部品と導通したワイヤー
を接合させるためである。上記製造方法においては，下
層板の凹部の底部をその周辺部において削除し，開口さ
せている。このとき，下層板の搭載穴の下方が削除され
るとともに，該搭載穴の下方に形成されたキャビティメ
ッキ層も削除される。そのため，上記キャビティメッキ
層と下層板の下面に形成された第一回路とを，電気的に
完全に遮断することができる。従って，上記第一回路
と，キャビティメッキ層と導通する第二回路とは，全く
異なる電位状態とすることができ，電源用配線又は／及
びグランド用配線として用いることができる。
形成する凹部よりも小さくする。下層板の上面に形成す
る第二パッドを露出させ，電子部品と導通したワイヤー
を接合させるためである。上記製造方法においては，下
層板の凹部の底部をその周辺部において削除し，開口さ
せている。このとき，下層板の搭載穴の下方が削除され
るとともに，該搭載穴の下方に形成されたキャビティメ
ッキ層も削除される。そのため，上記キャビティメッキ
層と下層板の下面に形成された第一回路とを，電気的に
完全に遮断することができる。従って，上記第一回路
と，キャビティメッキ層と導通する第二回路とは，全く
異なる電位状態とすることができ，電源用配線又は／及
びグランド用配線として用いることができる。
【００２２】また，上記製造方法によれば，優れた電子
部品搭載用基板を容易に製造することができる。また，
上記上層パターン及び第一回路を形成する（第八工程）
際には，電子部品搭載用凹部が上層板によって蓋をされ
た状態になっている。そのため，上記電子部品搭載用凹
部の内部の第一パッド等に損傷，汚染を与えることがな
い。それ故，上記損傷，汚染対策を施す必要がなく，コ
ストも安くなる。
部品搭載用基板を容易に製造することができる。また，
上記上層パターン及び第一回路を形成する（第八工程）
際には，電子部品搭載用凹部が上層板によって蓋をされ
た状態になっている。そのため，上記電子部品搭載用凹
部の内部の第一パッド等に損傷，汚染を与えることがな
い。それ故，上記損傷，汚染対策を施す必要がなく，コ
ストも安くなる。
【００２３】
【作用及び効果】本発明の電子部品搭載用基板において
は，第一回路と導通しているバイアホールは，下層板の
みを貫通している。そのため，上層板の上面には，バイ
アホール及びそのランドに必要とされる面積が不要とな
る。そのため，上層板の上面に，多数のパッド及び上層
パターンを形成することができ，高密度実装化を図るこ
とができる。また，上記バイアホール及びそのランドに
邪魔されることなく，上層板の上面に上層パターンを自
由に設計することができる。本発明によれば，高密度実
装化を図ることができ，配線設計の自由度に優れた電子
部品搭載用基板を提供することができる。
は，第一回路と導通しているバイアホールは，下層板の
みを貫通している。そのため，上層板の上面には，バイ
アホール及びそのランドに必要とされる面積が不要とな
る。そのため，上層板の上面に，多数のパッド及び上層
パターンを形成することができ，高密度実装化を図るこ
とができる。また，上記バイアホール及びそのランドに
邪魔されることなく，上層板の上面に上層パターンを自
由に設計することができる。本発明によれば，高密度実
装化を図ることができ，配線設計の自由度に優れた電子
部品搭載用基板を提供することができる。
【００２４】
【実施例】実施例１ 本発明にかかる電子部品搭載用基板について，図１，図
２を用いて説明する。本例の電子部品搭載用基板は，図
１に示すごとく，下層板７の上に上層板６を積層してな
る多層基板６７と，該多層基板６７に設けられた電子部
品搭載用の搭載用凹部８０とを有する。上層板６の上面
は，電子部品３と接続したワイヤー３０を接合するため
のパッド５０と，該パッド５０と導通した上層パターン
５１とを有する。
２を用いて説明する。本例の電子部品搭載用基板は，図
１に示すごとく，下層板７の上に上層板６を積層してな
る多層基板６７と，該多層基板６７に設けられた電子部
品搭載用の搭載用凹部８０とを有する。上層板６の上面
は，電子部品３と接続したワイヤー３０を接合するため
のパッド５０と，該パッド５０と導通した上層パターン
５１とを有する。
【００２５】上層板６及び下層板７は，電子部品搭載用
の搭載穴６０及び７０を有する。該搭載穴７０の下部に
は放熱板９が設けられている。上記搭載用凹部８０は，
放熱板９の上側に設けられた部品搭載部８，及び該部品
搭載部８の周縁を囲む上記搭載穴６０，７０により形成
されている。多層基板６７は，上層板６に貫通させるこ
となく，下層板７だけに貫通させたバイアホール７２を
有する。
の搭載穴６０及び７０を有する。該搭載穴７０の下部に
は放熱板９が設けられている。上記搭載用凹部８０は，
放熱板９の上側に設けられた部品搭載部８，及び該部品
搭載部８の周縁を囲む上記搭載穴６０，７０により形成
されている。多層基板６７は，上層板６に貫通させるこ
となく，下層板７だけに貫通させたバイアホール７２を
有する。
【００２６】下層板７の下面はグランド用配線としての
第一回路１４を，下層板７の上面には第一パッド１１を
有する。第一回路１４は，バイアホール７２を介して，
第一パッド１１と導通している。第一回路１４は，導電
性の放熱板９を介して，部品搭載部８における電子部品
３と電気的に接続している。放熱板９は，導電性接着剤
４１により，下層板７の下面における搭載穴７０周縁部
に接着されている。搭載穴７０の壁面はキャビティメッ
キ層２２を有する。該キャビティメッキ層２２は，搭載
穴７０の壁面全体を覆っている。
第一回路１４を，下層板７の上面には第一パッド１１を
有する。第一回路１４は，バイアホール７２を介して，
第一パッド１１と導通している。第一回路１４は，導電
性の放熱板９を介して，部品搭載部８における電子部品
３と電気的に接続している。放熱板９は，導電性接着剤
４１により，下層板７の下面における搭載穴７０周縁部
に接着されている。搭載穴７０の壁面はキャビティメッ
キ層２２を有する。該キャビティメッキ層２２は，搭載
穴７０の壁面全体を覆っている。
【００２７】下層板７の内部は電源用配線としての第二
回路２３を，下層板７の上面は第二パッド２１を各々有
する。第二回路２３は，キャビティメッキ層２２を介し
て，第二パッド２１と導通している。該第二パッド２１
は，ワイヤー３０を介して，電子部品３と導通してい
る。
回路２３を，下層板７の上面は第二パッド２１を各々有
する。第二回路２３は，キャビティメッキ層２２を介し
て，第二パッド２１と導通している。該第二パッド２１
は，ワイヤー３０を介して，電子部品３と導通してい
る。
【００２８】下層板７の下面側には，段部７１が形成さ
れており，キャビティメッキ層２２と第一回路１４とを
電気的に遮断している。また，キャビティメッキ層２２
は部品搭載部８と電気的に遮断されている。電源用配線
としての第二回路２３は，バイアホール７３を介して，
電子部品搭載用基板の外部に設けられた電源と導通して
いる。グランド用配線としての第一回路１４は，バイア
ホール７２を介して，電子部品搭載用基板の外部に設け
られたアースと導通している。
れており，キャビティメッキ層２２と第一回路１４とを
電気的に遮断している。また，キャビティメッキ層２２
は部品搭載部８と電気的に遮断されている。電源用配線
としての第二回路２３は，バイアホール７３を介して，
電子部品搭載用基板の外部に設けられた電源と導通して
いる。グランド用配線としての第一回路１４は，バイア
ホール７２を介して，電子部品搭載用基板の外部に設け
られたアースと導通している。
【００２９】上記バイアホール７２，７３の内壁は，各
々導体膜１２，２４により被覆されており，その上下端
にはランド１３，２５が設けられている。下層板７の上
面は，搭載穴７０付近及び第二パッド２１を除く部分
に，ソルダーレジスト４７が被覆している。下層板７の
上部には，接着剤４６により上層板６が積層固定されて
いる。
々導体膜１２，２４により被覆されており，その上下端
にはランド１３，２５が設けられている。下層板７の上
面は，搭載穴７０付近及び第二パッド２１を除く部分
に，ソルダーレジスト４７が被覆している。下層板７の
上部には，接着剤４６により上層板６が積層固定されて
いる。
【００３０】次に，本例の作用効果について説明する。
本例電子部品搭載用基板においては，図１に示すごと
く，第一回路１４と導通しているバイアホール７２は，
下層板７のみを貫通している。そのため，図２に示すご
とく，下層板７の上部に積層される上層板６の上面に
は，バイアホール及びそのランドに必要とされる面積が
不要となる。そのため，上層板６の上面に，多数のパッ
ド５０及び上層パターン５１を形成することができ，高
密度実装化を図ることができる。また，バイアホール７
２，７３及びそのランド１３，２５に邪魔されることな
く，上層板６の上面に上層パターン５１を自由に設計す
ることができる。
本例電子部品搭載用基板においては，図１に示すごと
く，第一回路１４と導通しているバイアホール７２は，
下層板７のみを貫通している。そのため，図２に示すご
とく，下層板７の上部に積層される上層板６の上面に
は，バイアホール及びそのランドに必要とされる面積が
不要となる。そのため，上層板６の上面に，多数のパッ
ド５０及び上層パターン５１を形成することができ，高
密度実装化を図ることができる。また，バイアホール７
２，７３及びそのランド１３，２５に邪魔されることな
く，上層板６の上面に上層パターン５１を自由に設計す
ることができる。
【００３１】実施例２ 本例の電子部品搭載用基板においては，図３に示すごと
く，下層板７の上面における搭載穴７０付近に，第二パ
ッド２１だけでなく，第一パッド１１を設けている。第
一パッド１１及び第二パッド２１には，電子部品と導通
したワイヤーが接続される。第一パッド１１は，導体回
路１０１を介して，バイアホール７２のランド１３と導
通している。
く，下層板７の上面における搭載穴７０付近に，第二パ
ッド２１だけでなく，第一パッド１１を設けている。第
一パッド１１及び第二パッド２１には，電子部品と導通
したワイヤーが接続される。第一パッド１１は，導体回
路１０１を介して，バイアホール７２のランド１３と導
通している。
【００３２】グランド用配線としての第一回路は，放熱
板だけでなく，バイアホール７２を介して上記第一パッ
ド１１とも導通している。その他は，実施例１と同様で
ある。本例においても，実施例１と同様の効果を得るこ
とができる。
板だけでなく，バイアホール７２を介して上記第一パッ
ド１１とも導通している。その他は，実施例１と同様で
ある。本例においても，実施例１と同様の効果を得るこ
とができる。
【００３３】実施例３ 本例の電子部品搭載用基板においては，図４に示すごと
く，下層板７がコア材７８及びプリプレグ７７，７９か
らなる。コア材７８の上面には，第二回路２３が形成さ
れている。また，下層板７の上面に設けられた第一パッ
ド１１及び第二パッド２１，並びに下層板７の下面に設
けられた第一回路１４は，銅箔１及び導体メッキ２より
なる。その他は，上記実施例１と同様である。
く，下層板７がコア材７８及びプリプレグ７７，７９か
らなる。コア材７８の上面には，第二回路２３が形成さ
れている。また，下層板７の上面に設けられた第一パッ
ド１１及び第二パッド２１，並びに下層板７の下面に設
けられた第一回路１４は，銅箔１及び導体メッキ２より
なる。その他は，上記実施例１と同様である。
【００３４】次に，本例における上記電子部品搭載用基
板の製造方法について，図５〜図１２を用いて説明す
る。まず，第一工程において，図５に示すごとく，コア
材７８の上面に，第二回路２３を形成する。次いで，図
６に示すごとく，コア材７８の上面及び下面に，プリプ
レグ７７，７９を積層し，下層板７を得る。次に，第二
工程において，下層板７の上面及び下面に，導電材とし
ての銅箔１を積層し，これらを圧着し一体化する。
板の製造方法について，図５〜図１２を用いて説明す
る。まず，第一工程において，図５に示すごとく，コア
材７８の上面に，第二回路２３を形成する。次いで，図
６に示すごとく，コア材７８の上面及び下面に，プリプ
レグ７７，７９を積層し，下層板７を得る。次に，第二
工程において，下層板７の上面及び下面に，導電材とし
ての銅箔１を積層し，これらを圧着し一体化する。
【００３５】次に，第三工程において，図７に示すごと
く，下層板７にバイアホール７２を穿設する。また，下
層板７の上面側に，ザグリ加工により，電子部品搭載用
の凹部７００を形成する。次に，第四工程において，図
８に示すごとく，上記凹部７００及びバイアホール７２
の内壁を含む上記下層板７の表面全体に導体メッキ２を
施す。これにより，バイアホール７２の壁面には導体膜
１２が，搭載穴７００の壁面にはキャビティメッキ層２
２が形成される。
く，下層板７にバイアホール７２を穿設する。また，下
層板７の上面側に，ザグリ加工により，電子部品搭載用
の凹部７００を形成する。次に，第四工程において，図
８に示すごとく，上記凹部７００及びバイアホール７２
の内壁を含む上記下層板７の表面全体に導体メッキ２を
施す。これにより，バイアホール７２の壁面には導体膜
１２が，搭載穴７００の壁面にはキャビティメッキ層２
２が形成される。
【００３６】次に，第五工程において，図９に示すごと
く，上記導体メッキ２を用いて，下層板７の上面には第
一パッド１１及び第二パッド２１を，凹部７００の内壁
にはキャビティメッキ層２２を，それぞれ形成する。次
いで，上記下層板７の上面における，凹部７００及び第
二パッド２１を除く部分に，ソルダーレジスト４７を被
覆させる。一方，第六工程において，図１０に示すごと
く，上層板６の上面全体に，導電材としての銅箔５を施
す。上層板６の下面側に電子部品搭載用の凹部６００を
穿設する。
く，上記導体メッキ２を用いて，下層板７の上面には第
一パッド１１及び第二パッド２１を，凹部７００の内壁
にはキャビティメッキ層２２を，それぞれ形成する。次
いで，上記下層板７の上面における，凹部７００及び第
二パッド２１を除く部分に，ソルダーレジスト４７を被
覆させる。一方，第六工程において，図１０に示すごと
く，上層板６の上面全体に，導電材としての銅箔５を施
す。上層板６の下面側に電子部品搭載用の凹部６００を
穿設する。
【００３７】次に，第七工程において，図１１に示すご
とく，上記下層板７の上部に，接着剤４６を介在させ
て，上記上層板６を積層し，多層基板６７を形成する。
次に，第八工程において，図１２に示すごとく，上記上
層板６の上面に，上記銅箔５から上層パターン５１及び
パッド５０を形成する。また，上記下層板７の下面に，
第一回路１４，及びバイアホール７２のランド１３を形
成する。
とく，上記下層板７の上部に，接着剤４６を介在させ
て，上記上層板６を積層し，多層基板６７を形成する。
次に，第八工程において，図１２に示すごとく，上記上
層板６の上面に，上記銅箔５から上層パターン５１及び
パッド５０を形成する。また，上記下層板７の下面に，
第一回路１４，及びバイアホール７２のランド１３を形
成する。
【００３８】次に，第九工程において，図１３，図１４
に示すごとく，上記上層板６の上面側における凹部６０
０の底部６０１を削除して搭載穴６０を形成する。ま
た，上記下層板７の下面側における凹部７００の底部７
０１及びその周辺部７１１を削除して，上記下層板７の
下面側に段部７１を有する搭載穴７０を形成する。次い
で，下層板７の上記段部７１の周縁部に，導電性接着剤
４１により，放熱板９を接着して，電子部品搭載用の搭
載用凹部８０を形成する（図４）。これにより，本例の
電子部品搭載用基板が得られる。
に示すごとく，上記上層板６の上面側における凹部６０
０の底部６０１を削除して搭載穴６０を形成する。ま
た，上記下層板７の下面側における凹部７００の底部７
０１及びその周辺部７１１を削除して，上記下層板７の
下面側に段部７１を有する搭載穴７０を形成する。次い
で，下層板７の上記段部７１の周縁部に，導電性接着剤
４１により，放熱板９を接着して，電子部品搭載用の搭
載用凹部８０を形成する（図４）。これにより，本例の
電子部品搭載用基板が得られる。
【００３９】次に，本例の作用効果について説明する。
上記製造方法によれば，下層板７の凹部７００の底部７
０１を，その周辺部７１１において削除するとき，下層
板７の搭載穴７０の下方が削除されるとともに，該搭載
穴７０の下方に形成されたキャビティメッキ層２２も削
除される。そのため，上記キャビティメッキ層２２と下
層板７の下面に形成された第一回路１４とを，完全に電
気的に遮断することができる。
上記製造方法によれば，下層板７の凹部７００の底部７
０１を，その周辺部７１１において削除するとき，下層
板７の搭載穴７０の下方が削除されるとともに，該搭載
穴７０の下方に形成されたキャビティメッキ層２２も削
除される。そのため，上記キャビティメッキ層２２と下
層板７の下面に形成された第一回路１４とを，完全に電
気的に遮断することができる。
【００４０】それ故，上記第一回路１４は，キャビティ
メッキ層２２と導通する第二回路２３と全くことなる電
位状態とすることができる。従って，第一回路１４はグ
ランド用配線として，また第二回路２３は電源用配線と
して十分に機能する。また，下層板７の上面には第一パ
ッド１１，第二パッド２１及びランド１３を，搭載穴７
０の内壁にはキャビティメッキ層２２を形成し，その上
部に凹部６００を設けた上層板６を積層している。その
ため，上記凹部６００，７００の底部６０１，７０１
が，該凹部６００，７００の内部，及び上層板６の上面
を覆うこととなる。
メッキ層２２と導通する第二回路２３と全くことなる電
位状態とすることができる。従って，第一回路１４はグ
ランド用配線として，また第二回路２３は電源用配線と
して十分に機能する。また，下層板７の上面には第一パ
ッド１１，第二パッド２１及びランド１３を，搭載穴７
０の内壁にはキャビティメッキ層２２を形成し，その上
部に凹部６００を設けた上層板６を積層している。その
ため，上記凹部６００，７００の底部６０１，７０１
が，該凹部６００，７００の内部，及び上層板６の上面
を覆うこととなる。
【００４１】それ故，上記第八工程においては，上記第
一パッド１１，第二パッド２１，ランド１３，キャビテ
ィメッキ層２２に損傷を与えず，かつ汚染することな
く，上層パターン５１及び第一回路１４を形成すること
ができる。また，そのため，従来のごとき損傷，汚染対
策の必要がなく，製造コストも安い。その他，上記実施
例１と同様の効果を得ることができる。
一パッド１１，第二パッド２１，ランド１３，キャビテ
ィメッキ層２２に損傷を与えず，かつ汚染することな
く，上層パターン５１及び第一回路１４を形成すること
ができる。また，そのため，従来のごとき損傷，汚染対
策の必要がなく，製造コストも安い。その他，上記実施
例１と同様の効果を得ることができる。
【図１】実施例１の電子部品搭載用基板の断面図。
【図２】実施例１の電子部品搭載用基板の平面図。
【図３】実施例２における，下層板の上面を示す要部拡
大平面図。
大平面図。
【図４】実施例３の電子部品搭載用基板の断面図。
【図５】実施例３の電子部品搭載用基板の製造工程を示
す説明図。
す説明図。
【図６】図５に続く，製造工程説明図。
【図７】図６に続く，製造工程説明図。
【図８】図７に続く，製造工程説明図。
【図９】図８に続く，製造工程説明図。
【図１０】図９に続く，製造工程説明図。
【図１１】図１０に続く，製造工程説明図。
【図１２】図１１に続く，製造工程説明図。
【図１３】図１２に続く，製造工程説明図。
【図１４】図１３に続く，製造工程説明図。
【図１５】従来例の電子部品搭載用基板の断面図。
【図１６】従来例の電子部品搭載用基板の平面図。
１１．．．第一パッド， １４．．．第一回路， ２１．．．第二パッド， ２２．．．キャビティメッキ層， ２３．．．第二回路， ３．．．電子部品， ５０．．．パッド， ５１．．．上層パターン， ６．．．上層板， ６０，７０．．．搭載穴， ６００，７００．．．凹部， ６７．．．多層基板， ７．．．下層板， ７１．．．段部， ７２，７３．．．バイアホール， ８．．．部品搭載部， ８０．．．搭載用凹部， ９．．．放熱板，
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/50 Ｐ Ｈ０５Ｋ 1/18 Ｒ 7128−4Ｅ
Claims (4)
- 【請求項１】 下層板の上に上層板を１枚以上積層して
なる多層基板と，該多層基板に設けられた電子部品搭載
用の搭載用凹部とを有する多層の電子部品搭載用基板に
おいて， 上記搭載用凹部は，部品搭載部と，該部品搭載部の周縁
を囲む搭載穴とからなり， 上記多層基板は上記上層板を貫通しないバイアホールを
有し， 上記下層板の下面には上記部品搭載部と電気的に接続さ
れた第一回路を，上記下層板の上面には第一パッドを設
けると共に，上記第一回路及び第一パッドは上記バイア
ホールを介して部品搭載部と電気的に接続してなり， 一方，下層板の搭載穴の壁面にはキャビティメッキ層
を，上記下層板の内部には第二回路を，上記下層板の上
面には第二パッドを，各々設けると共に，上記第二回路
及び第二パッドは上記キャビティメッキ層を介して電気
的に接続してなり， かつ，上記キャビティメッキ層と上記部品搭載部とは電
気的に遮断されていることを特徴とする電子部品搭載用
基板。 - 【請求項２】 請求項１において，上記搭載用凹部には
放熱板が設けられていることを特徴とする電子部品搭載
用基板。 - 【請求項３】 請求項１又は２において，上記第一回路
は，グランド用配線又は／及び電源用配線であり，上記
第二回路は電源用配線又は／及びグランド用配線である
ことを特徴とする電子部品搭載用基板。 - 【請求項４】 請求項１，２，又は３において，電子部
品搭載用基板はプラスチックピングリッドアレイである
ことを特徴とする電子部品搭載用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5242013A JPH0774473A (ja) | 1993-09-01 | 1993-09-01 | 電子部品搭載用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5242013A JPH0774473A (ja) | 1993-09-01 | 1993-09-01 | 電子部品搭載用基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0774473A true JPH0774473A (ja) | 1995-03-17 |
Family
ID=17082971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5242013A Pending JPH0774473A (ja) | 1993-09-01 | 1993-09-01 | 電子部品搭載用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0774473A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0817266A2 (en) * | 1996-07-01 | 1998-01-07 | NEC Corporation | Mounting structure for an integrated circuit |
| JP2001319945A (ja) * | 2000-03-02 | 2001-11-16 | Ibiden Co Ltd | 電子部品搭載用基板 |
-
1993
- 1993-09-01 JP JP5242013A patent/JPH0774473A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0817266A2 (en) * | 1996-07-01 | 1998-01-07 | NEC Corporation | Mounting structure for an integrated circuit |
| EP0817266A3 (en) * | 1996-07-01 | 1998-11-25 | NEC Corporation | Mounting structure for an integrated circuit |
| JP2001319945A (ja) * | 2000-03-02 | 2001-11-16 | Ibiden Co Ltd | 電子部品搭載用基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4339739B2 (ja) | 部品内蔵型多層基板 | |
| US6930257B1 (en) | Integrated circuit substrate having laminated laser-embedded circuit layers | |
| JP2008016844A (ja) | プリント基板及びその製造方法 | |
| US8826531B1 (en) | Method for making an integrated circuit substrate having laminated laser-embedded circuit layers | |
| JP2002313996A (ja) | 半導体パッケージ用基板およびその製造方法 | |
| US6207354B1 (en) | Method of making an organic chip carrier package | |
| TWI741574B (zh) | 內埋線路板及其製造方法 | |
| JPH05343856A (ja) | 多層プリント配線板およびその製造方法 | |
| JPH0794868A (ja) | 多層配線基板及びその製造方法 | |
| JPH0774473A (ja) | 電子部品搭載用基板 | |
| JP2784524B2 (ja) | 多層電子部品搭載用基板及びその製造法 | |
| JP2784523B2 (ja) | 電子部品搭載用基板 | |
| JP2753766B2 (ja) | 電子部品搭載用基板 | |
| JP2784525B2 (ja) | 電子部品搭載用基板 | |
| JP3617073B2 (ja) | 電子部品搭載用基板及びその製造方法 | |
| KR20150030066A (ko) | 인쇄회로기판 | |
| JP2001291817A (ja) | 電子回路装置および多層プリント配線板 | |
| JP2784521B2 (ja) | 多層電子部品塔載用基板及びその製造法 | |
| JPH085559Y2 (ja) | プリント基板 | |
| JP3044415B2 (ja) | 電子回路モジュール | |
| JPH10126026A (ja) | 電子部品搭載用基板及びその製造方法 | |
| JP4176283B2 (ja) | 可撓性微細多層回路基板の製造法 | |
| JP3796773B2 (ja) | 電子部品搭載用の多層基板 | |
| JPS6214717Y2 (ja) | ||
| JP2874734B2 (ja) | 高周波デバイス用多層配線基板 |