JP3796773B2 - 電子部品搭載用の多層基板 - Google Patents
電子部品搭載用の多層基板 Download PDFInfo
- Publication number
- JP3796773B2 JP3796773B2 JP21533695A JP21533695A JP3796773B2 JP 3796773 B2 JP3796773 B2 JP 3796773B2 JP 21533695 A JP21533695 A JP 21533695A JP 21533695 A JP21533695 A JP 21533695A JP 3796773 B2 JP3796773 B2 JP 3796773B2
- Authority
- JP
- Japan
- Prior art keywords
- pad
- substrate
- opening
- pattern
- grounding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【技術分野】
本発明は,電子部品を搭載するための搭載用凹部を有する多層基板に関し,特に,電源用及び接地用のパッドの配置構造に関する。
【0002】
【従来技術】
電子部品搭載用の多層基板には,電源パターン,接地パターン,及び信号パターンが設けられている。電子部品は,これらのパターンを通じて流れる電流により作動する。
かかる多層基板としては,従来,例えば,図7,図8に示すものがある。この多層基板9は,多数の信号パターン94を設けた絶縁基材960に電子部品搭載用の搭載用凹部968を形成し,該搭載用凹部968の開口周縁には電源用パッド930を配設してなる。
【0003】
搭載用凹部968の開口周縁には,信号用パッド940と電源用パッド930とを並設している。
電源用パッド930は,搭載用凹部968の側壁に形成した側壁リード部910を介して,その底面に形成した底面導体層911と接続している。側壁リード部910は,絶縁基材960の内部に設けた電源用パターン912に接続されている。電源用パターン912は,外部電源に接続されている。
【0004】
上記の多層基板9には,搭載用凹部968に電子部品98を搭載する。電子部品98の接続パッド988は,ボンディングワイヤー95により,電源用パッド930,信号用パッド940,接地用パッド935と電気的に接続する。
【0005】
【解決しようとする課題】
しかしながら,上記従来の多層基板9においては,搭載用凹部968の周囲に,電源用パッド930,信号用パッド940,接地用パッド935が混在して並設している。これらの各パッド930,940,935の配置位置によって,電子部品の接続パッド988の配置位置は決定される。それ故,接続パッドを任意な位置に設けることができず,電子部品及び搭載用凹部の開口周縁に設けたパッド間の接続自由度が低い。
【0006】
また,各パッドを多数設ける場合には,各パッドの幅が狭くなり,ボンディングワイヤーの接続不良が生じるおそれもある。また,パッドにおけるインダクタンスも高くなり,大容量の電気を効率よく出入力させることが困難な場合がある。また,電気の出入力速度が遅延する場合もある。
【0007】
本発明はかかる従来の問題点に鑑み,電子部品に設けたパッドとの間の接続自由度及び接続信頼性が高く,且つ大容量の電気を効率よく高速度で出入力させることができる,電子部品搭載用の多層基板を提供しようとするものである。
【0008】
【課題の解決手段】
請求項1の発明は,複数の絶縁基材を積層すると共にその最下層基板には電子部品を搭載するための搭載用凹部を設け,また上記最下層基板よりも上の上層基板には上記搭載用凹部に開口する開口部を設けてなる多層基板において,
上記最下層基板における搭載用凹部の側壁に沿って設けられ,絶縁用スリットを介して,対面配置されている接地用帯パッド及び電源用帯パッドと,
上記上層基板の上記開口部に面する開口周縁に設けられ,上記開口部側壁のリード部を経由し,上記上層基板裏側面の信号用パターンに接続する内周信号用パッドと,
上記最下層基板に設けられ,上記接地用帯パッド及び上記電源用帯パッドにそれぞれ接続されると共に少なくとも一方が上記信号用パターンに比して幅広のベタ状に設けられた接地用パターン及び電源用パターンと,
上記内周信用パッドの外周に設けられ,上記上層基板表側面の信号用パターンに接続する外周信号用パッドと,
を備えることを特徴とする電子部品搭載用の多層基板にある。
また,請求項2の発明は,複数の絶縁基材を積層すると共にその最下層基板には電子部品を搭載するための搭載用凹部を設け,また上記最下層基板よりも上の上層基板には上記搭載用凹部に開口する開口部を設けてなる多層基板において,
上記搭載用凹部に面する上記最下層基板の開口周縁に設けられ,搭載用凹部側壁のリード部を経由し,上記最下層基板裏面側の接地用パターンに接続する帯状の接地用帯パッドと,
上記接地用帯パッドの外周に設けられ,絶縁用スリットを介して,対面配置されている,上記最下層基板表面側の電源用パターンに接続する帯状の電源用帯パッドと,
上記上層基板の上記開口部に面する開口周縁に設けられ,上記開口部側壁のリード部を経由し,上記上層基板裏側面の信号用パターンに接続する内周信号用パッドと,
上記内周信用パッドの外周に設けられ,上記上層基板表側面の信号用パターンに接続する外周信号用パッドと,を備え,
上記接地用パターン及び上記電源用パターンとの少なくとも一方は,上記信号用パターンに比して幅広のベタ状に設けられていることを特徴とする電子部品搭載用の多層基板にある。
【0009】
次に,上記電子部品搭載用の多層基板の作用について説明する。
上記接地用帯パッド及び電源用帯パッドは,搭載用凹部に沿って帯状に設けられている。そのため,電子部品の接続パッドをどの位置に設けようとも,上記の両帯パッドとの間を,最短距離で接続することができる。従って,両者間の接続自由度が高くなる。
【0010】
また,上記接地用帯パッド及び電源用帯パッドは,幅広の帯状である。そのため,ボンディングワイヤーの接続不良が生じにくく,接続信頼性が高い。
また,上記帯パッドは,広い面積を有するため,インダクタンスが小さい。そのため,各パッドに対して多数のボンディングワイヤーを接続しても,大容量の電気を効率よく出入力させることができる。また,電気をすばやく出入力することができる。
【0011】
また,接地用帯パッドと電源用帯パッドとは,最下層基板における搭載用凹部の側壁に沿って設けられている。両帯パッドは,電子部品に対して最も接近して設けられることになる。そのため,両者の間を最短距離で接続することができ,ノイズの発生を防止することができる。
また,上層基板には,大面積を必要とする接地用,電源用のパッド及びパターンが設けられていない。そのため,信号用パターンの配線自由度が高い。
【0012】
上記電子部品搭載用の多層基板において,上記接地用帯パッドと電源用帯パッドとは,絶縁用スリットを介して,対面配置されていることが好ましい。更に,両帯パッドは,上記開口周縁の全周を囲むように環状に設けてあることが好ましい。これにより,搭載用凹部の開口周縁に幅広く上記帯パッドを形成することができ,帯パッドにおけるインダクタンスの一層の低減化を図ることができる。
【0013】
上記接地用帯パッド及び電源用帯パッドは,上記開口周縁のコーナー部にも設けることが好ましい。これにより,各帯パッドの設置面積を大きくすることができる。
また,上記接地用帯パッド又は電源用帯パッドの少なくとも一方は,複数に分割して配設することが好ましい。これにより,帯パッドを任意の位置に設けることができる。
上記搭載用凹部の側壁に設けたリード部は,接地用帯パッドと同じ幅に設けることが好ましい。これにより,幅広い帯状のリード部を設けることができ,インダクタンスの一層の低減を図ることができる。
【0014】
接地用パターン及び電源用パターンは,最下層基板に設けられている。両パターンの少なくとも一方は,幅広のベタ状に設けてあることが好ましい。これにより,パターンのインダクタンスを一層低減することができる。
上記信号用パッドに接続された信号用パターンは,高密度実装のため,上層基板の表面側及び裏面側に設けることが好ましい。
【0015】
【発明の実施の形態】
実施形態例1
本発明の実施形態例にかかる電子部品搭載用の多層基板について,図1〜図5を用いて説明する。
本例の多層基板1は,図1,図2に示すごとく,電子部品を搭載するための搭載用凹部710を設けた最下層基板71を有している。また,最下層基板71よりも上の上層基板72,73,74には,搭載用凹部710の上方に開口する開口部720,730,740を設けている。
【0016】
最下層基板71には,搭載用凹部710に面する開口周縁に,搭載用凹部710の側壁に沿って,帯状の接地用帯パッド111と帯状の電源用帯パッド121とを有している。両帯パッド111,121の間には絶縁用スリット10が設けられている。
【0017】
接地用帯パッド111は,図1〜図3に示すごとく,搭載用凹部710の側壁に設けたリード部112のみを経由して最下層基板71の裏面側に設けた接地用パターン113に接続されている。図5に示すごとく,接地用パターン113は,最下層基板71の裏面全体に設けられている。
一方,図1に示すごとく,電源用帯パッド121は,最下層基板75の表面側に設けた電源用パターン122に接続されている。
【0018】
接地用帯パッド111と電源用帯パッド121とは対面配置され,両者の間には絶縁用スリット10が設けてある。
接地用帯パッド111及び電源用帯パッド121は,図2に示すごとく,複数に分割して配設されている。接地用帯パッド111及び電源用帯パッド121は,搭載用凹部710の開口周縁のコーナー部719にも設けてある。
図3に示すごとく,搭載用凹部710の側壁に設けたリード部112は,接地用帯パッド111と同じ幅に設けてある。
【0019】
上層基板72,73は,開口部720,730に面する開口周縁に,複数の信号用パッド131,141を有する。信号用パッド131は,図1,図3に示すごとく,開口部720,730の側壁に設けたリード部132のみを経由して上層基板72,73の裏側面に設けた信号用パターン133に接続されている。一方,信号用パッド141は,上層基板72,73の表側面に設けた信号用パターン142に接続されている。
【0020】
多層基板1は,最下層基板71,上層基板72〜74を,接着材6により接着,積層したものである。多層基板1は,導体ピン4を挿入するための貫通穴701,及びキャパシタのための貫通穴702を設けている。貫通穴701,702の内壁は,金属めっき膜17により被覆されている。
【0021】
最下層基板71,上層基板72〜74は,ガラスエポキシ樹脂製の絶縁基材である。これら各基板の表側面,裏側面は,ソルダーレジスト8により被覆されている。最下層基板71の搭載用凹部710の開口周縁には,接着材60及び半田62により,放熱板75が接着されている。
【0022】
次に,本例の作用効果について説明する。
本例の電子部品搭載用の多層基板1においては,接地用帯パッド111及び電源用帯パッド121が,搭載用凹部710に沿って帯状に設けられている。そのため,図4に示すごとく,電子部品5の接続パッド50をどの位置に設けようとも,上記の両帯パッド111,121との間を,ボンディングワイヤー3により最短距離で接続することができる。従って,多層基板1及び電子部品5に設けたパッド間の接続自由度が高くなる。
【0023】
また,接地用帯パッド111及び電源用帯パッド121は,幅広の帯状である。そのため,ボンディングワイヤー3の接続不良が生じにくく,接続信頼性が高い。
また,帯パッド111,121は,広い面積を有する。そのため,インダクタンスが小さい。それ故,各帯パッド111,121に対して複数のボンディングワイヤー3を接続しても,大容量の電気を効率よく,また,高速度で出入力させることができる。
【0024】
更に,図5に示すごとく,接地用パターン113は,最下層基板71の裏面全体に設けられている。そのため,より大容量の電気を接地することができ,また,電気をすばやく接地することができ,電気特性が高い。
【0025】
また,接地用帯パッド111と電源用帯パッド121とは,最下層基板71における搭載用凹部710の側壁に沿って設けられている。そのため,図4に示すごとく,両帯パッド111,121は,電子部品5に対して最も接近して設けられることになる。そのため,両者の間を最短距離でボンディングワイヤー3により接続することができ,ノイズの発生を防止することができる。
また,上層基板1には,大面積を必要とする接地用,電源用のパッド及びパターンが設けられていない。そのため,信号用パターンの配線自由度が高い。
【0026】
実施形態例2
本例の多層基板は,図6に示すごとく,接地用帯パッド115と電源用帯パッド125とが,絶縁用スリット10を介在させて,対面配置されている。両帯パッド115,125は,搭載用凹部710の開口周縁の全周を囲むように環状に設けられている。
その他は,実施形態例1と同様である。
【0027】
本例においては,接地用,電源用の帯パッド111,121が,搭載用凹部710の開口周縁の全周を囲むように設けられている。そのため,上記帯パッドは,上記開口周縁において大面積を確保することができる。それ故,インダクタンスの一層の低減化を図ることができる。
その他,本例においても,実施形態例1と同様の効果を得ることができる。
【0028】
【発明の効果】
本発明によれば,電子部品に設けたパッドとの間の接続自由度及び接続信頼性が高く,且つ大容量の電気を効率よく高速度で出入力させることができる,電子部品搭載用の多層基板を提供することができる。
【図面の簡単な説明】
【図1】実施形態例1の電子部品搭載用の多層基板の断面図。
【図2】実施形態例1の,搭載用凹部の開口周縁を示す,多層基板の平面図。
【図3】実施形態例1の,搭載用凹部及び開口部に設けたリード部の説明図。
【図4】実施形態例1における,電子部品を搭載した搭載用凹部の開口周縁を示す,拡大平面図。
【図5】実施形態例1の,最下層基板の裏面図。
【図6】実施形態例2の,搭載用凹部の開口周縁を示す,多層基板の平面図。
【図7】従来例における,電子部品搭載用の多層基板の要部平面図。
【図8】従来例における,電子部品搭載用の多層基板の断面図。
【符号の説明】
1...多層基板,
10...絶縁用スリット,
111,115...接地用帯パッド,
112,132...リード部,
113...接地用パターン,
121,125...電源用帯パッド,
122...電源用パターン,
131,141...信号用パッド,
133,142...信号用パターン,
71...最下層基板,
72,73,74...上層基板,
710...搭載用凹部,
720,730,740...開口部,
Claims (2)
- 複数の絶縁基材を積層すると共にその最下層基板には電子部品を搭載するための搭載用凹部を設け,また上記最下層基板よりも上の上層基板には上記搭載用凹部に開口する開口部を設けてなる多層基板において,
上記最下層基板における搭載用凹部の側壁に沿って設けられ,絶縁用スリットを介して,対面配置されている接地用帯パッド及び電源用帯パッドと,
上記上層基板の上記開口部に面する開口周縁に設けられ,上記開口部側壁のリード部を経由し,上記上層基板裏側面の信号用パターンに接続する内周信号用パッドと,
上記最下層基板に設けられ,上記接地用帯パッド及び上記電源用帯パッドにそれぞれ接続されると共に少なくとも一方が上記信号用パターンに比して幅広のベタ状に設けられた接地用パターン及び電源用パターンと,
上記内周信用パッドの外周に設けられ,上記上層基板表側面の信号用パターンに接続する外周信号用パッドと,
を備えることを特徴とする電子部品搭載用の多層基板。 - 複数の絶縁基材を積層すると共にその最下層基板には電子部品を搭載するための搭載用凹部を設け,また上記最下層基板よりも上の上層基板には上記搭載用凹部に開口する開口部を設けてなる多層基板において,
上記搭載用凹部に面する上記最下層基板の開口周縁に設けられ,搭載用凹部側壁のリード部を経由し,上記最下層基板裏面側の接地用パターンに接続する帯状の接地用帯パッドと,
上記接地用帯パッドの外周に設けられ,絶縁用スリットを介して,対面配置されている,上記最下層基板表面側の電源用パターンに接続する帯状の電源用帯パッドと,
上記上層基板の上記開口部に面する開口周縁に設けられ,上記開口部側壁のリード部を経由し,上記上層基板裏側面の信号用パターンに接続する内周信号用パッドと,
上記内周信用パッドの外周に設けられ,上記上層基板表側面の信号用パターンに接続する外周信号用パッドと,を備え,
上記接地用パターン及び上記電源用パターンとの少なくとも一方は,上記信号用パターンに比して幅広のベタ状に設けられていることを特徴とする電子部品搭載用の多層基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21533695A JP3796773B2 (ja) | 1995-07-31 | 1995-07-31 | 電子部品搭載用の多層基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21533695A JP3796773B2 (ja) | 1995-07-31 | 1995-07-31 | 電子部品搭載用の多層基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0946049A JPH0946049A (ja) | 1997-02-14 |
JP3796773B2 true JP3796773B2 (ja) | 2006-07-12 |
Family
ID=16670617
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21533695A Expired - Fee Related JP3796773B2 (ja) | 1995-07-31 | 1995-07-31 | 電子部品搭載用の多層基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3796773B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3619395B2 (ja) | 1999-07-30 | 2005-02-09 | 京セラ株式会社 | 半導体素子内蔵配線基板およびその製造方法 |
-
1995
- 1995-07-31 JP JP21533695A patent/JP3796773B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0946049A (ja) | 1997-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5359222A (en) | TCP type semiconductor device capable of preventing crosstalk | |
CA1116308A (en) | Tape automated bonding test board | |
US6396141B2 (en) | Tape ball grid array with interconnected ground plane | |
WO2004021435A1 (ja) | モジュール部品 | |
EP0598497B1 (en) | Multi-layer lead frame for a semiconductor device | |
KR20010021266A (ko) | 다층인쇄회로기판을 사용한 범프접속형 칩실장모듈 | |
JP3512331B2 (ja) | 半導体装置のプラスチックパッケージ | |
JPH03120746A (ja) | 半導体素子パッケージおよび半導体素子パッケージ搭載配線回路基板 | |
US20020063331A1 (en) | Film carrier semiconductor device | |
JP3796773B2 (ja) | 電子部品搭載用の多層基板 | |
JPH1167963A (ja) | 半導体装置 | |
JP2973646B2 (ja) | ベアチップlsiの実装構造 | |
JP3617073B2 (ja) | 電子部品搭載用基板及びその製造方法 | |
JP2000101237A (ja) | ビルドアップ基板 | |
JP2784523B2 (ja) | 電子部品搭載用基板 | |
JP2784525B2 (ja) | 電子部品搭載用基板 | |
JP2677213B2 (ja) | 半導体集積回路装置 | |
JP2804821B2 (ja) | 電子部品搭載用基板 | |
JPH0722755A (ja) | 多層プリント配線板 | |
JP2828753B2 (ja) | 混成集積回路装置 | |
JPH0629421A (ja) | 電子部品搭載用基板 | |
JPH04291984A (ja) | プリント板ユニット構造 | |
JPS6214717Y2 (ja) | ||
JP3054249B2 (ja) | リードフレーム組立体 | |
JPH0278253A (ja) | 多層プラスチックチップキャリア |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050721 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050802 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051227 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060328 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060410 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |