JPH04291984A - プリント板ユニット構造 - Google Patents
プリント板ユニット構造Info
- Publication number
- JPH04291984A JPH04291984A JP3057285A JP5728591A JPH04291984A JP H04291984 A JPH04291984 A JP H04291984A JP 3057285 A JP3057285 A JP 3057285A JP 5728591 A JP5728591 A JP 5728591A JP H04291984 A JPH04291984 A JP H04291984A
- Authority
- JP
- Japan
- Prior art keywords
- printed board
- board unit
- parts
- substrate
- unit structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000002184 metal Substances 0.000 claims abstract description 10
- 238000007789 sealing Methods 0.000 claims abstract 3
- 239000000758 substrate Substances 0.000 claims description 31
- 239000000565 sealant Substances 0.000 claims description 13
- 230000000694 effects Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000007747 plating Methods 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 238000005553 drilling Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は、プリント板ユニット構
造に係り、特に基板上に実装される部品を封止剤によっ
て封止した形で実装するプリント板ユニット構造に関す
るものである。
造に係り、特に基板上に実装される部品を封止剤によっ
て封止した形で実装するプリント板ユニット構造に関す
るものである。
【0002】
【従来の技術】従来は図7に示すように、基板70の表
面の所定の位置にチップ71を搭載し、このチップ71
の図示しない電極にワイヤ73をボンディングすると共
に、基板70の表面に形成されたパッド72にワイヤ7
3の一端をボンディングする。
面の所定の位置にチップ71を搭載し、このチップ71
の図示しない電極にワイヤ73をボンディングすると共
に、基板70の表面に形成されたパッド72にワイヤ7
3の一端をボンディングする。
【0003】そして、チップ71とワイヤ73およびパ
ッド72とを含んだ状態で樹脂性の封止剤74をポッテ
ィングし、熱処理することでこの封止剤74を硬化せし
め、基板70上にチップ71を搭載し、プリント板ユニ
ットを構成していた。
ッド72とを含んだ状態で樹脂性の封止剤74をポッテ
ィングし、熱処理することでこの封止剤74を硬化せし
め、基板70上にチップ71を搭載し、プリント板ユニ
ットを構成していた。
【0004】
【発明が解決しようとする課題】しかしながら、従来の
プリント板ユニット構造は、基板の片側面にチップを搭
載していたため、実装密度を高くすることに限界が生じ
、また直接基板の表面にチップを形成するようにしてい
たため、外部からのノイズに対して特別な加工を具備し
ておらず、動作信頼性上に問題があった。
プリント板ユニット構造は、基板の片側面にチップを搭
載していたため、実装密度を高くすることに限界が生じ
、また直接基板の表面にチップを形成するようにしてい
たため、外部からのノイズに対して特別な加工を具備し
ておらず、動作信頼性上に問題があった。
【0005】従って本発明は、プリント板ユニットの実
装密度を向上させると共に、外部ノイズに対してのシー
ルド効果を高めることを目的とするものである。
装密度を向上させると共に、外部ノイズに対してのシー
ルド効果を高めることを目的とするものである。
【0006】
【課題を解決するための手段】上記目的は、部品3が実
装された第1の基板1と、該第1の基板1に実装された
部品3と、実装される部品3とが向かい合うようにして
配置された第2の基板2と、該第1の基板1と該第2の
基板2との隙間を封止する封止剤4と、該第1の基板1
および該第2の基板2の非部品実装面それぞれに形成さ
れた金属層5と、から構成されたことを特徴とするプリ
ント板ユニット構造、によって達成することができる。
装された第1の基板1と、該第1の基板1に実装された
部品3と、実装される部品3とが向かい合うようにして
配置された第2の基板2と、該第1の基板1と該第2の
基板2との隙間を封止する封止剤4と、該第1の基板1
および該第2の基板2の非部品実装面それぞれに形成さ
れた金属層5と、から構成されたことを特徴とするプリ
ント板ユニット構造、によって達成することができる。
【0007】
【作用】即ち本発明においては、2つの片側実装基板を
互いに向かい合わせて配置することで実装密度を向上す
ることができ、また、部品が実装されていない基板の背
面にシールド層となる金属層を形成しているので、外部
からのノイズに対するシールド効果を高めることができ
る。
互いに向かい合わせて配置することで実装密度を向上す
ることができ、また、部品が実装されていない基板の背
面にシールド層となる金属層を形成しているので、外部
からのノイズに対するシールド効果を高めることができ
る。
【0008】
【実施例】以下、本発明の実施例を図2乃至図6を用い
て詳細に説明する。
て詳細に説明する。
【0009】図2は、本発明の第1の実施例を示す図で
ある。図3は、本発明の第1の実施例の積層製造工程を
示す図である。
ある。図3は、本発明の第1の実施例の積層製造工程を
示す図である。
【0010】図4は、本発明の第1の実施例のシールド
および内部接続のための製造工程を示す一部拡大図であ
る。
および内部接続のための製造工程を示す一部拡大図であ
る。
【0011】図5は、本発明の第2の実施例を示す図で
ある。図6は、モジュール斜視図である。
ある。図6は、モジュール斜視図である。
【0012】尚、図2乃至図6を通じて同一符号を付し
たものは同一対象物をそれぞれ示すものである。
たものは同一対象物をそれぞれ示すものである。
【0013】図2に示すように、絶縁性の基板20,2
1には基板20,21上の図示しないのパッドとバンプ
23によって接合される部品22,22が片側実装され
ている。このようにして部品22,22が実装された基
板20,21を2つ用意する。そして、これら部品22
,22がそれぞれ実装された2つの基板20,21は、
それぞれ実装される部品22,22が互い違いになるよ
うにして部品実装面が向かい合わされており、境目には
両端にパターンエッジ24aが形成されたフレシキブル
基板24が介在されている。上記のように向かい合う部
品22,22とを互い違いとすることで一枚のプリント
板ユニットとしての膜厚をできる限り薄くすることがで
き、ひいてはユニット全体の小型化を図ることができる
。
1には基板20,21上の図示しないのパッドとバンプ
23によって接合される部品22,22が片側実装され
ている。このようにして部品22,22が実装された基
板20,21を2つ用意する。そして、これら部品22
,22がそれぞれ実装された2つの基板20,21は、
それぞれ実装される部品22,22が互い違いになるよ
うにして部品実装面が向かい合わされており、境目には
両端にパターンエッジ24aが形成されたフレシキブル
基板24が介在されている。上記のように向かい合う部
品22,22とを互い違いとすることで一枚のプリント
板ユニットとしての膜厚をできる限り薄くすることがで
き、ひいてはユニット全体の小型化を図ることができる
。
【0014】フレキシブル基板24と2つの基板20,
21のそれぞれの空間には、ポリイミド等の樹脂性の封
止剤27が形成されており、部品の気密化を図っている
。
21のそれぞれの空間には、ポリイミド等の樹脂性の封
止剤27が形成されており、部品の気密化を図っている
。
【0015】更に、それぞれの部品22,22を向かい
合わせることでプリント板ユニットの表面に露出する非
部品実装面にはシールド層26となる金属層が形成され
ている。
合わせることでプリント板ユニットの表面に露出する非
部品実装面にはシールド層26となる金属層が形成され
ている。
【0016】一方、このフレシキブル基板24には予め
所定のパターンが形成されており、部品22,22が実
装された基板20,21との電気的接続を得るためには
、部品22,22が実装される条件の元で特に支障を来
さない位置に内部接続パターン部25として、絶縁性の
基板20,21および封止剤27,27を貫通しフレキ
シブル基板24の表面に達する孔を形成する。この孔が
形成されるフレシキブル基板24の表面には予め対応付
けでパターンが形成されるようにしておく。そして、こ
の内部接続パターン部25をパターンニングして電極を
形成する。尚、この形成された電極と、基板20,21
の非部品実装面(基板の背面)に形成されたシールド層
26となる金属層とは断線しておく必要があるため、内
部接続パターン部25を形成する際にマスク等の処理を
施した状態で電極を形成するようにしておく。
所定のパターンが形成されており、部品22,22が実
装された基板20,21との電気的接続を得るためには
、部品22,22が実装される条件の元で特に支障を来
さない位置に内部接続パターン部25として、絶縁性の
基板20,21および封止剤27,27を貫通しフレキ
シブル基板24の表面に達する孔を形成する。この孔が
形成されるフレシキブル基板24の表面には予め対応付
けでパターンが形成されるようにしておく。そして、こ
の内部接続パターン部25をパターンニングして電極を
形成する。尚、この形成された電極と、基板20,21
の非部品実装面(基板の背面)に形成されたシールド層
26となる金属層とは断線しておく必要があるため、内
部接続パターン部25を形成する際にマスク等の処理を
施した状態で電極を形成するようにしておく。
【0017】上記のように構成することで、一枚のプリ
ント板ユニットとしての実装密度を向上すると共に、外
部からのノイズに対してのシールド作用を持たせること
ができる。
ント板ユニットとしての実装密度を向上すると共に、外
部からのノイズに対してのシールド作用を持たせること
ができる。
【0018】次に具体的に本発明のプリント板ユニット
を製造する工程を図3および図4を用いて詳細に説明す
る。
を製造する工程を図3および図4を用いて詳細に説明す
る。
【0019】図3(a)に示すように、絶縁性の基板2
0の片側面に実装されるべき部品22をバンプ23によ
って接合する。
0の片側面に実装されるべき部品22をバンプ23によ
って接合する。
【0020】次に同図(b)に示すように、それら部品
22の表面からポリイミド等の樹脂性の封止剤27をポ
ッティングし、封止する。尚、この封止剤27に対して
プリント板ユニットの製造上、ある程度の硬さを保持さ
せておくことが必要であるため、プリベイクしておく。
22の表面からポリイミド等の樹脂性の封止剤27をポ
ッティングし、封止する。尚、この封止剤27に対して
プリント板ユニットの製造上、ある程度の硬さを保持さ
せておくことが必要であるため、プリベイクしておく。
【0021】次に同図(c)に示すように、プリベイク
された封止剤27の上から、予めパターンニングされた
フレキシブル基板24を形成する。尚、このフレキシブ
ル基板24の両端には、電源供給用または信号供給用の
接続先となるパターンエッジ24aが形成されている。
された封止剤27の上から、予めパターンニングされた
フレキシブル基板24を形成する。尚、このフレキシブ
ル基板24の両端には、電源供給用または信号供給用の
接続先となるパターンエッジ24aが形成されている。
【0022】次に同図(d)に示すように、上記(a)
および(b)までと同様の工程を持って形成された基板
21を、封止剤27の表面にフレキシブル基板24が形
成された基板20に対して、それぞれ実装される部品同
士が向かい合うように且つそれら部品22,22が互い
違いになるようにして配置し、その後、ハードベイクを
行なう。
および(b)までと同様の工程を持って形成された基板
21を、封止剤27の表面にフレキシブル基板24が形
成された基板20に対して、それぞれ実装される部品同
士が向かい合うように且つそれら部品22,22が互い
違いになるようにして配置し、その後、ハードベイクを
行なう。
【0023】以上の工程をもって形成されたプリント板
ユニっトの非部品実装面にシールド層26となる金属層
をメッキすれば(メッキする例としては、メッキ層の中
に本プリント板ユニットを浸漬させればよい)、シール
ド効果に優れ、また実装密度にも優れたプリント板ユニ
ットを形成することができるが、フレキシブル基板24
と電気的に接続したい場合は、以降の工程を行なうこと
となる。
ユニっトの非部品実装面にシールド層26となる金属層
をメッキすれば(メッキする例としては、メッキ層の中
に本プリント板ユニットを浸漬させればよい)、シール
ド効果に優れ、また実装密度にも優れたプリント板ユニ
ットを形成することができるが、フレキシブル基板24
と電気的に接続したい場合は、以降の工程を行なうこと
となる。
【0024】即ち、図4(a)に示すように、非部品実
装面にシールド層26となる金属層をメッキする前に、
レーザ光によって絶縁性の基板20,21および封止剤
27,27を除去し、パターンニングされたフレキシブ
ル基板24の表面が露出するように孔28,28を穿孔
する。
装面にシールド層26となる金属層をメッキする前に、
レーザ光によって絶縁性の基板20,21および封止剤
27,27を除去し、パターンニングされたフレキシブ
ル基板24の表面が露出するように孔28,28を穿孔
する。
【0025】次に同図(b)に示すように、該孔28,
28が穿孔された部分にマスクをかけ、その他の非部品
実装面全体にシールド層26となる金属層をメッキする
(これも先と同様にメッキ層の中に浸漬させる)。孔2
8,28の部分を除く部分にメッキが施された後で、マ
スクを取り除き、無電解メッキ,電解メッキを行って孔
28,28の非部品実装面の周囲25bにパターンを、
孔28,28の壁面25aにはメッキを形成することで
、この孔28,28が基板20,21とフレキシブル基
板24とを電気的に接続する内部接続パターン部25と
なる。
28が穿孔された部分にマスクをかけ、その他の非部品
実装面全体にシールド層26となる金属層をメッキする
(これも先と同様にメッキ層の中に浸漬させる)。孔2
8,28の部分を除く部分にメッキが施された後で、マ
スクを取り除き、無電解メッキ,電解メッキを行って孔
28,28の非部品実装面の周囲25bにパターンを、
孔28,28の壁面25aにはメッキを形成することで
、この孔28,28が基板20,21とフレキシブル基
板24とを電気的に接続する内部接続パターン部25と
なる。
【0026】次に本発明の第2の実施例について図5を
用いて説明すると、本例においては2枚の部品52,5
2の実装した基板50,51同士をスルーホール55,
55によって電気的に接続した状態を示すものである。 尚、図5において、53は上記したポリイミド等の樹脂
性の封止剤であり、54はシールド層となる金属層であ
る。
用いて説明すると、本例においては2枚の部品52,5
2の実装した基板50,51同士をスルーホール55,
55によって電気的に接続した状態を示すものである。 尚、図5において、53は上記したポリイミド等の樹脂
性の封止剤であり、54はシールド層となる金属層であ
る。
【0027】上記のようにして形成されたプリント板ユ
ニットは、図6に示すようにモジュール60に搭載され
る際は、複数枚(本例では3枚)のプリント板ユニット
63,64,65をひとつのグループとし、それらをピ
ン66によって位置合わせした後、両側からフレーム6
1,62内に収納することで一組のモジュールとして形
成される。尚、63a,64a,65aはフレキシブル
基板から突出する引出し部である。
ニットは、図6に示すようにモジュール60に搭載され
る際は、複数枚(本例では3枚)のプリント板ユニット
63,64,65をひとつのグループとし、それらをピ
ン66によって位置合わせした後、両側からフレーム6
1,62内に収納することで一組のモジュールとして形
成される。尚、63a,64a,65aはフレキシブル
基板から突出する引出し部である。
【0028】このようにすれば、複数枚のプリント板ユ
ニットを重ねてひとつのモジュールとする場合の組立性
において有効である。
ニットを重ねてひとつのモジュールとする場合の組立性
において有効である。
【0029】
【発明の効果】以上説明したように本発明によれば、プ
リント板ユニットをひとつの単位として見た場合に、実
装上の高密度化を図れ、また部品における外部からのノ
イズに対してのシールド作用を有することができるため
、プリント板ユニットとしての動作上の信頼性が向上す
る。
リント板ユニットをひとつの単位として見た場合に、実
装上の高密度化を図れ、また部品における外部からのノ
イズに対してのシールド作用を有することができるため
、プリント板ユニットとしての動作上の信頼性が向上す
る。
【0030】更に、基板の外面が全てグランド層である
ため、他の同様にして作られたプリント板ユニットと接
触してもよく、製品を構成する上で極めて有効である。
ため、他の同様にして作られたプリント板ユニットと接
触してもよく、製品を構成する上で極めて有効である。
【図1】本発明の原理図である。
【図2】本発明の第1の実施例を示す図である。
【図3】本発明の第1の実施例の積層製造工程を示す図
であり、(a)は部品実装状態,(b)は封止剤塗布状
態,(c)はフレキシブル基板形成状態,(d)は2つ
の基板を重ね合わせた状態である。
であり、(a)は部品実装状態,(b)は封止剤塗布状
態,(c)はフレキシブル基板形成状態,(d)は2つ
の基板を重ね合わせた状態である。
【図4】本発明の第1の実施例のシールド及び内部接続
の為の製造工程を示す一部拡大図であり、(a)は孔穿
孔状態,(b)はグランド層および内部接続パターン形
成状態である。
の為の製造工程を示す一部拡大図であり、(a)は孔穿
孔状態,(b)はグランド層および内部接続パターン形
成状態である。
【図5】本発明の第2の実施例を示す図である。
【図6】モジュール斜視図である。
【図7】従来例を示す図である。
Claims (1)
- 【請求項1】 部品(3)が実装された第1の基板(
1)と、該第1の基板(1)に実装された部品(3)と
、実装される部品(3)とが向かい合うようにして配置
された第2の基板(2)と、該第1の基板(1)と該第
2の基板(2)との隙間を封止する封止剤(4)と、該
第1の基板(1)および該第2の基板(2)の非部品実
装面それぞれに形成された金属層(5)と、から構成さ
れたことを特徴とするプリント板ユニット構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3057285A JPH04291984A (ja) | 1991-03-20 | 1991-03-20 | プリント板ユニット構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3057285A JPH04291984A (ja) | 1991-03-20 | 1991-03-20 | プリント板ユニット構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04291984A true JPH04291984A (ja) | 1992-10-16 |
Family
ID=13051273
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3057285A Withdrawn JPH04291984A (ja) | 1991-03-20 | 1991-03-20 | プリント板ユニット構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04291984A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5501003A (en) * | 1993-12-15 | 1996-03-26 | Bel Fuse Inc. | Method of assembling electronic packages for surface mount applications |
CN109121285A (zh) * | 2018-09-29 | 2019-01-01 | 维沃移动通信有限公司 | 一种电路板结构及电子设备 |
KR20190031157A (ko) * | 2017-09-15 | 2019-03-25 | 스태츠 칩팩 피티이. 엘티디. | 임베디드 다이 기판 및 임베디드 다이 기판을 가진 시스템-인-패키지(SiP) 모듈을 형성하는 반도체 디바이스 및 방법 |
WO2019244487A1 (ja) * | 2018-06-22 | 2019-12-26 | 日本電産株式会社 | モータ |
-
1991
- 1991-03-20 JP JP3057285A patent/JPH04291984A/ja not_active Withdrawn
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5501003A (en) * | 1993-12-15 | 1996-03-26 | Bel Fuse Inc. | Method of assembling electronic packages for surface mount applications |
KR20190031157A (ko) * | 2017-09-15 | 2019-03-25 | 스태츠 칩팩 피티이. 엘티디. | 임베디드 다이 기판 및 임베디드 다이 기판을 가진 시스템-인-패키지(SiP) 모듈을 형성하는 반도체 디바이스 및 방법 |
US11189598B2 (en) | 2017-09-15 | 2021-11-30 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming embedded die substrate, and system-in-package modules with the same |
US11652088B2 (en) | 2017-09-15 | 2023-05-16 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming embedded die substrate, and system-in-package modules with the same |
WO2019244487A1 (ja) * | 2018-06-22 | 2019-12-26 | 日本電産株式会社 | モータ |
CN109121285A (zh) * | 2018-09-29 | 2019-01-01 | 维沃移动通信有限公司 | 一种电路板结构及电子设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5599747A (en) | Method of making circuitized substrate | |
JP4178880B2 (ja) | モジュール部品 | |
US5719749A (en) | Printed circuit assembly with fine pitch flexible printed circuit overlay mounted to printed circuit board | |
JPH06334279A (ja) | 多層フレキシブル電装基板 | |
US5953594A (en) | Method of making a circuitized substrate for chip carrier structure | |
JPH10223817A (ja) | 側面型電子部品の電極構造及びその製造方法 | |
JP3289858B2 (ja) | マルチチップモジュールの製造方法およびプリント配線板への実装方法 | |
JPH0217948B2 (ja) | ||
TWI761723B (zh) | 全向內埋模組及製作方法、封裝結構及製作方法 | |
JPH04291984A (ja) | プリント板ユニット構造 | |
US6110650A (en) | Method of making a circuitized substrate | |
JPH06177518A (ja) | プリント配線板 | |
JPS63114299A (ja) | プリント配線板 | |
JP2000261152A (ja) | プリント配線組立体 | |
JP2000101237A (ja) | ビルドアップ基板 | |
JPH10150260A (ja) | プリント配線基板 | |
JP3617073B2 (ja) | 電子部品搭載用基板及びその製造方法 | |
JP2004056155A (ja) | モジュール部品 | |
JPH0775279B2 (ja) | 半導体装置 | |
JPH0587181B2 (ja) | ||
JP3893088B2 (ja) | 半導体パッケージ用基板の製造方法 | |
JPH0211032B2 (ja) | ||
JPH0645763A (ja) | 印刷配線板 | |
JP3796773B2 (ja) | 電子部品搭載用の多層基板 | |
JPH03285382A (ja) | プリント配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |