JPH0775279B2 - 半導体装置 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、外部接続用リードピンを備え、各種の半導体
素子を搭載して使用される半導体装置であるピングリッ
ドアレイに関し、その中に形成される半導体素子を電磁
波ノイズからシールドし、また内部の半導体素子の電磁
波ノイズをシールドするものである。

（従来の技術） 近年の半導体素子においては、その集積度は相当高度に
なっており、素子の動作も高速になってきている。この
ため産業用機器に設置される半導体装置においては、安
全上、機器外部の電磁波ノイズの影響をうけないように
確実にシールドする必要がある。また、内部回路におい
ても他の電子回路の干渉を受け易いのでシールドを行な
い、干渉をおこさないようにする必要がある。

そこで従来においては、シールド用の金属製の箱内に各
電子機器を設置したり、また電子機器の各回路を金属板
で形成したブロック内に設けることによりシールドし、
さらに電源部と各回路等とをお互いにできるだけ離れて
配置するようにしていた。ところが、従来の方法ではシ
ールド用の金属製の箱や金属板の体積、重量がかさみ、
また目的とするプリント配線板ごとに専用のシールド板
を必要とし、さらには同一プリント配線板上で各回路を
接近させることによる装置の小型化ができなかった。

（発明が解決しようとする問題点） 本発明は以上のような経緯からなされたもので、その解
決しようとするものは、半導体素子を実装する従来技術
における電磁シールド効果の不足である。

そして本発明の目的とするところは、簡単な構成であっ
て、各半導体装置毎に必要な電磁シールドを可能にする
半導体装置を提供することにある。すなわち、電磁シー
ルド化を可能とした半導体装置を用いることにより、各
種回路の混在を可能とし、構成される装置の小型軽量化
を達成し、さらに電磁波ノイズの大きい悪環境のもとで
も高い信頼性のある半導体装置を実現することである。

（問題点を解決するための手段） 以上の問題点を解決するための本発明が採った手段を以
下図面に基づいて詳細に説明する。

第１図は本発明による半導体装置に半導体素子を搭載し
た状態を示す拡大縦断面図であり、第２図はその斜視図
である。第１図において、プラスチック材からなる半導
体搭載用基板（１）の半導体搭載面の裏面には少なくと
も１つのスルーホール（11）と接続され、かつ他の信号
パターンの隙間を埋めるように第１金属層（２）が形成
されている。また、前記基板（１）の半導体搭載面側に
は、樹脂等による基材（13）の少なくとも１面もしくは
全体に第２金属層（12）を有すると共に前記基板（１）
に植設された外部接続用リードピン（３）が搭載される
貫通孔（14）を有するキャップ（５）が搭載されてい
る。さらに、このキャップ（５）の第２金属層（12）の
表面であって、一部の貫通孔（14）の周辺にはニッケル
−金メッキ（15）が施され、他の第２金属層（14）の表
面にはソルダーレジストインク（16）が塗布されてい
る。そして、このキャップ（５）は、前記外部接続用リ
ードピン（３）の少なくとも１本とはんだ（４）により
接合されている。よって前記基板（１）の半導体搭載面
の裏面に形成された第１金属層（２）と、表面に第２金
属層（12）を有するキャップ（５）とは、リードピン
（３）により電気的に接続されている。ここで前記リー
ドピン（３）は電気回路のうち、電源ラインに接続され
る。

ところで、第１図および第２図に示した本発明による半
導体装置においては、半導体搭載用基板（１）の半導体
搭載面側に封止樹脂枠（６）が接着層（７）により接合
されており、半導体搭載部に半導体素子（８）を搭載
し、ワイヤーボンディングを施し、封止樹脂（10）によ
り封止したのち、前記キャップ（５）を、リードピン
（３）を貫通させて挿入設置された構造になっている。

（発明の作用） 本発明が以上のような手段を採ることによって以下のよ
うな作用がある。

すなわち、本発明による半導体装置にあっては、第１図
に示すように半導体搭載用基板（１）の半導体搭載面の
裏面に形成された少なくとも１つのスルーホール（11）
と接続され、かつ他の信号パターンの隙間を埋めるよう
に形成された第１金属層（２）と、前記基板（１）の半
導体搭載面側に設置されると共に少なくともその一面も
しくは全面に第２金属層（12）を有するキャップ（５）
とが、リードピン（３）を介して電気的に接続される。
よって、前記基板（１）に搭載された半導体素子（８）
は、電源ラインに接続されたリードピン（３）と電気的
に接続された、前記半導体搭載部裏面の第１金属層
（２）と第２金属層（12）を有するキャップ（５）とに
より囲まれた構造を有しているため、外部からのこの半
導体素子（８）への電磁波ノイズの侵入や、この半導体
素子（８）から外部への電磁波ノイズの放射を防ぐこと
ができ、素子回路の動作を安定化させることにより、半
導体素子（８）の信頼性を向上させることができる。

さらに、貫通孔（14）を有するキャップ（５）をリード
ピン（３）側から挿入し、前記リードピン（３）の一部
とキャップ（５）の第２金属層（12）上に施されたニッ
ケル−金メッキ（15）とをはんだ（４）により接合する
ことにより、前記キャップ（５）の固定を安易に行うこ
とができる。

（実施例） 次に、本発明を図面に示された実施例に基づいてさらに
説明する。

第１図、および第２図において、ガラス−エポキシから
なる銅張り積層板に、スルーホール（11）を形成するた
めの貫通口及び半導体搭載部を形成するための凹部を形
成したのち、通常のサブストラクティブ法により導体回
路及び第１金属層（２）を形成した。その後、前記基板
（１）のスルーホール（11）に、はんだメッキを施した
コバール製のリードピン（３）を挿入固定した。そして
半導体搭載部に半導体素子（８）を接着固定したのち、
ボンディングワイヤー（９）により前記基板（１）の導
体回路との接続を行ない、エポキシ系の封止樹脂により
半導体素子（８）を封止した。また、各リードピン
（３）に対応する位置に貫通孔（14）を有したガラス−
エポキシ（基材（13））からなる銅張り積層板の一面に
第２金属層（12）である銅箔（12）を残し、一部の貫通
孔（14）周辺の第２金属層（12）の表面にニッケル−金
メッキ（15）を施し、他の第２金属層（12）の表面にエ
ポキシからなるソルダーレジストインク（16）を塗布し
たキャップ（５）を形成した。そして、このキャップ
（５）を前記基板（１）のリードピン（３）側から挿入
し、一部のリードピン（３）と前記ニッケル−金メッキ
（15）とをはんだ（４）により接合することにより、前
記キャップ（５）を前記基板（１）に固定した。このよ
うにして、本発明による半導体装置を製作した。

（発明の効果） 以上詳述した通り、本発明による半導体装置にあって
は、半導体搭載用基板の半導体搭載部裏面に形成された
第１金属層と、半導体搭載部面に搭載された第２金属層
を有するキャップとを、リードピンを介して電気的接続
をさせるといった簡単な構成であって、搭載された半導
体素子を、外部の電磁波ノイズから遮蔽し、素子動作を
安定化させることにより、半導体素子の信頼性を向上さ
せることができるとともに、搭載された半導体素子から
放射される電磁波ノイズをも遮蔽できるため、同一プリ
ント配線板上に搭載される他の半導体素子および電子回
路部品への干渉をなくし、互いに接近して実装すること
ができ、これら部品により構成される装置を小型化する
ことを可能とするものである。

また、貫通孔を有するキャップをリードピン側から挿入
し、前記リードピンの一部とキャップの第２金属層上に
施されたニッケル−金メッキとをはんだにより接合する
ことにより、前記キャップの固定を安易に行うことがで
きるといった極めて優れた効果を奏する。

【図面の簡単な説明】

第１図は本発明による半導体装置を示す拡大銃断面図、
第２図は第１図の斜視図の斜視図である。 符号の説明 １……半導体搭載用基板、２……第１金属層、３……リ
ードピン、４……はんだ、５……キャップ、６……封止
樹脂枠、７……接着層、８……半導体素子、９……ボン
ディングワイヤー、10……封止樹脂、11……スルーホー
ル、12……第２金属層、13……基材、14……貫通孔、15
……ニッケル−金メッキ、16……ソルダーレジストイン
ク

Claims (1)

【特許請求の範囲】
1. 【請求項１】プラスチック材からなる半導体搭載用基板
   の半導体搭載面の裏面に形成された第１金属層と、前記
   半導体搭載用基板に植設された外部接続用リードピン
   と、基材上に第２金属層を有しかつ前記外部接続用リー
   ドピンが挿通される貫通孔を有すると共に前記半導体搭
   載面に搭載されたキャップとを備え、これら第１金属
   層、外部接続用リードピン及びキャップの第２金属層と
   が電気的に接続された半導体装置であって、 前記キャップにおける一部の貫通孔周辺の第２金属層表
   面にはニッケル−金メッキが施され、他の第２金属層表
   面にはソルダーレジストインクが塗布されて、前記キャ
   ップがはんだにより一部の外部接続用リードピンに接合
   固定されていることを特徴とする半導体装置。