JPH0653346A

JPH0653346A - 半導体装置

Info

Publication number: JPH0653346A
Application number: JP4336369A
Authority: JP
Inventors: Eiji Sakota; 英治迫田; Yoshiyuki Yoneda; 義之米田; Kazuto Tsuji; 和人辻
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1992-06-02
Filing date: 1992-12-16
Publication date: 1994-02-25

Abstract

(57)【要約】【目的】本発明はプラスチック封止タイプのパッケージ
構造を有する半導体装置に関し、高速化と高密度化を両
立することを目的とする。【構成】半導体チップ１１と、この半導体チップ１１を
外部回路基板３１と接続するリード１２と、一端が半導
体チップ１１の電源系接続パッド１５と接続されると共
に、他端が外部回路基板３１と接続されることにより、
リード１２と別個に半導体チップ１１を外部回路基板３
１に接続する導通部（電源または接地パターン１８〜２
０、接続パターン２１〜２３、ビア２４〜２６とにより
構成される）が形成されてなる基板１３と、上記半導体
チップ１１及び基板１３を樹脂封止する樹脂パッケージ
１４とにより構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置に係り、特に
プラスチック封止タイプのパッケージ構造を有する半導
体装置に関する。

【０００２】近年、益々半導体装置に対する高密度化及
び高速化の要求が増大してきている。半導体装置が高密
度化することによりリード数も増大し、また半導体装置
が高速化することにより、リードのインダクタンスの影
響が問題化されるようになってきている。

【０００３】従って、リード数の増大及びインダクタン
ス低減に共に対応できる半導体装置が望まれている。

【０００４】

【従来の技術】従来の半導体装置の一例を図２８に示
す。同図に示す半導体装置１は、いわゆるＱＦＰ(Quad
Flat Package) 型のものであり、中央部分に位置するス
テージ２上に半導体チップ３が搭載されている。そし
て、半導体チップ３とリード４のインナーリード部４ａ
との間にはワイヤ５がボンディングされ、半導体チップ
３とリード４が電気的に接続されている。また、半導体
チップ３とインナーリード部４ａは樹脂パッケージ６に
より樹脂封止されている。更に、リード４のアウターリ
ード部４ｂは、樹脂パッケージ６の外部に延出すると共
に、表面実装に対応すべくガルウイング状に成形されて
いる。

【０００５】上記構成を有する半導体装置１は、例えば
ＡＳＩＣ(Application Specific Integrated Circuit)
用の高密度化された半導体チップ３を搭載したものであ
り、リード４の本数は例えば３００ピンを越える数を有
している。また、高速処理化のためスイッチング速度は
非常に高速化されている。

【０００６】

【発明が解決しようとする課題】しかるに、上記従来構
成の半導体装置１では、半導体チップ３を外部回路基板
と接続するための構成としては、リード４が配設される
のみであった。このため、半導体チップ３が高密度化し
て接続電極数が増大すると、これに伴い必然的にリード
数が増大してしまう。

【０００７】一方において、半導体装置１には実装効率
を向上させる面より小型化の要求もあり、樹脂パッケー
ジ６を徒に大型化することはできない。従って、リード
数の増大に対応させるには、１本のリード４の形状を小
さくする必要があるが、リード４の形状を小さくするこ
とにより各リード４の１本当たりのインダクタンスは大
きくなってしまう。

【０００８】しかるに、各リード４のインダクタンスが
増大すると、半導体チップ３が高速処理を行ってもリー
ド４から侵入する雑音が大きくなり、半導体装置１とし
ての高速化がリード４により阻害されてしまう。

【０００９】このように、従来の半導体装置１では、高
速化と高密度化を両立させることができないという問題
点があった。

【００１０】本発明は上記の点に鑑みてなされたもので
あり、高速化と高密度化を両立しうる半導体装置を提供
することを目的とする。

【００１１】

【課題を解決するための手段】上記課題は、半導体チッ
プと、この半導体チップを外部回路基板と接続するリー
ドと、一端が上記半導体チップの電源系接続パッドと接
続されると共に、他端が上記外部回路基板と接続される
ことにより、リードと別個に該半導体チップを外部回路
基板に接続する導通部が形成されてなる基板と、上記半
導体チップ及び基板を樹脂封止する樹脂パッケージとを
具備することを特徴とする半導体装置により解決するこ
とができる。

【００１２】また、上記基板をセラミックにより構成す
ることにより、また、上記導通部を、上記基板の半導体
チップの配設側面に形成された電源または接地パターン
と、基板の外部回路基板との対向面に形成された接続パ
ターンと、基板に貫通形成されており電源または接地パ
ターンと接続パターンとを電気的に接続するビアとによ
り構成することにより、また、上記基板の半導体チップ
の配設側面に、リードを支持するリード支持用凸部を形
成することにより、更に、上記基板のリードと対向する
面に、リードに対してマイクロストリップ効果を奏する
パターンを形成すると共に、上記パターンを基板に貫通
形成されたビアにより、上記外部回路基板の電源または
接地パターンと接続することにより、より効果的に解決
することができる。

【００１３】また、上記課題は、半導体チップと、この
半導体チップを外部回路基板と接続するリードと、上記
半導体チップを樹脂封止する樹脂パッケージと、導電性
部材により構成されており、上記半導体チップの電源系
接続パッドと接続されると共に上記樹脂パッケージ内に
樹脂封止され、かつ、その一部に樹脂パッケージの外部
に露出され外部回路基板の電源または接地パターンと接
続される電極パッドが形成されてなる電極部材とを具備
することを特徴とする半導体装置により解決することが
できる。

【００１４】また、上記電極部材を、複数の電極部と、
この複数の電極部が短絡しないよう複数の電極を絶縁す
る絶縁部とにより構成することにより、また、上記電極
部材を、上記リードと対向する位置まで広く延在形成
し、リードに対してマイクロストリップ効果を奏するよ
う構成することにより、また、上記電極パッドと該外部
回路基板を、電極ワイヤにて接続することにより、更に
は、上記電極部材にネジ孔を形成すると共に、上記電極
ワイヤにネジ孔と螺合するネジ部を形成することによ
り、より効果的に解決することができる。

【００１５】

【作用】請求項１の構成によれば、半導体チップの電源
系接続パッドは、リードを用いることなく、基板に形成
された導通部を介して外部回路基板と接続される。導電
部は、樹脂パッケージに樹脂封止された基板を貫通して
形成されているため、その長さはリードに比べて短くイ
ンダクタンスも小さくなっており、半導体装置の高速化
に対応することができる。また、導通部は樹脂パッケー
ジに樹脂封止された基板に形成されているため、リード
と導通部は離間配設された構成となり、信号用のリード
に電源系のノイズが重畳することを防止することができ
る。

【００１６】また、請求項２の構成によれば、基板を放
熱性の良好なセラミックとすることにより、半導体チッ
プで発生した熱を効率よく外部に放熱することができ
る。

【００１７】また、請求項３の構成によれば、半導体チ
ップと導電部との接続性、及び外部回路基板と導電部と
の接続性を共に良好とすることができる。

【００１８】また、請求項４の構成によれば、基板によ
りリードを支持することができるため、樹脂モールド時
におけるリードの変形発生を防止することができる。

【００１９】更に、請求項５の構成によれば、リードと
パターンとの間で疑似的にマイクロストリップ構造を実
現できるため、リードについても低インダクタンスとす
ることができ、またパターンはシールド材としても機能
し、クロストーク雑音等を低減することができる。

【００２０】請求項６によれば、半導体装置と外部回路
基板とをネジにより接続でき、半導体装置と外部回路基
板とを確実に固定できると共に、容易に外部回路基板の
両面で半導体装置との接続が行なえ、ＱＦＰなどにおい
て、半導体チップの電極が多い場合などにおいてもその
引き出し配線が容易に行なえる。

【００２１】一方、請求項７の構成によれば、外部回路
基板に接続する電極部材は、樹脂パッケージ内に埋設さ
れる比較的形状の大なる部材であるためインダクタンス
を小さくすることができ、半導体装置の高速化に対応さ
せることができる。また、電極部材は樹脂パッケージ内
に埋設されているため、リードと電極部材は離間配設さ
れた構成となり、信号用のリードに電源系のノイズが重
畳することを防止することができる。

【００２２】また、請求項８の構成によれば、電極部材
に複数の電極が形成されるため、半導体チップと回路基
板との電気的接続本数を増大することかできる。

【００２３】また、請求項９の構成によれば、リードと
電極部材との間でマイクロストリップ構造を実現できる
ため、リードについても低インダクタンスとすることが
できる。

【００２４】また、請求項１０の構成によれば、電極パ
ッドと外部回路基板を電極ワイヤにて接続することによ
り、外部回路基板における電極ワイヤの接続位置を設定
する際における自由度を向上させることができ、外部回
路基板上におけるパターン設定を容易に行うことができ
る。

【００２５】更に、請求項１１の構成によれば、電極部
材に形成したネジ孔と電極ワイヤに形成したネジ部とを
螺合させることにより電極パッドと電極ワイヤは接続さ
れるため、電極ワイヤの電極パッドからの離脱を防止で
きると共に電気的接続を確実に行うことができる。

【００２６】

【実施例】次に本発明の実施例について図面と共に説明
する。図１及び図２は本発明の第１実施例である半導体
装置１０-1を示している。図１は半導体装置１０-1の断
面図であり、図２は樹脂パッケージを取り除いた状態の
平面図である。この半導体装置１０-1は、大略すると半
導体チップ１１，リード１２，基板１３，及び樹脂パッ
ケージ１４等により構成されている。

【００２７】半導体チップ１１は、例えばＡＳＩＣマイ
コンのような高密度化された半導体チップである。この
半導体チップ１１は、その上部に電源電極，接地電極，
信号電極等の複数の電極パッド１５を有しており、後述
する基板１３の略中央位置にダイ付けされている。

【００２８】リード１２はインナーリード部１２ａとア
ウターリード部１２ｂとにより構成されており、半導体
チップ１１を囲繞するよう複数配設されている。インナ
ーリード部１２ａは半導体チップ１１に形成された電極
パッド１５とボンディングワイヤ１６により電気的に接
続されており、またアウターリード部１２ｂは樹脂パッ
ケージ１４の外部に延出し、表面実装に対応すべくガル
ウイング状に成形されている。

【００２９】基板１３は本発明の特徴となるものであ
り、セラミックにより形成された基板本体１７に、接地
パターン１８，１９、電源パターン２０、接続パターン
２１〜２３、ビア２４〜２６、リード支持用凸部２７等
が形成された構成とされている。図３及び図４はこの基
板１７を拡大して示す図である。図３は基板１７の底面
図であり、図４は基板１７の平面図である。

【００３０】基板１３の半導体チップ配設側の面（以
下、上面という。また、上面と対向する反対側の面を下
面という）には、図４に示すように、中央部に半導体チ
ップ１１を搭載するチップ搭載部２８が形成されると共
に、このチップ搭載部２８の外周位置には内側より順に
接地パターン１８、電源パターン２０、接地パターン１
９、リード支持用凸部２７が形成されている。

【００３１】接地パターン１８，１９及び電源パターン
２０は、例えば導電性金属である鉛合金よりなる薄膜で
あり、スパッタリング，メッキ，或いは厚膜印刷等によ
り形成されている。また、各パターン１８〜２０の境界
部には絶縁部２９，３０が設けられており、各パターン
１８〜１９が短絡しないよう構成されている。

【００３２】ここで、電極パッド１５とリード１２、及
び電極パッド１５と各パターン１８〜２０の接続につい
て図２を用いて説明する。同図において、電極パッド１
５-1は接地電極であり、電極パッド１５-2は電源電極で
あり、電極パッド１５-3は信号電極である。本実施例で
は、接地電極である電極パッド１５-1は接地パターン１
８，１９にボンディングワイヤ１６により接続されると
共に、接地用リード１２-1にも接続されている。尚、信
号電極である信号パッド１５-3は信号用リード１２-3と
一対一の関係で接続されている。

【００３３】従って、接地パターン１８，１９は半導体
チップ１１の接地電極と接続され、電源パターン２０は
半導体チップ１１の電源電極と接続される。また、リー
ド１２も全てが信号用リード１２-3となるのではなく、
信号用リード１２-3内に接地用リード１２-1が介在した
リード配置となる。

【００３４】続いて、基板本体１７に形成されたビア２
４〜２６について図１を用いて説明する。ビアは、多層
セラミック基板において、各層に形成されているパター
ンを接続するため、生地状態の各セラミック層に孔を形
成し、この孔に導電材（例えば、銅の粉末）を充填した
上で焼成した構成を有するものである。このビアを設け
ることにより、積層された各セラミック層間において電
気的接続が行えるため、セラミックパッケージ等では多
用されている技術である。

【００３５】本実施例におけるビア２４〜２６は、基板
本体１７を上面から下面に貫通して形成されており、上
面においては各パターン１８〜２０に電気的に接続され
ている。具体的には、ビア２４は内側に配設されている
接地パターン１８と接続されており、ビア２５は中央に
配設されている電源パターン２０と接続されており、更
にビア２６は外側に配設されている接地パターン１９と
接続されている。

【００３６】一方、基板１３の底面（下面）に注目する
と、図３に示されるように、ビア２４〜２６の形成位置
と対応する位置には接続パターン２１〜２３が形成され
ている。この接続パターン２１〜２３も上面に形成され
ている各パターン１８〜２０と同様に、導電性金属をス
パッタリング，メッキ，或いは厚膜印刷等により形成さ
れる。この複数形成された接続パターン２１〜２３の
内、接続パターン２１，２３は接地用のパターンであ
り、上面に形成されている接地パターン１８，１９と対
向する位置に形成されている。また、接続パターン２２
は電源用のパターンであり、上面に形成されている電源
パターン２０と対向する位置に形成されている。

【００３７】更に、接地パターン１８と接続されビア２
４は、下面において接続パターン２１と接続されてお
り、同様に接地パターン１９と接続されたビア２６は接
続パターン２３と、電源パターン２０と接続されたビア
２５は接続パターン２２と夫々電気的に接続されてい
る。

【００３８】従って、上記構成とすることにより、半導
体チップ１１の接地用電極パッド１５-1は接地パターン
１８，１９及びビア２４，２６を介して接続パターン２
１，２３に引き出され、また半導体チップ１１の電源用
電極パッド１５-2は電源パターン２０及びビア２５を介
して接続パターン２２に引き出される。即ち、従来構成
の半導体装置では半導体チップと外部回路基板を接続す
るのにリードのみを用いる構成であったのに対し、本願
発明の構成ではリード１２に加え、基板１３を用いて半
導体チップ１１と外部回路基板３１（図１及び図６参
照）を電気的に接続することが可能となる。

【００３９】また、リード支持用凸部２７は、セラミッ
ク製の基板本体１７の形成時に一体的に形成されるもの
であり、上面の外周近傍位置を囲繞するよう形成された
突起である（図５に詳しい）。図１及び図５に示される
ように、リード１２は組立てられた状態においてこのリ
ード支持用凸部２７上に載置される。また、リード１２
と接地パターン１９との間には絶縁性接着材３２が配設
され、リード１２と接地パターン１９との短絡を防止し
ている。このように、リード１２をリード支持用凸部２
７により支持することにより樹脂パッケージ１４のモー
ルド時における変形を防止できる。

【００４０】続いて、樹脂パッケージ１４について説明
する。樹脂パッケージ１４は、例えばエポキシ系樹脂に
より形成されており、半導体チップ１１，リード１２の
インナーリード部１２ａ，及び基板１３を樹脂封止する
ことにより、これらを保護している。また、基板１３は
樹脂パッケージ１４内に樹脂封止された状態において、
その下面が樹脂パッケージ１４から露出するよう構成さ
れている。従って、基板１３の下面に形成されている接
続パターン２１〜２３も外部に対して露出しており、外
部回路基板３１と電気的に接続できる構成となってい
る。

【００４１】図６は、上記構成を有する半導体装置１０
-1が実装される外部回路基板３１を示している。外部回
路基板３１の半導体装置１０-1の実装位置には、複数の
リードパターン３３〜３６が形成されている。この複数
のリードパターン３３〜３６の内、一番内側に配設され
ている接地用リードパターン３３（黒塗りで示す）は半
導体装置１０の基板下面に形成されている接続パターン
２１（図３参照）に対応するよう形成されており、電源
用リードパターン３４（ハッチングで示す）は接続パタ
ーン２２に対応するよう形成されており、接地用リード
パターン３５（黒塗りで示す）は接続パターン２３に対
応するよう夫々形成されている。また、最外周に位置す
る信号用パターン３６（白抜きで示す）は、リード１２
に対応するよう形成されている。

【００４２】上記構成とされた外部回路基板３１に半導
体装置１０-1を実装するには、リード１２に対しては通
常の表面実装と同様にハンダクリームをリード１２に塗
布し、また基板１３の下面に形成されている各パターン
１８〜２０に対しては半田バンプを形成し、これを外部
回路基板３１の所定位置（各対応するリード同士が対向
する位置）に載置した上でリフロー処理を行い各パター
ン１８〜１９及びリード１２を外部回路基板３１上の所
定のリードパターン３３〜３６に半田付けする。

【００４３】図１は半導体装置１０-1が外部回路基板３
１に半田付けされた実装状態を示している。同図を用い
て、上記構成とされた半導体装置１０-1の動作について
説明する。

【００４４】前記したように、半導体装置１０-1は、接
地パターン１８，１９、電源パターン２０、接続パター
ン２１〜２３、及びビア２４〜２６を形成してなる基板
１３を設けることにより、リード１２を用いることなく
半導体チップ１１の電源系電極パッド１５-1，１５-2と
外部回路基板３１とを電気的に接続することができる。
ここで、リード１２を用いて半導体チップ１１と外部回
路基板３１とを接続する場合に作用するインダクタンス
と、ビア２４〜２６等により半導体チップ１１と外部回
路基板３１とを接続する場合に作用するインダクタンス
とを比較する。リード１２を用いた場合には、リード１
２が側方に長く延出されており、かつ前記のように半導
体チップ１１は高密度化されておりリード本数も多数と
されて各リード１２の形状は小さくなっている。従っ
て、各リード１２が単体で持つインダクタンスは大きい
値となっている。

【００４５】これに対して、基板１３を用いて半導体チ
ップ１１と外部回路基板３１とを接続する本願構成で
は、基板本体１７を貫通してビア２４〜２６が形成され
ているため、電源系電極パッド１５-1，１５-2を半導体
チップ１１の略直下位置に引き出すことが可能となる。
これにより、半導体チップ１１から外部回路基板３１に
至る電気的経路（配線長）を短くすることができ、電源
系インダクタンスの値を小さくすることができる。これ
により、同時スイッチングに伴う電源ノイズの発生を抑
制することができ、また半導体チップ１１の高速処理に
対応させることができる。

【００４６】また、本実施例では接地用の電源系電極パ
ッド１５-1は基板１３を介してのみ外部回路基板３１に
接続されているのではなく、リード１２-1を介しても外
部回路基板３１に接続されている。即ち、半導体チップ
１１の電源系の外部回路基板３１への接続は、基板１３
とリード１２の双方により行われる構成となっている。
従って、前記したように基板１３を設けることにより、
半導体チップ１１と外部回路基板３１を接続することに
より電源ノイズを低減することができると共に、信号リ
ード１２-3内に接地リード１２-1を介装させておくこと
により、信号系ノイズの低減を図ることができる。この
ように、本実施例の半導体装置１０では電源ノイズ及び
信号系ノイズの双方を有効に低減することができる。

【００４７】尚、電源の供給配線として実質的に機能す
るのは、配線経路の短い基板１３である。従って、電源
の供給配線となるビア２４〜２６等と信号リード１２-3
は実質的に離間した構造となるため、電源ノイズが信号
リード１２-3に重畳するようなことはない。

【００４８】一方、半導体装置１０-1は、基板１３上に
おいて各リード１２と対向する位置に、接地パターン１
９が形成されている（図１及び図５参照）。このよう
に、各リード１２のインナーリード部１２ａの下部に半
導体チップ１１と接続を行わない接地パターン１９を形
成することにより、インナーリード部１２ａ部分で擬似
的にマイクロストリップ構造を形成できるため、信号用
リード１２-3についても低インダクタンスとすることが
でき、半導体装置１０の高速化に寄与することができ
る。また、接地パターン１９はシールド効果をも奏する
ため、リード１２のみを配設した構成に比べて、クロス
トーク雑音等の接続に関連して生じる雑音についても低
減することができる。尚、接地パターン１９は半導体チ
ップ１１と直接接続を行わないため、特にその形状にこ
だわる必要はないが、シールド効果を向上される面よ
り、その面積はできるだけ大きい方が望ましい。

【００４９】また、高密度化された半導体チップ１１は
作動時において発熱をするが、本実施例では、半導体チ
ップ１１は放熱性の良好なセラミック製の基板１３上に
搭載されているため効率良く半導体チップ１１の放熱を
行うことができる。また、基板１３の下面は樹脂パッケ
ージ１４の外部に露出された構成であるため、熱はこの
露出部分を介して外部に放熱され、これによっても放熱
性を向上させることができる。

【００５０】続いて、半導体装置１０-1の製造方法につ
いて説明する。半導体装置１０は、大略して樹脂パッケ
ージタイプの半導体装置の製造方法と同様の工程にて製
造することができる。従って、以下の製造方法の説明に
おいては、半導体装置１０を製造するに際し、従来の製
造工程と異なるところについてのみ説明する。

【００５１】半導体装置１０-1は、従来の半導体装置と
異なり基板１３を有している点を特徴とする。図７
（Ａ）は、基板１３をリードフレーム３７に接合する工
程を示している。基板１３はこの接合工程前において、
各パターン１３〜２３及びビア２４〜２６が形成されて
いる。また、リードフレーム３７にもプレス処理が行わ
れ、リード１２等が形成されている。尚、本実施例に係
る半導体装置１０-1では、半導体チップ１１が基板１３
に搭載されるため、リードフレーム３７にステージは形
成されていない。

【００５２】基板１３とリードフレーム３７との接合
は、絶縁性接着剤３２にて行われる。この際、接着位置
はリードフレーム３７のインナーリード部１２ａと接地
パターン１９との間に選定されている。これにより、後
述するモールド工程におけるインナーリード部１２ａの
変形を防止できると共に、インナーリード部１２ａと接
地パターン１９の短絡を防止できる。また、接地パター
ン１９は図４及び図５に示すように比較的広い面積を有
しているため、基板１３とリードフレーム３７との接合
力は大となる。

【００５３】尚、基板１３とリードフレーム３７との接
合は、接着剤３２に限定されるものではなく、例えば接
着テープ等を用いて接合する構成としてもよい。更に、
図７（Ｂ）に示されるように、リードフレーム３７に基
板１３を支持する支持部３８を形成すると共に、基板１
３の所定位置にメタライジング部３９を形成しておき、
この支持部３８とメタライジング部３９を溶接すること
により、基板１３とリードフレーム３７とを接合する構
成としてもよい。また、上記接合工程を行うタイミング
は、半導体チップ１１を基板１３に搭載する前でも、ま
た半導体チップ１１を基板１３に搭載後ワイヤボンディ
ング処理前でもよいが、接合工程における半導体チップ
１１の損傷発生の可能性を考慮すると、半導体チップ１
１を基板１３に搭載する前の方が望ましい。

【００５４】上記の如くリードフレーム３７に基板１３
が接合されると、基板１３のチップ搭載部２８に半導体
チップ１１がダイ付けされ、続いて半導体チップ１１に
形成されている電極パッド１５とインナーリード部１２
ａとの間でワイヤボンディングが実施される。上記の各
処理が実施されると、基板１３が接合されたリードフレ
ーム３７は、金型４０に装着され樹脂パッケージ１４を
形成するための樹脂モールド工程が実施される。

【００５５】図８は、リードフレーム３７が金型４０
（上型４０ａと下型４０ｂとにより構成される）に装着
された状態を示している。前記したように、半導体装置
１０は、外部回路基板３１と電気的に接続する必要があ
ることより、基板１３の下面を樹脂パッケージ１４の外
部に露出させる必要がある。このため、金型４０を構成
する下型４０ｂの基板１３と対向する面には、真空吸引
を行うための吸引配管４１が設けられている。

【００５６】樹脂モールド時において吸引配管４１は基
板１３を真空吸引し、基板１３は下型４０ｂのキャビテ
ィ面に強く押圧されるため、基板１３の下面と下型４０
ｂのキャビティ面との間にモールド樹脂が侵入するよう
なことはない。従って、基板１３の下面にモールド樹脂
が付着することはなく、実装時における各接続パターン
２１〜２３と外部回路基板３１との電気的接続を確実に
行うことができる。また、加熱される樹脂モールド時に
おいてセラミック製の基板１３は下型４０ｂのキャビテ
ィ面に押圧付勢されるため、基板１３に反りが発生する
ことも合わせて防止することができる。

【００５７】また、基板１３の下面に樹脂が付着するの
を更に確実に防止する手段として、金型４０にリードフ
レーム３７を装着する前に基板１３の下面に耐熱性を有
するテープを貼付したり、或いは樹脂をコーティングし
ておき、モールド工程終了後にこのテープやコーティン
グした樹脂を除去する構成としてもよい。これにより、
より確実にモールド樹脂が基板１３の下面に付着するの
を防止することができる。

【００５８】更に、図９に示すように、下型４０ｂに位
置決め突起４２を形成すると共に、基板１３の所定部位
に位置決め孔４３を形成しておき、金型４０にリードフ
レーム３７を装着する際に、この位置決め突起４２に位
置決め孔４３を係合させることにより、金型４０内にお
けるリードフレーム３７の位置決めを行う構成としても
よい。

【００５９】樹脂モールド工程が終了すると、外装半田
工程，リードフレーム３７の不要部切断工程，アウター
リード部１２ｂの成形工程等が実施されるが、これらの
工程は従来実施されている周知の方法により行われるた
め、その説明は省略する。

【００６０】図１０は本発明の第２実施例である半導体
装置の断面図を示す。同図中、図１と同一構成部分には
同一符号を付し、その説明は省略する。

【００６１】本実施例の半導体装置１０-2は第１実施例
の半導体装置１０-1におけるビア２４〜２６が接続され
た接続パターン２１〜２３と外部回路基板３１のリード
パターン３３〜３５との接続を半田ペースト１００によ
り行なう構成とする。

【００６２】半導体装置１０-2を外部回路基板３１に実
装する際には、リード１２に対して通常の表面実装と同
様にハンダクリームを塗布し、基板１３の接続パターン
２１〜２３又はこれに対向する接続パターン３３〜３５
に半田ペーストを塗布しておき、半導体装置１０-2を外
部回路基板３１の所定位置（各対応するリード同士が対
向する位置）に載置した上でリフロー処理を行うことに
より、リード１２と外部回路基板３１上の所定のリード
パターン３５とが半田付けされ、接続されると共に、半
田ペースト１００によりパターン２１，２２，２３と、
これに対向する接続パターン３３〜３５が接続される。

【００６３】以上の構成によれば、第１実施例よりさら
に容易に接続が可能となる。

【００６４】図１１は本発明の第３実施例である半導体
装置の断面図、図１２は本発明の第３実施例の分解斜視
図を示す。同図中、図１と同一構成部分には同一符号を
付し、その説明は省略する。

【００６５】本実施例の半導体装置１０-3は半導体装置
１０-1におけるビア２４〜２６と外部回路基板３１との
接続を導電性を有するネジ１０１，１０２，１０３によ
り行なう構成とする。

【００６６】このため、本実施例では基板１３の裏面に
はパターン２１〜２３を形成せず、代わりにビア２４〜
２６にネジ穴２４ａ〜２６ａを形成すると共に、外部回
路基板３１にはビア２４〜２６に対向してスルーホール
３３ａ，３４ａ，３５ａを形成し、リードパターン３
３，３４，３５をリード１２との接続パターン３６の形
成面とは反対側の面に形成する。

【００６７】半導体装置１０-3を外部回路基板３１に実
装する際には半導体装置１０-3をリード１２と外部回路
基板３１のパターン３６とが対向する所定の位置に配置
し、外部回路基板３１の接続パターン３３，３４，３５
の形成面よりネジ１０１，１０２，１０３をスルーホー
ル３３ａ，３４ａ，３５ａを貫通させ半導体装置１０に
形成されたネジ穴２４ａ，２５ａ，２６ａに螺入した
後、リード１２とパターン３６とを半田により固着して
接続する。

【００６８】このとき、ネジ１０１，１０２，１０３の
頭部１０１ａ，１０２ａ，１０３ａが接続パターン３
３，３４，３５と接続され、ネジ部１０１ｂ，１０２
ｂ，１０３ｂを介してネジ穴２４ａ，２５ａ，２６ａが
形成されたビア２４，２５，２６と接続される。

【００６９】本実施例によれば、半導体装置１０-3は外
部回路基板３１にネジ締めされることになるため、外部
回路基板３１に確実に保持されると共にビア２４，２
５，２６は外部回路基板３１の裏面に引き出すことがで
きるため、ＱＦＰなどにおいて、外部回路基板３１表面
で半導体装置１０-3，底面からリード２１外方への引き
出し配線等が困難な場合においても、自由に配線が行な
い得る。

【００７０】続いて、本発明の第４実施例について説明
する。図１３及び図１４は、本発明の第４実施例である
半導体装置５０-1を示している。図１3 は半導体装置５
０-1の断面図であり、また図１４は半導体装置５０-1の
平面図である。尚、半導体装置５０-1の各構成要素にお
いて、第１実施例に係る半導体装置１０の構成と対応す
る構成については同一符号を附して説明する。

【００７１】第１実施例に係る半導体装置１０は、基板
１３を用いてリード１２とは異なる電気的経路を介して
半導体チップ１１と外部回路基板３１を接続し、これに
より電源ノイズを低減する構成とした。第２実施例に係
る半導体装置５０-1は、基板１３に代えて電極部材５１
-1を設け、この電極部材５１-1を介して半導体チップ１
１と外部回路基板３１を接続したことを特徴とするもの
である。

【００７２】電極部材５１-1は、導電性及び放熱性に優
れた例えば無酸素銅或いは高導電性銅合金により構成さ
れており、支持リード５２-1に固定されている。この電
極部材５１-1は、図１３に示すように比較的大きな形状
を有しており、電気が通る経路も十分なものであるた
め、そのインダクタンスはリード１２と比べると微小と
なっている。

【００７３】半導体チップ１１は、この電極部材５１-1
上に絶縁性のダイ付け材５３（テープ等でもよい）を介
して搭載されている。また、半導体チップ１１に設けら
れている電極パッド（図１３及び図１４には現れず）の
内、接地用の電極パッドは接地用ボンディングワイヤ５
４により電極部材５１と接続されている。また、他の電
極パッドはボンディングワイヤ１６によりリード１２の
インナーリード部１２ａに接続されている。

【００７４】上記電極部材５１は樹脂パッケージ１４内
に封止されるが、その一部は電極パッド５５として樹脂
パッケージ１４の外部に露出した構造となっている。本
実施例では、この電極パッド５５は樹脂パッケージ１４
の上部に露出した構成とされている。この樹脂パッケー
ジ１４から露出する電極パッド５５の上面には、表面の
酸化等により電気的な接続不良を生じさせないために、
樹脂パッケージ１４のモールド工程前に金(Au), 銀(A
g), パラジウム(Pg), 或いはニッケル(Ni)等のメッキ処
理が実施されている。尚、この電極パッド５５のメッキ
処理は、リード１２の外装メッキ工程時に合わせて行う
構成としてもよい。

【００７５】図１５は、上記半導体装置５０を外部回路
基板３１に実装した状態を示している。同図に示される
ように、リード１２を外部回路基板３１に接続するには
従来と同様に半田５６を用いて行うが、電極パッド５５
と外部回路基板３１との接続は電気コード５７を用いて
行う。この電極パッド５５と電気コード５７との接続、
及び電気コード５７と外部回路基板３１との接続は、共
に半田付けにより行われている。

【００７６】上記のように配設される電気コード５７
は、リード１２と異なり隣接する構成物がないため、低
インダクタンスの太い銅線やシールド効果の大きい同軸
ケーブルを使用することが可能となる。また、前記した
ように電極部材５１自体も低インダクタンスとされてい
る。従って、半導体チップ１１を電極部材５１及び電気
コード５７を介して外部回路基板３１に接続する構成と
することにより、ノイズの低減及び安定した接地の取得
を行うことが可能となる。また、電気コード５７は、そ
の引き回しに自由度を有するため、外部回路基板３１上
の任意位置に接続することができる。このため、外部回
路基板３１に形成されるリードパターンの設計を容易化
することができる。

【００７７】上記した実施例では電極部材５１-1を半導
体チップ１１の接地用電極パッドに接続した構成を示し
たが、電極部材５１-1を半導体チップ１１の電源用電極
パッドに接続することも可能であり、この場合には安定
した電源の取得を行うことが可能となる。また、図１５
に示す構成では、半導体チップ１１と外部回路基板３１
を銅線や同軸ケーブル等の電気コード５７により接続す
る構成を示したが、銅箔等のパターンが形成されたテー
プ（例えばフレキシブル基板等）を用いて半導体チップ
１１と外部回路基板３１を接続する構成としてもよい。

【００７８】図１６は本発明の第５実施例である半導体
装置の断面図を示す。同図中、図１５と同一構成部分に
は同一符号を付し、その説明は省略する。

【００７９】本実施例である半導体装置５０-2は半導体
チップ１１が固着された電極部材５１-2を支持リード５
２-2により支持し、樹脂パッケージ１４の下方に配設す
ると共に、樹脂パッケージ１４の下面より外方に露出さ
せ、電極部材５１-2を半田ペースト１１０により外部回
路基板３１と接続した構成としてなる。

【００８０】以上のような構成とすることにより電気コ
ード５７が不要となり、実装しやすくなる。

【００８１】図１７及び図１８は、本発明の第６実施例
である半導体装置６０を示している。図１７は半導体装
置６０-1の断面図であり、図１８は半導体装置６０-1の
平面図である。尚、同図に示す半導体装置６０-1におい
ても、第１実施例に係る半導体装置１０の構成要素と対
応する部分については同一符号を附して説明する。

【００８２】前記した第２実施例に係る半導体装置５０
は、電極部材５１が一つの電極してのみ機能する構成で
あったが、第３実施例に係る半導体装置６０は、電極部
材６１が複数の電極を有していることを特徴とするもの
である。図１８，１９は電極部材６１を拡大して示す図
である。同図において、６２〜６６は電極部であり、こ
の各電極部６２〜６６の境界部分には絶縁部６７が形成
されている。従って、各電極部６２〜６６は電気的に夫
々分離された状態となっている。

【００８３】上記構成を有する電極部材６１は、図１７
に示されるように、その上面を外部に露出させた状態で
樹脂パッケージ１４内に埋設される。また電極部材６１
の下面において、半導体チップ１１の電源系電極パッド
（接地用の電極パッド及び電源用の電極パッド）と各電
極部６２〜６６とは電源系接続用のボンディングワイヤ
６８により接続されている。尚、各リード１２と半導体
チップ１１の信号用電極パッドとの間にもボンディング
ワイヤ１６により接続されている。

【００８４】図２０は、半導体チップ１１と電極部材６
１-1、及び半導体チップ１１とリード１２のボンディン
グワイヤ１６，６８による接続状態を示している（一部
のみ図示する）。また、上記構成とされた半導体装置６
０-1では、図１８に示されるように、樹脂パッケージ１
４より露出した部位に複数の電極パッド６２ａ〜６６ａ
が覗視した構造となっている。

【００８５】図２１は、上記構成を有する半導体装置６
０-1を外部回路基板３１に実装した状態を示している。
前記のように半導体装置６０-1は、樹脂パッケージ１４
より露出した部位に複数の電極パッド６２ａ〜６６ａを
有している。このため本実施例では、端部に電極パッド
６２ａ〜６６ａと対応する接続電極を設けたソケット６
９ａが配設されると共に、電極パッド数と同数のリード
線を１本に束ねた構成の電気コード６９を用い、この電
気コード６９により複数の電極パッド６２ａ〜６６ａを
一括的に外部回路基板３１に接続する構成とした。この
接続構成とすることにより、複数の電極パッド６２ａ〜
６６ａを一括的に外部回路基板３１に接続することがで
きるため、接続作業を容易に行うことができる。

【００８６】図２２は本発明の第７実施例の断面図を示
す。同図中、第７実施例の半導体装置６０-1と同一構成
部分には同一符号を付し、その説明は省略する。

【００８７】本実施例になる半導体装置６０-2は電極部
材６１-1に対応する電極部材６１-2が樹脂パッケージ１
４の下面に配設され、外部回路基板３１とは半田ペース
ト１２０により接続されている。本実施例の構成によれ
ば、電気コード６９が不要になり、外部回路基板３１と
の実装が容易に行ない得る。

【００８８】図２３は、本発明の第８実施例である半導
体装置７０を示している。同図に示す半導体装置７０に
おいても、第１実施例に係る半導体装置１０の構成要素
と対応する部分については同一符号を附して説明する。

【００８９】半導体装置７０は、電極部材７１に鍔部７
２を形成したことを特徴とするものである。この鍔部７
２は、リード１２の延在方向と同方向に長く延出形成さ
れており、インナーリード部１２ａと対向するよう構成
されると共に接地されるよう構成されている。

【００９０】このように、各リード１２のインナーリー
ド部１２ａの下部に接地された鍔部７２が形成されるる
ことにより、インナーリード部１２ａ部分でマイクロス
トリップ構造を形成できるため、各リード１２や電極部
材４１の電極部分におけるインダクタンスを低減するこ
とができ、よって半導体装置７０の高速化に寄与するこ
とができる。また、鍔部７２はシールド効果をも奏する
ため、リード１２のみを配設した構成に比べて、クロス
トーク雑音等の接続に関連して生じる雑音についても低
減することができる。

【００９１】図２４は、本発明の第９実施例である半導
体装置８０を示している。同図に示す半導体装置８０で
は、電極部材８１にネジ孔８２を形成すると共に、電気
コード８３の電極部材８１との接続位置にネジ部８４を
形成したことを特徴とするものである。上記構成におい
て、電極部材８１に電気コード８３を接続するには、ネ
ジ孔８２にネジ部８４を螺合する。この構成することに
より、電極部材８１と電気コード８３との電気的接続及
び機械的接続を共に強固に行うことが可能となり、電気
コード８３の半導体装置８０からの離脱及び電気的接続
不良を防止することができる。

【００９２】図２５は、本発明の第１０実施例である半
導体装置９０-1を示している。同図に示す半導体装置９
０-1は、本発明をＳＩＰ(Single In-line Package)タイ
プの半導体装置に適用したことを特徴とするものであ
る。このため、リード１２-1は樹脂パッケージ１４の一
方の側部のみより延出した構成とされている。また、電
極部材９１にはネジ孔９２が形成されており、このネジ
孔９２にネジ９３を螺着することによりホルダ９４が半
導体装置９０-1に固定されている。ホルダ９４は、略Ｌ
字形状をした部材であり、導電性及び熱伝導性の良好な
金属により形成されている。このホルダ９４は、電極部
材９１を外部回路基板３１に電気的に接続する機能、半
導体装置９０-1を外部回路基板３１に立設状態に保持す
る機能、及び放熱機能を奏するものである。

【００９３】上記構成とされた半導体装置９０-1によれ
ば、半導体装置の高速化に対応でき、またノイズ低減を
図ることができるという本発明の効果に加え、ＳＩＰタ
イプであるため外部回路基板３１上における半導体装置
９０-1の実装密度を向上させることができ、また放熱効
率効率を向上することができる。

【００９４】図２６は本発明の第１１実施例である半導
体装置９０-2を示している。同図に示す半導体装置９０
-2は、本発明をＶＳＭＰ（Varfical Surface Mount Pac
kage）タイプの半導体装置に適用したことを特徴とする
ものである。このため、リード１２-2は樹脂パッケージ
１４の一方の側部のみより延出し、Ｌ字状に折曲された
構成とされている。上記構成とされた半導体装置９０-2
によれば半導体装置９０-1の効果に加え、ＶＳＭＰタイ
プであるため外部回路基板３１の裏面への突出がなくな
る分薄型化が行ない得る。

【００９５】尚、上記した第２乃至第１１実施例におい
ては、半導体チップ１１を各電極部材５１-1，５１-2，
６１-1，６１-2，７１，８１，９１に直接搭載した構成
を示したが、図２７（Ａ）に示すように半導体チップ１
１をステージ９５に搭載すると共に、電極部材９６を接
着剤９７を用いてステージ９５に接合する構成としても
よく、また同図（Ｂ）に示すように半導体チップ１１を
搭載するステージ９５に加えて支持部材９８をリードフ
レームに形成し、この支持部材９８に電極部材９６を搭
載する構成としてもよい。

【００９６】

【発明の効果】上述の如く本発明によれば、次のような
効果を得ることができる。

【００９７】請求項１の構成によれば、半導体チップの
電源系接続パッドは、リードを用いることなく、基板に
形成された導通部を介して外部回路基板と接続される。
導電部は、樹脂パッケージに樹脂封止された基板を貫通
して形成されているため、その長さはリードに比べて短
くインダクタンスも小さくなっており、半導体装置の高
速化に対応することができる。また、導通部は樹脂パッ
ケージに樹脂封止された基板に形成されているため、リ
ードと導通部は離間配設された構成となり、信号用のリ
ードに電源系のノイズが重畳することを防止することが
できる。

【００９８】また、請求項２の構成によれば、基板を放
熱性の良好なセラミックとすることにより、半導体チッ
プで発生した熱を効率よく外部に放熱することができ
る。

【００９９】また、請求項３の構成によれば、半導体チ
ップと導電部との接続性、及び外部回路基板と導電部と
の接続性を共に良好とすることができる。

【０１００】また、請求項４の構成によれば、基板によ
りリードを支持することができるため、樹脂モールド時
におけるリードの変形発生を防止することができる。

【０１０１】更に、請求項５の構成によれば、リードと
パターンとの間でマイクロストリップ構造を実現できる
ため、リードについても低インダクタンスとすることが
でき、またパターンはシールド材としても機能し、クロ
ストーク雑音等を低減することができる。

【０１０２】請求項６の構成によれば、半導体装置と外
部回路基板とはネジにより固定されると共に電気的接続
が行なわれるため、半導体装置を外部回路基板に強固に
保持できると共に、半導体チップの電極が多い場合など
においても半導体装置底面から容易に外部回路基板裏面
への引き出しが行ない得る。

【０１０３】一方、請求項７の構成によれば、外部回路
基板に接続する電極部材は、樹脂パッケージ内に埋設さ
れる比較的形状の大なる部材であるためインダクタンス
を小さくすることができ、半導体装置の高速化に対応さ
せることができる。また、電極部材は樹脂パッケージ内
に埋設されているため、リードと電極部材は離間配設さ
れた構成となり、信号用のリードに電源系のノイズが重
畳することを防止することができる。

【０１０４】また、請求項８の構成によれば、電極部材
に複数の電極が形成されるため、半導体チップと回路基
板との電気的接続本数を増大することかできる。

【０１０５】また、請求項９の構成によれば、リードと
電極部材との間で擬似的にマイクロストリップ構造を実
現できるため、リードについても低インダクタンスとす
ることができる。

【０１０６】また、請求項１０の構成によれば、電極パ
ッドと外部回路基板を電極ワイヤにて接続することによ
り、外部回路基板における電極ワイヤの接続位置を設定
する際における自由度を向上させることができ、外部回
路基板上におけるパターン設定を容易に行うことができ
る。

【０１０７】更に、請求項１１の構成によれば、電極パ
ッドに形成したネジ孔と電極ワイヤに形成したネジ部と
を螺合させることにより電極パッドと電極ワイヤは接続
されるため、電極ワイヤの電極パッドからの離脱を防止
できると共に電気的接続を確実に行うことができる。

【図面の簡単な説明】

【図１】本発明の第１実施例である半導体装置の断面図
である。

【図２】本発明の第１実施例である半導体装置の樹脂パ
ッケージを取り除いた状態の平面図である。

【図３】基板の底面図である。

【図４】基板の平面図である。

【図５】基板の斜視図である。

【図６】外部回路基板の斜視図である。

【図７】リードフレームと基板を接合する工程を示す図
である。

【図８】モールド工程を示す図である。

【図９】モールド工程を示す図である。

【図１０】本発明の第２実施例である半導体装置の断面
図である。

【図１１】本発明の第３実施例である半導体装置の断面
図である。

【図１２】本発明の第３実施例の実装時の分解斜視図で
ある。

【図１３】本発明の第４実施例である半導体装置の断面
図である。

【図１４】本発明の第４実施例である半導体装置の平面
図である。

【図１５】本発明の第４実施例である半導体装置を外部
回路基板に実装した状態を示す図である。

【図１６】本発明の第５実施例である半導体装置の断面
図である。

【図１７】本発明の第６実施例である半導体装置の断面
図である。

【図１８】本発明の第６実施例である半導体装置の平面
図である。

【図１９】電極部材を拡大して示す図である。

【図２０】半導体チップ，電極部材，リードの接続を示
す図である。

【図２１】本発明の第６実施例である半導体装置を外部
回路基板に実装した状態を示す図である。

【図２２】本発明の第７実施例である半導体装置の断面
図である。

【図２３】本発明の第８実施例である半導体装置の断面
図である。

【図２４】本発明の第９実施例である半導体装置の断面
図である。

【図２５】本発明の第１０実施例である半導体装置の断
面図である。

【図２６】本発明の第１１実施例である半導体装置の断
面図である。

【図２７】本発明の変形例である半導体装置の断面図で
ある。

【図２８】従来の半導体装置の一例を示す図である。

【符号の説明】

１０-1，１０-2，１０-3，５０-1，５０-2，６０-1，６
０-2，７０，８０，９０半導体装置１１半導体チップ１２リード１２ａインナーリード部１２ｂアウターリード部１３基板１４樹脂パッケージ１５，５５，６２ａ〜６６ａ電極パッド１６，６８ボンディングワイヤ１７基板本体１８，１９接地パターン２０電源パターン２１〜２３接続パターン２４〜２６ビア２７リード支持用凸部２８チップ搭載部２９，３０絶縁部３１外部回路基板３２絶縁性接着剤３３〜３６リードパターン３７リードフレーム３８支持部３９メタライジング部４０金型４０ｂ下型４１吸引配管４２位置決め突起４３位置決め孔５１-1，５１-2，６１，７１，８１，９１電極部材５２-1，５２-2 支持リード５３ダイ付け材５４接地用ボンディングワイヤ５７，６９，８３電気コード６２〜６６電極部６７絶縁部７２鍔部８２，９２ネジ孔８４ネジ部９３ネジ９４ホルダ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 23/50 Ｘ 9272−4Ｍ // Ｈ０５Ｋ 1/18 Ｈ 9154−4Ｅ

Claims

【特許請求の範囲】

【請求項１】半導体チップ（１１）と、該半導体チップ（１１）を外部回路基板（３１）と接続
するリード（１２）と、一端が該半導体チップ（１１）の電源系接続パッド（１
５）と接続されると共に、他端が該外部回路基板（３
１）と接続されることにより、該リード（１２）と別個
に該半導体チップ（１１）を該外部回路基板（３１）に
接続する導通部（１８〜２６）が形成されてなる基板
（１３）と、該半導体チップ（１１）及び該基板（１３）を樹脂封止
する樹脂パッケージ（１４）とを具備することを特徴と
する半導体装置。
【請求項２】該基板（１３）をセラミックにより構成
したことを特徴とする請求項１に記載の半導体装置。
【請求項３】該導通部を、該基板（１３）の該半導体
チップ（１１）の配設側面に形成された電源または接地
パターン（１８〜２０）と、該基板（１３）の外部回路
基板（３１）との対向面に形成された接続パターン（２
１〜２３）と、該基板（１３）に貫通形成されており、
該電源または接地パターン（１８〜２０）と該接続パタ
ーン（２１〜２３）とを電気的に接続するビア（２４〜
２６）とにより構成したことを特徴とする請求項１また
は２に記載の半導体装置。
【請求項４】該基板（１３）の該半導体チップ（１
１）の配設側面に、該リード（１２）を支持するリード
支持用凸部（２７）を形成したことを特徴とする請求項
１乃至３のいずれかに記載の半導体装置。
【請求項５】該基板（１３）の該リード（１２）と対
向する面に、該リード（１２）に対してマイクロストリ
ップ効果を奏するパターン（１９）を形成すると共に、該パターン（１９）を該基板（１３）に貫通形成された
ビア（２６）により、該外部回路基板（３１）の電源ま
たは接地パターン（３５）と接続したことを特徴とする
請求項１乃至４のいずれかに記載の半導体装置。
【請求項６】前記導通部（２４〜２６）にネジ穴（２
４ａ〜２６ａ）を形成し、前記外部回路基板（３１）に
前記ネジ穴（２４ａ〜２６ａ）と対向してスルーホール
（３３ａ〜３５ａ）を形成し、導通性ネジ（１０１，１
０２，１０３）を前記スルーホール（３３ａ〜３５ａ）
を介して前記ネジ穴（２４ａ〜２６ａ）に螺入すること
により該ネジ（１０１，１０２，１０３）を介して前記
導通部（２４〜２６）と前記外部回路基板（３１）とを
接続することを特徴とする請求項１乃至５のいずれかに
記載の半導体装置。
【請求項７】半導体チップ（１１）と、該半導体チップ（１１）を外部回路基板（３１）と接続
するリード（１２）と、該半導体チップ（１１）を樹脂封止する樹脂パッケージ
（１４）と、導電性部材により構成されており、該半導体チップ（１
１）の電源系接続パッド（１５）と接続されると共に該
樹脂パッケージ（１４）内に樹脂封止され、かつ、その
一部に該樹脂パッケージ（１４）の外部に露出され外部
回路基板（３１）の電源または接地パターン（３３〜３
５）と接続される電極パッド（５５，６２ａ〜６６ａ）
が形成されてなる電極部材（５１-1，５１-2，６１-1，
６１-2，，７１，８１，９１）とを具備することを特徴
とする半導体装置。
【請求項８】該電極部材を、複数の電極部（６２〜６
６）と、該複数の電極部（６２〜６６）が短絡しないよ
う該複数の電極部（６２〜６６）を絶縁する絶縁部（６
７）とにより構成してなることを特徴とする請求項７記
載の半導体装置。
【請求項９】該電極部材（７１）を、該リード（１
２）と対向する位置まで広く延在形成し、該リード（１
２）に対してマイクロストリップ効果を奏するよう構成
したことを特徴とする請求項７または８に記載の半導体
装置。
【請求項１０】該電極パッド（５５）と該外部回路基
板（３１）を、電極ワイヤ（５７）にて接続したことを
特徴とする請求項７乃至９のいずれかに記載の半導体装
置。
【請求項１１】該電極部材（８１）にネジ孔（８２）
を形成すると共に、該電極ワイヤ（８３）に該ネジ孔
（８２）と螺合するネジ部（８４）を形成したことを特
徴とする請求項１０に記載の半導体装置。