JP3483720B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3483720B2 JP3483720B2 JP02742597A JP2742597A JP3483720B2 JP 3483720 B2 JP3483720 B2 JP 3483720B2 JP 02742597 A JP02742597 A JP 02742597A JP 2742597 A JP2742597 A JP 2742597A JP 3483720 B2 JP3483720 B2 JP 3483720B2
- Authority
- JP
- Japan
- Prior art keywords
- organic material
- copper plate
- material substrate
- sealing
- surface side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Description
【0001】
【発明の属する技術分野】本発明は、半導体装置、特
に、プラスチック・ボール・グリッド・アレイ・パッケ
ージ(以下、P−BGAという)の構造に関するもので
ある。
に、プラスチック・ボール・グリッド・アレイ・パッケ
ージ(以下、P−BGAという)の構造に関するもので
ある。
【0002】
【従来の技術】従来の一般的なP−BGAの構造を、図
を用いて説明する。
を用いて説明する。
【0003】図8はかかる従来のP−BGAの断面図、
図9は図8のA部拡大図である。
図9は図8のA部拡大図である。
【0004】これらの図において、1は有機材基板、2
は銅箔配線、4は半導体チップ、5はボンディング線、
7は封止樹脂、8はレジスト材、9はグランド層、12
は半田ボールである。
は銅箔配線、4は半導体チップ、5はボンディング線、
7は封止樹脂、8はレジスト材、9はグランド層、12
は半田ボールである。
【0005】一般的なP−BGAは、厚さ10〜40μ
mの銅箔配線2により配線を施したビスマレイン酸トリ
アジン系樹脂等の有機材基板1のワイヤボンディングを
行わない表面部分を配線を保護するためにレジスト材8
で被膜し、導電性ペーストを介して半導体チップ4を搭
載し、この半導体チップ4の電極と有機材基板1上の配
線をボンディング線5にて接続した後、半導体チップ4
が搭載されている面をエポキシ系の封止樹脂7により封
止し、その反対の面に端子となる半田ボール12を格子
状に配列した構造となっている。
mの銅箔配線2により配線を施したビスマレイン酸トリ
アジン系樹脂等の有機材基板1のワイヤボンディングを
行わない表面部分を配線を保護するためにレジスト材8
で被膜し、導電性ペーストを介して半導体チップ4を搭
載し、この半導体チップ4の電極と有機材基板1上の配
線をボンディング線5にて接続した後、半導体チップ4
が搭載されている面をエポキシ系の封止樹脂7により封
止し、その反対の面に端子となる半田ボール12を格子
状に配列した構造となっている。
【0006】
【発明が解決しようとする課題】しかしながら、上記し
た従来のP−BGAの構造では、封止樹脂7にて封止さ
れる有機材基板1面の大部分を、封止樹脂7と密着性を
低下させるシリコーン成分を含むレジスト材8で被覆し
ている。このため、封止材料によっては、封止時熱履歴
により、または、マザーボード実装時のリフローによる
熱履歴により、レジスト材8中のシリコーン成分がレジ
スト表面に現れ、封止樹脂7とレジスト材8との界面が
剥離し、その後の耐湿性が劣化するという問題点があっ
た。
た従来のP−BGAの構造では、封止樹脂7にて封止さ
れる有機材基板1面の大部分を、封止樹脂7と密着性を
低下させるシリコーン成分を含むレジスト材8で被覆し
ている。このため、封止材料によっては、封止時熱履歴
により、または、マザーボード実装時のリフローによる
熱履歴により、レジスト材8中のシリコーン成分がレジ
スト表面に現れ、封止樹脂7とレジスト材8との界面が
剥離し、その後の耐湿性が劣化するという問題点があっ
た。
【0007】本発明は、上記問題点を除去し、封止工程
及びリフロー時の熱履歴における封止樹脂との界面剥離
を抑制し、水分の浸入経路を無くし、その後の耐湿性の
劣化を低減することができる半導体装置を提供すること
を目的とする。
及びリフロー時の熱履歴における封止樹脂との界面剥離
を抑制し、水分の浸入経路を無くし、その後の耐湿性の
劣化を低減することができる半導体装置を提供すること
を目的とする。
【0008】
【課題を解決するための手段】〔1〕プラスチック・ボ
ール・グリッド・アレイ・パッケージにおいて、有機材
基板の封止面側に半導体チップを搭載するダイパッドと
一体化した銅板を、接着剤を介して貼り合わせるように
したものである。
ール・グリッド・アレイ・パッケージにおいて、有機材
基板の封止面側に半導体チップを搭載するダイパッドと
一体化した銅板を、接着剤を介して貼り合わせるように
したものである。
【0009】ここで、有機材基板の封止面側に貼り合わ
された銅板は、従来のレジスト材と比較して封止樹脂と
の密着性が優れている。
された銅板は、従来のレジスト材と比較して封止樹脂と
の密着性が優れている。
【0010】よって、封止工程及びリフロー時の熱履歴
における封止樹脂との界面剥離を抑制することができる
ので、水分の浸入経路が無くなり、その後の耐湿性の劣
化を低減することができる。
における封止樹脂との界面剥離を抑制することができる
ので、水分の浸入経路が無くなり、その後の耐湿性の劣
化を低減することができる。
【0011】それに加えて、貼り合わせる銅板が半導体
チップを搭載するダイパッド部と一体形成されているた
め、半導体チップより発生した熱が直接ダイパッドを経
由して銅板に伝導するので、放熱率が向上し、消費電力
の大きい半導体チップの搭載が可能となる。
チップを搭載するダイパッド部と一体形成されているた
め、半導体チップより発生した熱が直接ダイパッドを経
由して銅板に伝導するので、放熱率が向上し、消費電力
の大きい半導体チップの搭載が可能となる。
【0012】〔2〕プラスチック・ボール・グリッド・
アレイ・パッケージにおいて、有機材基板の封止面側に
銅板を接着剤を介して貼り合わせ、さらに前記有機材基
板の内層に設けられたグランド層と前記銅板とをスルー
ホールを介して接続するようにしたものである。
アレイ・パッケージにおいて、有機材基板の封止面側に
銅板を接着剤を介して貼り合わせ、さらに前記有機材基
板の内層に設けられたグランド層と前記銅板とをスルー
ホールを介して接続するようにしたものである。
【0013】ここで、有機材基板の封止面側に貼り合わ
された銅板は、従来のレジスト材と比較して封止樹脂と
の密着性が優れている。
された銅板は、従来のレジスト材と比較して封止樹脂と
の密着性が優れている。
【0014】よって、封止工程及びリフロー時の熱履歴
における封止樹脂との界面剥離を抑制することができる
ので、水分の浸入経路が無くなり、その後の耐湿性の劣
化を低減することができる。
における封止樹脂との界面剥離を抑制することができる
ので、水分の浸入経路が無くなり、その後の耐湿性の劣
化を低減することができる。
【0015】それに加えて、封止面に貼り合わされた銅
板がスルーホールを介して有機材基板の内層に設けられ
たグランド層と導通し、銅板とグランド層の間に介在す
る信号配線をグランド電位で挟み込む構造(ストリップ
ライン構造)となり、信号配線のインダクタンスが低減
される他、信号配線の特性インピーダンスの合わせ込み
が容易になり、かつ、グランドによるシールド効果によ
り、隣接する信号配線間のクロストークの低減も可能と
なる。
板がスルーホールを介して有機材基板の内層に設けられ
たグランド層と導通し、銅板とグランド層の間に介在す
る信号配線をグランド電位で挟み込む構造(ストリップ
ライン構造)となり、信号配線のインダクタンスが低減
される他、信号配線の特性インピーダンスの合わせ込み
が容易になり、かつ、グランドによるシールド効果によ
り、隣接する信号配線間のクロストークの低減も可能と
なる。
【0016】〔3〕プラスチック・ボール・グリッド・
アレイ・パッケージにおいて、有機材基板の封止面側に
銅板を接着剤を介して貼り合わせ、前記銅板の四辺を前
記有機材基板の側面を覆うように、下方及び前記有機材
基板の裏側へ機械的に折り曲げ、さらに前記銅板と前記
有機材基板の内層に設けられたグランド層とを、スルー
ホールを介して接続し、前記銅板と有機材基板の裏側に
折り曲げた部分にニッケル/金メッキを介して半田ボー
ルを配置するようにしたものである。
アレイ・パッケージにおいて、有機材基板の封止面側に
銅板を接着剤を介して貼り合わせ、前記銅板の四辺を前
記有機材基板の側面を覆うように、下方及び前記有機材
基板の裏側へ機械的に折り曲げ、さらに前記銅板と前記
有機材基板の内層に設けられたグランド層とを、スルー
ホールを介して接続し、前記銅板と有機材基板の裏側に
折り曲げた部分にニッケル/金メッキを介して半田ボー
ルを配置するようにしたものである。
【0017】ここで、有機材基板の封止面側に貼り合わ
された銅板は、従来のレジスト材と比較して封止樹脂と
の密着性が優れている。
された銅板は、従来のレジスト材と比較して封止樹脂と
の密着性が優れている。
【0018】よって、封止工程及びリフロー時の熱履歴
における封止樹脂との界面剥離を抑制することができる
ので、水分の浸入経路が無くなり、その後の耐湿性の劣
化を低減することができる。
における封止樹脂との界面剥離を抑制することができる
ので、水分の浸入経路が無くなり、その後の耐湿性の劣
化を低減することができる。
【0019】それに加えて、銅板で有機材基板の側面も
覆うようにしたので、有機材基板の側面からの水分の浸
入を防止することができ、さらなる耐湿性の向上が可能
となる。 更に、有機材基板の内層のグランド層とスル
ーホールを介して接続された銅板の有機材基板の裏面に
折り曲げた部分に半田ボールを配置することにより、従
来のボール搭載エリアのグランド端子数を減らすことが
可能となり、その分、I/O端子を増やすことが可能と
なり、1パッケージ当たりの端子を有効活用することが
できる。
覆うようにしたので、有機材基板の側面からの水分の浸
入を防止することができ、さらなる耐湿性の向上が可能
となる。 更に、有機材基板の内層のグランド層とスル
ーホールを介して接続された銅板の有機材基板の裏面に
折り曲げた部分に半田ボールを配置することにより、従
来のボール搭載エリアのグランド端子数を減らすことが
可能となり、その分、I/O端子を増やすことが可能と
なり、1パッケージ当たりの端子を有効活用することが
できる。
【0020】〔4〕プラスチック・ボール・グリッド・
アレイ・パッケージにおいて、有機材基板の封止面側に
銅板を接着剤を介して貼り合わせ、さらに前記有機材基
板の内層に設けられたグランド層と前記銅板とをスルー
ホールを介して接続し、前記銅板の内側開口部周辺にス
ポット的にニッケル/金メッキを施し、グランド用ボン
ディングエリアを設けるようにしたものである。
アレイ・パッケージにおいて、有機材基板の封止面側に
銅板を接着剤を介して貼り合わせ、さらに前記有機材基
板の内層に設けられたグランド層と前記銅板とをスルー
ホールを介して接続し、前記銅板の内側開口部周辺にス
ポット的にニッケル/金メッキを施し、グランド用ボン
ディングエリアを設けるようにしたものである。
【0021】このように、有機材基板に貼り合わせた銅
板にグランド用ボンディングエリアを設けているので、
信号用のボンディング端子を従来より内側に配置するこ
とができ、信号用ボンディング線が短くなる。
板にグランド用ボンディングエリアを設けているので、
信号用のボンディング端子を従来より内側に配置するこ
とができ、信号用ボンディング線が短くなる。
【0022】したがって、信号用経路のインダクタンス
が低減され、信号線上のノイズの低減が可能となる。
が低減され、信号線上のノイズの低減が可能となる。
【0023】
【発明の実施の形態】以下、本発明の実施の形態につい
て図を参照しながら詳細に説明する。
て図を参照しながら詳細に説明する。
【0024】本発明の第1実施例について説明する。
【0025】図1は本発明の第1実施例を示すP−BG
Aの断面図(図2のA−A線断面図)、図2は本発明の
第1実施例を示すP−BGAの基板封止面側平面図であ
る。
Aの断面図(図2のA−A線断面図)、図2は本発明の
第1実施例を示すP−BGAの基板封止面側平面図であ
る。
【0026】この第1実施例は、有機材基板1の表面に
銅箔配線2を施した後、有機材基板1の封止面側に接着
剤3を介して、開口部をボンディング線5のボンディン
グエリアのみとし、半導体チップ4を搭載するダイパッ
ド6Aを銅板6にて一体形成するようにしたものであ
る。なお、12は有機材基板1の封止面側とは反対側に
設けられる半田ボールである。
銅箔配線2を施した後、有機材基板1の封止面側に接着
剤3を介して、開口部をボンディング線5のボンディン
グエリアのみとし、半導体チップ4を搭載するダイパッ
ド6Aを銅板6にて一体形成するようにしたものであ
る。なお、12は有機材基板1の封止面側とは反対側に
設けられる半田ボールである。
【0027】P−BGAの有機材基板1の封止面側に、
半導体チップ4を搭載するダイパッド6Aを一体形成し
た銅板6を貼り合わせることにより、封止樹脂7との密
着性を向上させ、封止後、またはリフロー後の封止樹脂
7の剥離、及びその後の耐湿性の劣化を低減することが
可能となる。
半導体チップ4を搭載するダイパッド6Aを一体形成し
た銅板6を貼り合わせることにより、封止樹脂7との密
着性を向上させ、封止後、またはリフロー後の封止樹脂
7の剥離、及びその後の耐湿性の劣化を低減することが
可能となる。
【0028】また、半導体チップ4を搭載するダイパッ
ド6A部と一体化している銅板6が放熱板の働きをする
ので、熱抵抗も低減することができる。
ド6A部と一体化している銅板6が放熱板の働きをする
ので、熱抵抗も低減することができる。
【0029】以上のように、第1実施例によれば、有機
材基板1の封止面側に貼り合わされた銅板6は、従来の
レジスト材8と比較して封止樹脂7との密着性が優れて
いるため、封止工程、及びリフロー時の熱履歴における
封止樹脂7との界面剥離を抑制することができる。した
がって、水分の浸入経路が無くなり、その後の耐湿性の
劣化を低減することができる。
材基板1の封止面側に貼り合わされた銅板6は、従来の
レジスト材8と比較して封止樹脂7との密着性が優れて
いるため、封止工程、及びリフロー時の熱履歴における
封止樹脂7との界面剥離を抑制することができる。した
がって、水分の浸入経路が無くなり、その後の耐湿性の
劣化を低減することができる。
【0030】また、本実施例では、貼り合わせる銅板6
が半導体チップ4を搭載するダイパッド6A部と一体形
成されているため、半導体チップ4より発生した熱が、
直接ダイパッド6Aを経由して銅板6に伝導するので、
放熱率が向上し、消費電力の大きい半導体チップ4の搭
載が可能となる。なお、6Bはボンディング端子であ
る。
が半導体チップ4を搭載するダイパッド6A部と一体形
成されているため、半導体チップ4より発生した熱が、
直接ダイパッド6Aを経由して銅板6に伝導するので、
放熱率が向上し、消費電力の大きい半導体チップ4の搭
載が可能となる。なお、6Bはボンディング端子であ
る。
【0031】次に、本発明の第2実施例について説明す
る。
る。
【0032】図3は本発明の第2実施例を示すP−BG
Aの断面図(図4のB−B線断面図)、図4は本発明の
第2実施例を示すP−BGAの基板封止面側平面図であ
る。
Aの断面図(図4のB−B線断面図)、図4は本発明の
第2実施例を示すP−BGAの基板封止面側平面図であ
る。
【0033】これらの図に示すように、有機材基板1の
表面に銅箔による信号配線10を施した後、有機材基板
1の封止面側に接着剤3を介して、厚さ0.1〜0.4
mmの銅板6を貼り合わせる。
表面に銅箔による信号配線10を施した後、有機材基板
1の封止面側に接着剤3を介して、厚さ0.1〜0.4
mmの銅板6を貼り合わせる。
【0034】更に、銅板6と有機材基板1の内層に設け
られたグランド層9をスルーホール11を介して接続す
る。
られたグランド層9をスルーホール11を介して接続す
る。
【0035】P−BGAの有機材基板1の封止面側に、
従来のレジスト材8と比較して封止樹脂7との密着性の
良い銅板6を貼り合わせることにより、封止後、また
は、リフロー後の封止樹脂7の剥離、及びその後の耐湿
性の劣化を低減することが可能となる。
従来のレジスト材8と比較して封止樹脂7との密着性の
良い銅板6を貼り合わせることにより、封止後、また
は、リフロー後の封止樹脂7の剥離、及びその後の耐湿
性の劣化を低減することが可能となる。
【0036】また、封止面に貼り合わされた銅板6が、
スルーホール11を介して有機材基板1の内層に設けら
れたグランド層9と導通しているので、銅板6とグラン
ド層9の間に介在する信号配線10をグランド電位で挟
み込む構造となり、電気特性の向上が可能となる。な
お、図4において、13はグランドボンディング端子で
ある。
スルーホール11を介して有機材基板1の内層に設けら
れたグランド層9と導通しているので、銅板6とグラン
ド層9の間に介在する信号配線10をグランド電位で挟
み込む構造となり、電気特性の向上が可能となる。な
お、図4において、13はグランドボンディング端子で
ある。
【0037】以上のように、第2実施例によれば、有機
材基板1の封止面側に貼り合わされた銅板6は、従来の
レジスト材8と比較して封止樹脂7との密着性が優れて
いるため、封止工程及びリフロー時の熱履歴における封
止樹脂7との界面剥離を抑制することができる。したが
って、水分の浸入経路が無くなり、その後の耐湿性の劣
化を低減することができる。
材基板1の封止面側に貼り合わされた銅板6は、従来の
レジスト材8と比較して封止樹脂7との密着性が優れて
いるため、封止工程及びリフロー時の熱履歴における封
止樹脂7との界面剥離を抑制することができる。したが
って、水分の浸入経路が無くなり、その後の耐湿性の劣
化を低減することができる。
【0038】また、封止面に貼り合わされた銅板6が、
スルーホール11を介して有機材基板1の内層に設けら
れたグランド層9と導通し、銅板6とグランド層9の間
に介在する信号配線10をグランド電位で挟み込む構造
(ストリップライン構造)となり、信号配線10のイン
ダクタンスが低減される他、信号配線10の特性インピ
ーダンスの合わせ込みが容易になり、かつ、グランドに
よるシールド効果により、隣接する信号配線間のクロス
トークの低減も可能となる。
スルーホール11を介して有機材基板1の内層に設けら
れたグランド層9と導通し、銅板6とグランド層9の間
に介在する信号配線10をグランド電位で挟み込む構造
(ストリップライン構造)となり、信号配線10のイン
ダクタンスが低減される他、信号配線10の特性インピ
ーダンスの合わせ込みが容易になり、かつ、グランドに
よるシールド効果により、隣接する信号配線間のクロス
トークの低減も可能となる。
【0039】次に、本発明の第3実施例について説明す
る。
る。
【0040】図5は本発明の第3実施例を示すP−BG
Aの断面図である。
Aの断面図である。
【0041】この実施例では、有機材基板1の表面に銅
箔配線2を施した後、有機材基板1の封止面側に接着剤
3を介して、厚さ0.1〜0.4mmの銅板6を貼り合
わせる。その後、銅板6の四辺を有機材基板1の側面を
覆うように、下方及び有機材基板1の裏側へ機械的に折
り曲げる。
箔配線2を施した後、有機材基板1の封止面側に接着剤
3を介して、厚さ0.1〜0.4mmの銅板6を貼り合
わせる。その後、銅板6の四辺を有機材基板1の側面を
覆うように、下方及び有機材基板1の裏側へ機械的に折
り曲げる。
【0042】更に、銅板6と有機材基板1の内層に設け
られたグランド層9をスルーホール11を介して接続
し、銅板6の有機材基板1の裏側に折り曲げた部分にニ
ッケル/金メッキを介して、半田ボール12Aを配置す
る。
られたグランド層9をスルーホール11を介して接続
し、銅板6の有機材基板1の裏側に折り曲げた部分にニ
ッケル/金メッキを介して、半田ボール12Aを配置す
る。
【0043】以上のように、第3実施例によれば、P−
BGAの有機材基板1の封止面側に、従来のレジスト材
8と比較して封止樹脂7との密着性の良い銅板6を貼り
合わせることにより、封止後、またはリフロー後の封止
樹脂7の剥離、及びその後の耐湿性の劣化を低減するこ
とが可能となる。
BGAの有機材基板1の封止面側に、従来のレジスト材
8と比較して封止樹脂7との密着性の良い銅板6を貼り
合わせることにより、封止後、またはリフロー後の封止
樹脂7の剥離、及びその後の耐湿性の劣化を低減するこ
とが可能となる。
【0044】また、この実施例によれば、銅板6で有機
材基板1の側面を覆うようにしたので、有機材基板1の
側面からの水分の浸入を防止することができ、さらなる
耐湿性の向上が可能となる。
材基板1の側面を覆うようにしたので、有機材基板1の
側面からの水分の浸入を防止することができ、さらなる
耐湿性の向上が可能となる。
【0045】更に、有機材基板1の内層のグランド層9
とスルーホール11を介して接続された銅板6の有機材
基板1の裏側に折り曲げた部分に半田ボール12Aを配
置することにより、従来のボール搭載エリアのグランド
端子数を減らすことができ、その分、I/O端子を増や
すことが可能となり、1パッケージ当たりの端子を有効
活用することができる。
とスルーホール11を介して接続された銅板6の有機材
基板1の裏側に折り曲げた部分に半田ボール12Aを配
置することにより、従来のボール搭載エリアのグランド
端子数を減らすことができ、その分、I/O端子を増や
すことが可能となり、1パッケージ当たりの端子を有効
活用することができる。
【0046】次に、本発明の第4実施例について説明す
る。
る。
【0047】図6は本発明の第4実施例を示すP−BG
Aの断面図、図7はそのP−BGAの効果の説明図であ
る。
Aの断面図、図7はそのP−BGAの効果の説明図であ
る。
【0048】この実施例では、第2及び第3実施例にお
いて、有機材基板1に貼り合わせた銅板6の開口部の周
辺(再内側から0.5〜1.0mmのエリア)に、スポ
ット的に、ニッケル/金メッキ16を施し、この部分を
グランド用ボンディングエリアとし、半導体チップ4の
グランド端子とボンディング線5を介して接続する。
いて、有機材基板1に貼り合わせた銅板6の開口部の周
辺(再内側から0.5〜1.0mmのエリア)に、スポ
ット的に、ニッケル/金メッキ16を施し、この部分を
グランド用ボンディングエリアとし、半導体チップ4の
グランド端子とボンディング線5を介して接続する。
【0049】一般的に高速動作のデバイスを搭載する場
合では、図7(a)に示すように、信号用ボンディング
端子15の内側に電源ボンディング端子14とグランド
ボンディング端子13(通常はダイパッドを囲むリング
形状)を配置するため、信号用ボンディング線5sは長
くなる。
合では、図7(a)に示すように、信号用ボンディング
端子15の内側に電源ボンディング端子14とグランド
ボンディング端子13(通常はダイパッドを囲むリング
形状)を配置するため、信号用ボンディング線5sは長
くなる。
【0050】しかし、この第4実施例では、図7(b)
に示すように、有機材基板1に貼り合わせた銅板6にニ
ッケル/金メッキ16を施し、この部分にグランド用ボ
ンディングエリアを設けているので、電源ボンディング
端子14と信号用のボンディング端子15を、従来より
内側に配置することができ、信号用ボンディング線5s
が短くなる。
に示すように、有機材基板1に貼り合わせた銅板6にニ
ッケル/金メッキ16を施し、この部分にグランド用ボ
ンディングエリアを設けているので、電源ボンディング
端子14と信号用のボンディング端子15を、従来より
内側に配置することができ、信号用ボンディング線5s
が短くなる。
【0051】以上のように、第4実施例によれば、第2
及び第3実施例の効果の他に、従来構造に比べて、信号
用ボンディング端子15を内側に配置することができ、
信号用ボンディング線5sが短くなるので、信号用経路
のインダクタンスが低減され、信号線上のノイズの低減
が可能となる。
及び第3実施例の効果の他に、従来構造に比べて、信号
用ボンディング端子15を内側に配置することができ、
信号用ボンディング線5sが短くなるので、信号用経路
のインダクタンスが低減され、信号線上のノイズの低減
が可能となる。
【0052】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
【0053】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。
よれば、以下のような効果を奏することができる。
【0054】(1)請求項1記載の発明によれば、有機
材基板の封止面側に貼り合わされた銅板は、従来のレジ
スト材と比較して封止樹脂との密着性が優れている。
材基板の封止面側に貼り合わされた銅板は、従来のレジ
スト材と比較して封止樹脂との密着性が優れている。
【0055】したがって、封止工程及びリフロー時の熱
履歴における封止樹脂との界面剥離を抑制することがで
きるので、水分の浸入経路が無くなり、その後の耐湿性
の劣化を低減することができる。
履歴における封止樹脂との界面剥離を抑制することがで
きるので、水分の浸入経路が無くなり、その後の耐湿性
の劣化を低減することができる。
【0056】それに加えて、貼り合わせる銅板が半導体
チップを搭載するダイパッド部と一体形成されているた
め、半導体チップより発生した熱が直接ダイパッドを経
由して銅板に伝導するので、放熱率が向上し、消費電力
の大きい半導体チップの搭載が可能となる。
チップを搭載するダイパッド部と一体形成されているた
め、半導体チップより発生した熱が直接ダイパッドを経
由して銅板に伝導するので、放熱率が向上し、消費電力
の大きい半導体チップの搭載が可能となる。
【0057】(2)請求項2記載の発明によれば、有機
材基板の封止面側に貼り合わされた銅板は、従来のレジ
スト材と比較して封止樹脂との密着性が優れている。
材基板の封止面側に貼り合わされた銅板は、従来のレジ
スト材と比較して封止樹脂との密着性が優れている。
【0058】したがって、封止工程及びリフロー時の熱
履歴における封止樹脂との界面剥離を抑制することがで
きるので、水分の浸入経路が無くなり、その後の耐湿性
の劣化を低減することができる。
履歴における封止樹脂との界面剥離を抑制することがで
きるので、水分の浸入経路が無くなり、その後の耐湿性
の劣化を低減することができる。
【0059】それに加えて、封止面に貼り合わされた銅
板が、スルーホールを介して有機材基板の内層に設けら
れたグランド層と導通し、銅板とグランド層の間に介在
する信号配線をグランド電位で挟み込む構造(ストリッ
プライン構造)となり、信号配線のインダクタンスが低
減される他、信号配線の特性インピーダンスの合わせ込
みが容易になり、かつ、グランドによるシールド効果に
より、隣接する信号配線間のクロストークの低減も可能
となる。
板が、スルーホールを介して有機材基板の内層に設けら
れたグランド層と導通し、銅板とグランド層の間に介在
する信号配線をグランド電位で挟み込む構造(ストリッ
プライン構造)となり、信号配線のインダクタンスが低
減される他、信号配線の特性インピーダンスの合わせ込
みが容易になり、かつ、グランドによるシールド効果に
より、隣接する信号配線間のクロストークの低減も可能
となる。
【0060】(3)請求項3記載の発明によれば、有機
材基板の封止面側に貼り合わされた銅板は、従来のレジ
スト材と比較して封止樹脂との密着性が優れている。
材基板の封止面側に貼り合わされた銅板は、従来のレジ
スト材と比較して封止樹脂との密着性が優れている。
【0061】したがって、封止工程及びリフロー時の熱
履歴における封止樹脂との界面剥離を抑制することがで
きるので、水分の浸入経路が無くなり、その後の耐湿性
の劣化を低減することができる。
履歴における封止樹脂との界面剥離を抑制することがで
きるので、水分の浸入経路が無くなり、その後の耐湿性
の劣化を低減することができる。
【0062】それに加えて、銅板で有機材基板の側面も
覆うようにしているので、有機材基板の側面からの水分
の浸入を防止することができ、さらなる耐湿性の向上が
可能となる。
覆うようにしているので、有機材基板の側面からの水分
の浸入を防止することができ、さらなる耐湿性の向上が
可能となる。
【0063】更に、有機材基板の内層のグランド層とス
ルーホールを介して接続された銅板の有機材基板の裏面
に折り曲げた部分に半田ボールを配置することにより、
従来のボール搭載エリアのグランド端子数を減らすこと
ができ、その分、I/O端子を増やすことが可能とな
り、1パッケージ当たりの端子を有効活用することがで
きる。
ルーホールを介して接続された銅板の有機材基板の裏面
に折り曲げた部分に半田ボールを配置することにより、
従来のボール搭載エリアのグランド端子数を減らすこと
ができ、その分、I/O端子を増やすことが可能とな
り、1パッケージ当たりの端子を有効活用することがで
きる。
【0064】(4)請求項4記載の発明によれば、有機
材基板に貼り合わせた銅板にグランド用ボンディングエ
リアを設けるようにしているので、信号用のボンディン
グ端子を従来より内側に配置することができ、信号用ボ
ンディング線が短くなる。
材基板に貼り合わせた銅板にグランド用ボンディングエ
リアを設けるようにしているので、信号用のボンディン
グ端子を従来より内側に配置することができ、信号用ボ
ンディング線が短くなる。
【0065】したがって、信号用経路のインダクタンス
が低減され、信号線上のノイズの低減が可能となる。
が低減され、信号線上のノイズの低減が可能となる。
【図1】本発明の第1実施例を示すP−BGAの断面図
である。
である。
【図2】本発明の第1実施例を示すP−BGAの基板封
止面側平面図である。
止面側平面図である。
【図3】本発明の第2実施例を示すP−BGAの断面図
である。
である。
【図4】本発明の第2実施例を示すP−BGAの基板封
止面側平面図である。
止面側平面図である。
【図5】本発明の第3実施例を示すP−BGAの断面図
である。
である。
【図6】本発明の第4実施例を示すP−BGAの断面図
である。
である。
【図7】本発明の第4実施例を示すP−BGAの効果の
説明図である。
説明図である。
【図8】従来のP−BGAの断面図である。
【図9】図8のA部拡大図である。
1 有機材基板
2 銅箔配線
3 接着剤
4 半導体チップ
5 ボンディング線
5s 信号用ボンディング線
6 銅板
6A ダイパッド
6B ボンディング端子
7 封止樹脂
8 レジスト材
9 グランド層
10 信号配線
11 スルーホール
12,12A 半田ボール
13 グランドボンディング端子
14 電源ボンディング端子
15 信号用ボンディング端子
16 ニッケル/金メッキ
Claims (4)
- 【請求項1】 有機材基板の封止面側に半導体チップを
搭載するダイパッドと一体化した銅板を接着剤を介して
貼り合わせたことを特徴とする半導体装置。 - 【請求項2】 有機材基板の封止面側に銅板を接着剤を
介して貼り合わせ、さらに前記有機材基板の内層に設け
られたグランド層と前記銅板とをスルーホールを介して
接続したことを特徴とする半導体装置。 - 【請求項3】 有機材基板の封止面側に銅板を接着剤を
介して貼り合わせ、前記銅板の四辺を前記有機材基板の
側面を覆うように、下方及び前記有機材基板の裏側へ機
械的に折り曲げ、さらに前記銅板と前記有機材基板の内
層に設けられたグランド層とをスルーホールを介して接
続し、前記銅板と有機材基板の裏側に折り曲げた部分に
ニッケル/金メッキを介して半田ボールを配置すること
を特徴とする半導体装置。 - 【請求項4】 有機材基板の封止面側に銅板を接着剤を
介して貼り合わせ、さらに前記有機材基板の内層に設け
られたグランド層と前記銅板とをスルーホールを介して
接続し、前記銅板の内側開口部周辺にスポット的にニッ
ケル/金メッキを施し、グランド用ボンディングエリア
を設けたことを特徴とする半導体装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02742597A JP3483720B2 (ja) | 1997-02-12 | 1997-02-12 | 半導体装置 |
CN97117703A CN1124649C (zh) | 1997-02-12 | 1997-08-21 | 半导体器件 |
KR1019970043182A KR100369879B1 (ko) | 1997-02-12 | 1997-08-29 | 반도체장치 |
US08/962,115 US6060774A (en) | 1997-02-12 | 1997-10-31 | Semiconductor device |
EP97310366A EP0863549B1 (en) | 1997-02-12 | 1997-12-19 | Semiconductor device comprising a wiring substrate |
DE69733193T DE69733193T2 (de) | 1997-02-12 | 1997-12-19 | Halbleiteranordnung mit einem Leitersubstrat |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02742597A JP3483720B2 (ja) | 1997-02-12 | 1997-02-12 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10223672A JPH10223672A (ja) | 1998-08-21 |
JP3483720B2 true JP3483720B2 (ja) | 2004-01-06 |
Family
ID=12220764
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02742597A Expired - Fee Related JP3483720B2 (ja) | 1997-02-12 | 1997-02-12 | 半導体装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6060774A (ja) |
EP (1) | EP0863549B1 (ja) |
JP (1) | JP3483720B2 (ja) |
KR (1) | KR100369879B1 (ja) |
CN (1) | CN1124649C (ja) |
DE (1) | DE69733193T2 (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6175152B1 (en) * | 1998-06-25 | 2001-01-16 | Citizen Watch Co., Ltd. | Semiconductor device |
SG75154A1 (en) | 1999-02-23 | 2000-09-19 | Inst Of Microelectronics | Plastic ball grid array package |
US6268650B1 (en) * | 1999-05-25 | 2001-07-31 | Micron Technology, Inc. | Semiconductor device, ball grid array connection system, and method of making |
US6773965B2 (en) | 1999-05-25 | 2004-08-10 | Micron Technology, Inc. | Semiconductor device, ball grid array connection system, and method of making |
US6686652B1 (en) | 2000-03-20 | 2004-02-03 | National Semiconductor | Locking lead tips and die attach pad for a leadless package apparatus and method |
US6399415B1 (en) | 2000-03-20 | 2002-06-04 | National Semiconductor Corporation | Electrical isolation in panels of leadless IC packages |
US6452255B1 (en) * | 2000-03-20 | 2002-09-17 | National Semiconductor, Corp. | Low inductance leadless package |
US6372539B1 (en) | 2000-03-20 | 2002-04-16 | National Semiconductor Corporation | Leadless packaging process using a conductive substrate |
US6534852B1 (en) * | 2000-04-11 | 2003-03-18 | Advanced Semiconductor Engineering, Inc. | Ball grid array semiconductor package with improved strength and electric performance and method for making the same |
US6750536B2 (en) * | 2001-12-14 | 2004-06-15 | Intel Corporation | Current supply and support system for a thin package |
JP2003229517A (ja) | 2002-01-31 | 2003-08-15 | Fujitsu Hitachi Plasma Display Ltd | 半導体チップ実装基板及びフラットディスプレイ |
SG114561A1 (en) * | 2002-08-02 | 2005-09-28 | Micron Technology Inc | Integrated circuit and method of fabricating an integrated circuit that includes a frame carrier interposer |
KR100499003B1 (ko) * | 2002-12-12 | 2005-07-01 | 삼성전기주식회사 | 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법 |
JP4027820B2 (ja) * | 2003-03-06 | 2007-12-26 | シャープ株式会社 | 半導体装置及びその製造方法 |
JP4096831B2 (ja) * | 2003-07-09 | 2008-06-04 | 日産自動車株式会社 | 半導体装置の実装構造 |
US7145249B2 (en) * | 2004-03-29 | 2006-12-05 | Intel Corporation | Semiconducting device with folded interposer |
US7378725B2 (en) * | 2004-03-31 | 2008-05-27 | Intel Corporation | Semiconducting device with stacked dice |
US20050285254A1 (en) * | 2004-06-23 | 2005-12-29 | Buot Joan R V | Semiconducting device having stacked dice |
JP4503039B2 (ja) * | 2006-04-27 | 2010-07-14 | 三洋電機株式会社 | 回路装置 |
US20080073778A1 (en) * | 2006-09-27 | 2008-03-27 | Texas Instruments Incorporated | Two-way heat extraction from packaged semiconductor chips |
TWI315095B (en) * | 2006-10-12 | 2009-09-21 | Advanced Semiconductor Eng | Semiconductor packaging structure having electromagnetic shielding function and method for manufacturing the same |
JP4450031B2 (ja) | 2007-08-22 | 2010-04-14 | 株式会社デンソー | 半導体部品 |
MY165522A (en) * | 2011-01-06 | 2018-04-02 | Carsem M Sdn Bhd | Leadframe packagewith die mounted on pedetal that isolates leads |
US10748830B2 (en) * | 2016-09-20 | 2020-08-18 | Mitsubishi Electric Corporation | Semiconductor device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4839713A (en) * | 1987-02-20 | 1989-06-13 | Mitsubishi Denki Kabushiki Kaisha | Package structure for semiconductor device |
JP3414017B2 (ja) * | 1994-12-09 | 2003-06-09 | ソニー株式会社 | 半導体装置 |
JPH08250827A (ja) * | 1995-03-08 | 1996-09-27 | Shinko Electric Ind Co Ltd | 半導体装置用パッケージ及びその製造方法並びに半導体装置 |
US5859475A (en) * | 1996-04-24 | 1999-01-12 | Amkor Technology, Inc. | Carrier strip and molded flex circuit ball grid array |
US5689091A (en) * | 1996-09-19 | 1997-11-18 | Vlsi Technology, Inc. | Multi-layer substrate structure |
-
1997
- 1997-02-12 JP JP02742597A patent/JP3483720B2/ja not_active Expired - Fee Related
- 1997-08-21 CN CN97117703A patent/CN1124649C/zh not_active Expired - Fee Related
- 1997-08-29 KR KR1019970043182A patent/KR100369879B1/ko not_active IP Right Cessation
- 1997-10-31 US US08/962,115 patent/US6060774A/en not_active Expired - Lifetime
- 1997-12-19 EP EP97310366A patent/EP0863549B1/en not_active Expired - Lifetime
- 1997-12-19 DE DE69733193T patent/DE69733193T2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP0863549A3 (en) | 1999-02-24 |
DE69733193T2 (de) | 2006-03-02 |
KR100369879B1 (ko) | 2003-06-18 |
KR19980069914A (ko) | 1998-10-26 |
JPH10223672A (ja) | 1998-08-21 |
CN1211073A (zh) | 1999-03-17 |
CN1124649C (zh) | 2003-10-15 |
EP0863549B1 (en) | 2005-05-04 |
DE69733193D1 (de) | 2005-06-09 |
EP0863549A2 (en) | 1998-09-09 |
US6060774A (en) | 2000-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3483720B2 (ja) | 半導体装置 | |
KR100339044B1 (ko) | 볼그리드어레이 반도체패키지 및 그 제조방법 | |
US5739581A (en) | High density integrated circuit package assembly with a heatsink between stacked dies | |
KR100201924B1 (ko) | 반도체 장치 | |
US6861750B2 (en) | Ball grid array package with multiple interposers | |
US7190071B2 (en) | Semiconductor package and method for fabricating the same | |
US6876553B2 (en) | Enhanced die-up ball grid array package with two substrates | |
JP3034180B2 (ja) | 半導体装置及びその製造方法及び基板 | |
US20010045644A1 (en) | Semiconductor package having heat sink at the outer surface | |
US20110140253A1 (en) | Dap ground bond enhancement | |
US7501313B2 (en) | Method of making semiconductor BGA package having a segmented voltage plane | |
JPH08288686A (ja) | 半導体装置 | |
JPH08298302A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
US6819565B2 (en) | Cavity-down ball grid array semiconductor package with heat spreader | |
US20050087864A1 (en) | Cavity-down semiconductor package with heat spreader | |
JP3314574B2 (ja) | 半導体装置の製造方法 | |
JP3141020B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
KR100218634B1 (ko) | 캐리어 프레임을 갖는 볼 그리드 어레이 반도체 패키지 | |
JPH09246416A (ja) | 半導体装置 | |
JP2004072113A (ja) | 熱的に強化された集積回路パッケージ | |
JP2000133745A (ja) | 半導体装置 | |
KR100533762B1 (ko) | 반도체패키지 | |
JPH0653346A (ja) | 半導体装置 | |
JPH09246290A (ja) | 半導体装置 | |
KR970072341A (ko) | 본딩패드의 범프와 내장된 리드 프레임이 접착된 패키지 및 그의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031007 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |