DE69733193T2 - Halbleiteranordnung mit einem Leitersubstrat - Google Patents

Halbleiteranordnung mit einem Leitersubstrat Download PDF

Info

Publication number
DE69733193T2
DE69733193T2 DE69733193T DE69733193T DE69733193T2 DE 69733193 T2 DE69733193 T2 DE 69733193T2 DE 69733193 T DE69733193 T DE 69733193T DE 69733193 T DE69733193 T DE 69733193T DE 69733193 T2 DE69733193 T2 DE 69733193T2
Authority
DE
Germany
Prior art keywords
copper sheet
organic substrate
semiconductor chip
component according
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69733193T
Other languages
English (en)
Other versions
DE69733193D1 (de
Inventor
Makoto 7-12 Terui
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Publication of DE69733193D1 publication Critical patent/DE69733193D1/de
Application granted granted Critical
Publication of DE69733193T2 publication Critical patent/DE69733193T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Description

  • Die vorliegende Erfindung betrifft ein Halbleiterbauelement und insbesondere einen Aufbau einer Kunststoff-Kugelrasteranordnungs-Packung (nachfolgend als P-BGA bezeichnet).
  • Der Aufbau einer gebräuchlichen P-BGA wird nachfolgend unter Bezugnahme auf die maßgebenden Zeichnungen erläutert.
  • Die WO-A-9740532 (Artikel 54 (3) EPÜ) zeigt ein gepacktes elektronisches Bauelement auf Substratbasis, das mit der Fertigung von Kugelrasteranordnungen verträglich ist.
  • 11 ist eine Querschnittsansicht der P-BGA, und 12 ist eine vergrößerte Ansicht, die den Bereich A von 11 zeigt.
  • Gezeigt sind ein organisches Substrat 1, eine Kupferfolie-Verdrahtungsstruktur 2, ein Halbleiterchip 4, Kontaktierungsdrähte 5, ein Dichtungsharz 7, ein Resist 8, eine Erdungsschicht 9 und Lötpaste-Kugeln 12.
  • Allgemeine Schritte zur Herstellung des P-BGA-Aufbaus sind, das organische Substrat 1, das zum Beispiel aus Bismaleintriazinharz besteht und mit der Kupferfolie-Verdrahtungsstruktur 2 ausgestattet ist, die eine Dicke von 10 bis 40 Mikrometer hat, mit dem Harz 8 zu beschichten, um die meisten Bereiche der Verdrahtungsstruktur 2, in denen keine Kontaktierungsdrähte 5 angeschlossen sind, zu schützen, den Halbleiterchip 4 mittels leitfähiger Paste auf das Substrat 1 zu setzen, die Elektroden des Halbleiterchips 4 mittels der Kontaktierungsdrähte 5 mit der Verdrahtungsstruktur 2 auf dem organischen Substrat 1 zu verbinden, eine Seite des Substrats 1, an der der Halbleiterchip 4 angebracht ist, mit dem Dichtungsharz 7 abzudichten und eine Rasteranordnung von Kugeln 12 auf die andere Seite des Substrats 1 aufzubringen.
  • Die konventionelle P-BGA erlaubt es jedoch dem Resist 8, das eine Siliziumkomponente enthält, die für das Haftvermögen am Dichtungsharz 7 ungünstig ist, die meisten Bereiche des organischen Substrats 1 zu bedecken, das mit dem Dichtungsharz 7 abzudichten ist. Das Dichtungsharz 7 von einem bestimmten Typ kann bewirken, dass das Resist 8 seine Siliziumkomponente freigibt, ausgelöst durch eine thermische Vorgeschichte im Abdicht- oder Rückflussprozess während des Anbringens an einer Hauptplatine, und sich nachfolgend an einer Grenzfläche vom Dichtungsharz 7 ablöst, was die Feuchtigkeitsfestigkeit herabsetzt.
  • Die vorliegende Erfindung sucht dieses Problem zu verbessern.
  • In Übereinstimmung mit der vorliegenden Erfindung wird ein Halbleiterbauelement bereitgestellt, das Folgendes aufweist: ein organisches Substrat; eine Verdrahtungsstruktur auf einer Seite des organischen Substrats, welche Verdrahtungsstruktur einen Bereich zur Kontaktierung durch Kontaktierungsdrähte aufweist; ein Kupferblech auf der einen Seite des organischen Substrats, welches Kupferblech eine Öffnung aufweist, die ausgebildet ist, die Verbindung der Kontaktierungsdrähte mit dem Kontaktierungsbereich zu erlauben; einen Halbleiterchip, der auf der einen Seite des organischen Substrats angebracht oder auf dem Kupferblech gehalten wird und Kontaktierungsdrähte zur Verbindung des Halbleiterchips mit der Verdrahtungsstruktur aufweist; und ein Dichtungsharz, welches den Halbleiterchip und die Öffnung abdeckt und welches Dichtungsharz das Kupferblech wenigstens um die Kanten der Öffnung überlappt.
  • Dies kann den Vorteil haben, verhindern zu helfen, dass sich das Dichtungsharz während eines Abdicht- oder Rückflussprozesses von der darunter liegenden Schicht ablöst. Dies hilft Wassereintritt auszuschließen und Verschlechterung der Feuchtigkeitsfestigkeit zu minimieren.
  • Das Halbleiterbauelement kann außerdem eine Klebeschicht zur Kontaktierung des Kupferblechs auf dem Substrat aufweisen. Die Verdrahtungsstruktur kann durch eine Klebeschicht von dem Kupferblech isoliert sein.
  • Das Halbleiterbauelement kann außerdem eine Unterlage aufweisen, und der Halbleiterchip kann auf der Unterlage angebracht sein. Der Halbleiter kann außerdem eine weitere Klebeschicht zum Verkleben des Halbleiterchips mit der Unterlage aufweisen.
  • Die Unterlage kann in einem Stück mit dem Kupferblech ausgebildet sein.
  • Dies kann den Vorteil haben, Wärme vom Halbleiterchip abzuleiten, wodurch Halb leiterchips mit höherem Stromverbrauch verwendet werden können.
  • Das Kupferblech kann elektrisch mit einer Erdungsschicht verbunden sein, die innerhalb des organischen Substrats durch Löcher darin ausgebildet ist.
  • Dies kann den Vorteil haben, einen Streifenleiteraufbau bereitzustellen, der die Induktivität von Signalleitungen zu vermindern und Nebensprechen zu minimieren hilft.
  • Das Kupferblech kann mit einem Verbindungsanschluss zur Erdung versehen sein, wobei die Verbindungsanschlüsse punktförmig sind und um die Öffnung angeordnet sind.
  • Das Kupferblech kann äußere Erweiterungen aufweisen, die mechanisch nach unten und in Richtung der gegenüberliegenden Seite des organischen Substrats gebogen sind, um so eine Seitenkante des organischen Substrats abzudecken.
  • Das Kupferblech kann elektrisch durch Durchgangslöcher mit einer Erdungsschicht verbunden sein, die innerhalb des organischen Substrats ausgebildet ist.
  • Die umgebogenen äußeren Erweiterungen des Kupferblechs können mit Verbindungsanschlüssen versehen sein.
  • Es folgt eine Beschreibung von Ausführungsformen der vorliegenden Erfindung anhand von Beispielen unter Bezugnahme auf die beigefügten Zeichnungen, in denen:
  • 1 eine Querschnittsansicht einer P-BGA in Übereinstimmung mit einer ersten Ausführungsform der vorliegenden Erfindung ist;
  • 2 eine vergrößerte Ansicht ist, die den Bereich B von 1 zeigt;
  • 3 eine Draufsicht auf die P-BGA der ersten Ausführungsform ist, gesehen von der Substratabdichtseite;
  • 4 eine Querschnittsansicht einer P-BGA in Übereinstimmung mit einer zweiten Ausführungsform der vorliegenden Erfindung ist;
  • 5 eine Draufsicht auf die P-BGA der zweiten Ausführungsform ist, gesehen von der Substratabdichtseite;
  • 6 eine Querschnittsansicht einer P-BGA in Übereinstimmung mit einer dritten Ausführungsform der vorliegenden Erfindung ist;
  • 7 eine Draufsicht auf die P-BGA der dritten Ausführungsform ist, gesehen von der Substratabdichtseite;
  • 8 eine Querschnittsansicht einer P-BGA in Übereinstimmung mit einer vierten Ausführungsform der vorliegenden Erfindung ist;
  • 9 eine Querschnittsansicht einer P-BGA in Übereinstimmung mit einer fünften Ausführungsform der vorliegenden Erfindung ist;
  • 10 eine Erläuterungsansicht ist, die den Vorteil der P-BGA der fünften Ausführungsform zeigt;
  • 11 eine Querschnittsansicht einer konventionellen P-BGA ist; und
  • 12 eine vergrößerte Ansicht ist, die den Bereich A von 11 zeigt.
  • Im Folgenden werden Bauteile, die sowohl in Aufbau als auch Funktion miteinander identisch sind, mit gleichen Bezugszeichen bezeichnet.
  • 1 ist eine Querschnittsansicht einer P-BGA (genommen entlang der Linie A-A von 3) in Übereinstimmung mit einer ersten Ausführungsform der vorliegenden Erfindung. 2 ist eine vergrößerte Ansicht des Bereichs B von 1. 3 ist eine Draufsicht auf die P-BGA der ersten Ausführungsform, gesehen von der Substratabdichtseite.
  • Wie gezeigt, wird die P-BGA hergestellt, indem eine Kupferfolie-Verdrahtungsstruktur 2 auf eine Seite eines organischen Substrats 1 aufgebracht wird und ein 0,1 bis 0,4 mm dickes Kupferblech, das eine Öffnung 6A hat, um einen Halbleiterchip 4 und Kontaktierungsdrähte 5 freizuhalten, mittels Klebstoff 3 an die Abdichtseite des organischen Substrats 1 geklebt wird. Der Halbleiterchip 4 wird mit einem Klebstoff 4B an eine Unterlage 4A geklebt, die sich in einem vorbestimmten Bereich des organischen Substrats 1 befindet.
  • Die Abdichtseite des organischen Substrats 1 der P-BGA wird mit dem Kupferblech 6 bedeckt, das ein höheres Haftvermögen am Dichtungsharz 7 hat als ein gebräuchliches Resist, wodurch Ablösung des Abdichtharzes 7 nach dem Rückflussprozess vermindert wird und Verschlechterung der Feuchtigkeitsfestigkeit minimiert wird.
  • In Übereinstimmung mit der ersten Ausführungsform ist das auf die Abdichtseite des organischen Substrats 1 geklebte Kupferblech 6 günstiger für Haftung am Abdichtharz 7 als das gebräuchliche Resist 8. Dies verhindert die Ablösung des Abdichtharzes 7, die aus der thermischen Vorgeschichte im Abdicht- oder Rückflussprozess resultieren kann, und erlaubt keinen Wassereintritt, wodurch Verschlechterung der Feuchtigkeitsfestigkeit minimiert wird.
  • Außerdem befindet sich das Kupferblech 6 (aus einem leitfähigen Material) über den Signalleitungen der Struktur, so dass die Induktivität von Signalen verkleinert wird.
  • Es wird nun eine zweite Ausführungsform der vorliegenden Erfindung beschrieben.
  • 4 ist eine Querschnittsansicht einer P-BGA (genommen entlang der Linie B-B von 5), die die zweite Ausführungsform zeigt. 5 ist eine Draufsicht auf die P-BGA der zweiten Ausführungsform, gesehen von der Substratabdichtseite.
  • Die zweite Ausführungsform unterscheidet sich von der ersten Ausführungsform darin, dass das auf die Abdichtseite des Substrats 1 geklebte Kupferblech 6 die Öffnung 6A darin enthält, um eine Kontaktierungsfläche des Halbleiterchips 5 und seiner Kontaktierungsdrähte 5 bereitzustellen, indem jene Öffnungen so hergestellt werden, dass nur die Kontaktierungsdrähte 5 freigehalten werden, während die Unterlage 6B, auf der der Halbleiterchip 4 angebracht wird, in einem Stück mit dem Kupferblech 6 ausgebildet wird.
  • Da das Kupferblech 6 mit der in einem Stück darauf ausgebildeten Unterlage 6B zum Halten des Halbleiterchips 4 auf die Abdichtseite der organischen Substrats 1 der P-BGA geklebt wird, verhindert sein hohes Haftvermögen am Abdichtharz 7 Ablösung vom Abdichtharz 7 nach dem Abdicht- oder Rückflussprozess und minimiert Verschlechterung der Feuchtigkeitsfestigkeit.
  • Außerdem weist das Kupferblech 6, das in einem Stück mit der Unterlage 6B ausgebildet ist, auf der der Halbleiterchip 4 angebracht wird, Kühldurchlässe 6C zum Freigeben der vom Halbleiterchip 4 erzeugten Wärme auf, die die Wärmefestigkeit vermindert.
  • In Übereinstimmung mit der zweiten Ausführungsform ist das auf die Abdichtseite des organischen Substrats 1 geklebte Kupferblech 6 günstiger für Haftung am Abdichtharz 7 als das gebräuchliche Resist. Dies verhindert die Ablösung des Abdichtharzes 7, die aus der thermischen Vorgeschichte im Abdicht- oder Rückflussprozess resultieren kann, und erlaubt keinen Wassereintritt, wodurch Verschlechterung der Feuchtigkeitsfestigkeit minimiert wird.
  • Und da das Kupferblech 6 die in einem Stück darauf ausgebildete Unterlage 6B zum Halten des Halbleiterchips 4 aufweist, kann die vom Halbleiterchip 4 erzeugte Wärme entlang der Unterlage 6B und der Kühldurchlässe 6C zum Kupferblech 6 zerstreut werden, was die Effizienz der Wärmeabstrahlung verbessert und die Verwendung von Typen des Halbleiterchips 4 mit höherem Stromverbrauch erlaubt. Derweil sind mit 2A Kontaktierungsanschlüsse bezeichnet.
  • Es wird nun eine dritte Ausführungsform der vorliegenden Erfindung beschrieben.
  • 6 ist eine Querschnittsansicht einer P-BGA (genommen entlang der Linie C-C von 7), die die dritte Ausführungsform zeigt. 7 ist eine Draufsicht auf die P-BGA der dritten Ausführungsform, gesehen von der Substratabdichtseite.
  • Wie gezeigt, wird das 0,1 bis 0,4 mm dicke Kupferblech 6 mittels Klebstoff 3 an die Abdichtseite des organischen Substrats 1 geklebt, nachdem eine Struktur aus Signal leitungen 10 aus Kupferfolie auf die Abdichtseite des organischen Substrats 1 gelegt worden ist.
  • Außerdem wird das Kupferblech 6 elektrisch durch Durchgangslöcher 11 mit einer Erdungsschicht 9 verbunden, die innerhalb des organischen Substrats 1 ausgebildet ist.
  • Die Abdichtseite des organischen Substrats 1 der P-BGA wird mit dem Kupferblech 6 bedeckt, das ein höheres Haftvermögen am Dichtungsharz 7 hat als ein gebräuchliches Resist 8, wodurch Ablösung des Abdichtharzes 7 nach dem Rückflussprozess vermindert wird und Verschlechterung der Feuchtigkeitsfestigkeit minimiert wird.
  • Da das Kupferblech 6 elektrisch durch die Durchgangslöcher 11 mit der Erdungsschicht 9 verbunden ist, die innerhalb des organischen Substrats 1 ausgebildet ist, sind die Signalleitungen 10 zwischen dem Kupferblech 6 und der Erdungsschicht 9 einem Erdungspotential ausgesetzt, was die elektrischen Eigenschaften verbessert. Unter Bezugnahme auf 6 sind mit 10A Kontaktierungsanschlüsse bezeichnet.
  • In Übereinstimmung mit der dritten Ausführungsform ist das auf die Abdichtseite des organischen Substrats 1 geklebte Kupferblech 6 günstiger für Haftung am Abdichtharz 7 als das gebräuchliche Resist 8. Dies verhindert die Ablösung des Abdichtharzes 7, die aus der thermischen Vorgeschichte im Abdicht- oder Rückflussprozess resultieren kann, und erlaubt keinen Wassereintritt, wodurch Verschlechterung der Feuchtigkeitsfestigkeit minimiert wird.
  • Das durch die Durchgangslöcher 11 elektrisch mit der innerhalb des organischen Substrats 1 ausgebildeten Erdungsschicht 9 verbundene Kupferblech 6 erlaubt es, die Signalleitungen 10 zwischen dem Kupferblech 6 und der Erdungsschicht 9 einem Erdungspotential auszusetzen (in einem Streifenleiteraufbau). Als Folge haben die Signalleitungen 10 verminderte Induktivität, werden vereinfacht, so dass sie eine gewünschte Kombination von Kennimpedanzen haben, und die Erzeugung von Nebensprechen dazwischen wird wegen der Abdichtwirkung des Erdungspotentials minimiert.
  • Es wird nun eine vierte Ausführungsform der vorliegenden Erfindung beschrieben.
  • 8 ist eine Querschnittsansicht einer P-BGA, die die vierte Ausführungsform der vorliegenden Erfindung zeigt.
  • In dieser Ausführungsform wird das 0,1 bis 0,4 mm dicke Kupferblech 6 mittels Klebstoff 3 an die Abdichtseite des organischen Substrats 1 geklebt, nachdem eine Kupferfolie-Verdrahtungsstruktur 2 auf die Abdichtseite des organischen Substrats 1 gelegt worden ist. Danach wird das Kupferblech 6 an den Enden von vier Seiten nach unten und in Richtung auf die Rückseite des organischen Substrats 1 umgebogen, um die Seitenkante des organischen Substrats 1 abzudecken.
  • Außerdem wird das Kupferblech 6 elektrisch durch Durchgangslöcher 11 mit einer Erdungsschicht 9 verbunden, die innerhalb des organischen Substrats 1 ausgebildet ist. Vier umgebogene Enden des Kupferblechs 6 an der Kante der Rückseite des organischen Substrats 1 werden mit Nickel/Gold-Legierung plattiert und dann mit Lötpaste-Kugeln 12A beschickt.
  • In Übereinstimmung mit der vierten Ausführungsform ist das auf die Abdichtseite des organischen Substrats 1 der P-BGA geklebte Kupferblech 6 günstiger für Haftung am Abdichtharz 7 als das gebräuchliche Resist 8. Dies verhindert Ablösung des Abdichtharzes 7, die aus der thermischen Vorgeschichte im Abdicht- oder Rückflussprozess resultieren kann, und erlaubt keinen Wassereintritt, wodurch Verschlechterung der Feuchtigkeitsfestigkeit minimiert wird.
  • Die Seitenkante des organischen Substrats 1 ist ebenfalls mit dem Kupferblech 6 bedeckt und verhindert somit Wassereintritt aus seitlichen Richtungen, was die Feuchtigkeitsfestigkeit erhöht.
  • Außerdem sind die Lötpaste-Kugeln 12A auf den umgebogenen Enden des Kupferblechs 6 angebracht, das durch die Durchgangslöcher 11 elektrisch mit der innerhalb des organischen Substrats 1 ausgebildeten Erdungsschicht 9 verbunden ist, weshalb die Zahl der Erdungsanschlüsse an der Kugelanbringungsfläche im Vergleich mit dem konventionellen Halbleiterbauelement minimiert wird. Dies erlaubt den Einbau einer größeren Zahl von Ein-/Ausgabeanschlüssen, wodurch die Anschlussnutzung pro Packung optimiert werden kann.
  • Es wird nun eine fünfte Ausführungsform der vorliegenden Erfindung beschrieben.
  • 9 ist eine Querschnittsansicht einer P-BGA, die die fünfte Ausführungsform der vorliegenden Erfindung zeigt, und 10 ist eine Erläuterungsansicht, die den Vorteil der P-BGA zeigt.
  • In dieser Ausführungsform wird das wie in der dritten oder vierten Ausführungsform beschrieben an das organische Substrat geklebte Kupferblech 6 an bestimmten Punkten um die Öffnungen (0,5 bis 1,0 mm von der Kante) mit einer Nickel/Gold-Legierung 16 plattiert. Die plattierten Punkte 16 dienen als Erdungsanschlusspunkte und sind durch Kontaktierungsdrähte 5 mit den Erdungsanschlüssen des Halbleiterchips 4 verbunden.
  • In einem Hochgeschwindigkeits-Bauelement verlaufen Signalkontaktierungsdrähte 5s zu Signalkontaktierungsanschlüssen 15, die außerhalb der Quellenkontaktierungsanschlüsse 14 und der Erdungsanschlüsse 13 liegen (in einer ringförmigen Anordnung um eine Unterlage), so dass ihre Länge vergrößert wird, wie in 10(a) gezeigt.
  • Unter Bezugnahme auf 10(b) erlaubt es die fünfte Ausführungsform, die mit Nickel/Gold plattierten Punkte 16 auf dem Kupferblech 6 auf dem organischen Substrat 1 auszubilden, die als die Erdungsanschlüsse dienen, so dass Quellenkontaktierungsanschlüsse 14 und Signalkontaktierungsanschlüsse 15 innen liegen. Als Folge wird die Länge der von den Signalkontaktierungsanschlüssen 15 verlaufenden Kontaktierungsdrähte 5s vermindert.
  • In Übereinstimmung mit der fünften Ausführungsform, zusätzlich zu den Vorteilen der Ausführungsformen drei und vier, liegen die Signalkontaktierungsanschlüsse 15 weiter innen als bei irgendeinem konventionellen Halbleiterbauelement, so dass die Länge der Kontaktierungsdrähte vermindert wird, wodurch die Induktivität der Signalleitungen unterdrückt wird und deren Erzeugung von Rauschen vermindert wird.
  • Die bevorzugten Ausführungsformen der vorliegenden Erfindung wurden zwar in Form eines Halbleiterbauelements beschrieben, sind aber keine Einschränkungen. Der Fachmann erkennt, dass man verschiedenen Änderungen und Modifizierungen vornehmen kann.
  • Wie oben dargelegt, bietet die vorliegende Erfindung die folgenden Vorteile.
  • In Übereinstimmung mit dem ersten Merkmal der vorliegenden Erfindung hat das auf die Abdichtseite des organischen Substrats geklebte Kupferblech ein höheres Haftvermögen am Dichtungsharz als irgendein konventionelles Resist. Dies verhindert Ablösung des Abdichtharzes an einer Grenzfläche, was aus der thermischen Vorgeschichte im Abdicht- oder Rückflussprozess resultieren kann, und schließt Wassereintritt aus, wodurch Verschlechterung der Feuchtigkeitsfestigkeit minimiert wird.
  • In Übereinstimmung mit dem zweiten Merkmal der vorliegenden Erfindung ist das Kupferblech auf dem organischen Substrat in einem Stück mit der Unterlage ausgebildet, auf der ein Halbleiterchip angebracht wird, wodurch die vom Halbleiterchip erzeugte Wärme mit höherer Effizienz zerstreut werden kann. Da die Effizienz der Wärmeabstrahlung vergrößert wird, kann ein Halbleiterchip-Typ mit höherem Stromverbrauch angebracht werden.
  • In Übereinstimmung mit dem dritten Merkmal der vorliegenden Erfindung ist das Kupferblech auf dem organischen Substrat durch die Durchgangslöcher elektrisch mit der innerhalb des organischen Substrats ausgebildeten Erdungsschicht verbunden, weshalb ein Streifenleiteraufbau gebildet wird, in dem die Signalleitungen zwischen dem Kupferblech und der Erdungsschicht einem Erdungspotential ausgesetzt sind. Als Folge haben die Signalleitungen verminderte Induktivität, werden vereinfacht, so dass sie eine gewünschte Kombination von Kennimpedanzen haben, und die Erzeugung von Nebensprechen dazwischen wird wegen der Abdichtwirkung des Erdungspotentials minimiert.
  • In Übereinstimmung mit dem vierten Merkmal der vorliegenden Erfindung ist die Seitenkante des organischen Substrats mit dem Kupferblech bedeckt und verhindert somit Wassereintritt aus seitlichen Richtungen, was die Feuchtigkeitsfestigkeit erhöht. Außerdem sind die Lötpaste-Kugeln auf den umgebogenen Enden des Kupferblechs angebracht, das durch die Durchgangslöcher elektrisch mit der Erdungsschicht im organischen Substrat verbunden ist, weshalb die Zahl der Erdungsanschlüsse an der Kugelanbringungsfläche im Vergleich mit dem konventionellen Halbleiterbauelement minimiert wird. Dies erlaubt den Einbau einer größeren Zahl von Ein-/Ausgabeanschlüssen, wodurch die Anschlussnutzung pro Packung optimiert werden kann.
  • In Übereinstimmung mit der fünften Ausführungsform der vorliegenden Erfindung sind die Erdungsanschlüsse auf den umgebogenen Enden des an das organische Substrat geklebten Kupferblechs ausgebildet, so dass die Signalkontaktierungsanschlüsse innen liegen, wodurch die Länge der Kontaktierungsdrähte vermindert wird.
  • Als Folge wird die Induktivität der Signalleitungen erfolgreich unterdrückt und wird die Erzeugung von Rauschen vermindert.

Claims (11)

  1. Halbleiterbauelement aufweisend: ein organisches Substrat (1); eine Verdrahtungsstruktur (2) auf einer Seite des organischen Substrats, welche Verdrahtungsstruktur einen Bereich (2A) zur Kontaktierung durch Kontaktierungsdrähte (5) aufweist; ein Kupferblech (6) über der Verdrahtungsstruktur, welches eine Öffnung (6A) aufweist, die ausgebildet ist, die Verbindung der Kontaktierungsdrähte mit dem Kontaktierungsbereich zu erlauben; einen Halbleiterchip (4), der auf der einen Seite des organischen Substrats angebracht oder auf dem Kupferblech gehalten wird und Kontaktierungsdrähte zur Verbindung des Halbleiterchips mit der Verdrahtungsstruktur aufweist; und ein Dichtungsharz (7), welches den Halbleiterchip und die Öffnung abdeckt und welches Dichtungsharz das Kupferblech wenigstens um die Kanten der Öffnung überlappt.
  2. Halbleiterbauelement gemäß Anspruch 1, aufweisend eine Klebeschicht (3) zur Kontaktierung des Kupferblechs (6) mit dem Substrat (1).
  3. Halbleiterbauelement nach Anspruch 2, wobei die Verdrahtungsstruktur (2) von dem Kupferblech (6) durch die Klebeschicht (3) isoliert ist.
  4. Halbleiterbauelement nach einem der vorangehenden Ansprüche, aufweisend eine Unterlage (4A; 6B), wobei der Halbleiterchip (4) auf der Unterlage angebracht ist.
  5. Halbleiterbauelement nach Anspruch 4, aufweisend eine weitere Klebeschicht (4B) zum Verkleben des Halbleiterchips mit der Unterlage (4A).
  6. Halbleiterbauelement nach Anspruch 4, wobei die Unterlage (6B) in einem Stück mit dem Kupferblech (6) ausgebildet ist.
  7. Halbleiterbauelement nach einem der vorangehenden Ansprüche, wobei das Kupferblech (6) elektrisch mit einer Erdungsschicht (9) verbunden ist, die innerhalb des organischen Substrats (1) durch Löcher darin ausgebildet ist.
  8. Halbleiterbauelement nach Anspruch 7, wobei das Kupferblech (6) mit Verbindungsanschlüssen (16) zur Erdung versehen ist, wobei die Verbindungsanschlüsse punktförmig sind und um die Öffnung angeordnet sind.
  9. Halbleiterbauelement nach Anspruch 1 oder 2, wobei das Kupferblech äußere Erweiterungen aufweist, die mechanisch nach unten und in Richtung der gegenüberliegenden Seite des organischen Substrats (1) gebogen sind, um so eine Seitenkante des organischen Substrats abzudecken.
  10. Halbleiterbauelement nach Anspruch 9, wobei das Kupferblech (6) elektrisch durch Durchgangslöcher mit einer Erdungsschicht verbunden ist, welche Durchgangslöcher innerhalb des organischen Substrats ausgebildet sind.
  11. Halbleiterbauelement nach Anspruch 10, wobei die umgebogenen äußeren Erweiterungen des Kupferblechs mit Verbindungsanschlüssen versehen sind.
DE69733193T 1997-02-12 1997-12-19 Halbleiteranordnung mit einem Leitersubstrat Expired - Fee Related DE69733193T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP02742597A JP3483720B2 (ja) 1997-02-12 1997-02-12 半導体装置
JP2742597 1997-02-12

Publications (2)

Publication Number Publication Date
DE69733193D1 DE69733193D1 (de) 2005-06-09
DE69733193T2 true DE69733193T2 (de) 2006-03-02

Family

ID=12220764

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69733193T Expired - Fee Related DE69733193T2 (de) 1997-02-12 1997-12-19 Halbleiteranordnung mit einem Leitersubstrat

Country Status (6)

Country Link
US (1) US6060774A (de)
EP (1) EP0863549B1 (de)
JP (1) JP3483720B2 (de)
KR (1) KR100369879B1 (de)
CN (1) CN1124649C (de)
DE (1) DE69733193T2 (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6175152B1 (en) * 1998-06-25 2001-01-16 Citizen Watch Co., Ltd. Semiconductor device
SG75154A1 (en) 1999-02-23 2000-09-19 Inst Of Microelectronics Plastic ball grid array package
US6268650B1 (en) * 1999-05-25 2001-07-31 Micron Technology, Inc. Semiconductor device, ball grid array connection system, and method of making
US6773965B2 (en) 1999-05-25 2004-08-10 Micron Technology, Inc. Semiconductor device, ball grid array connection system, and method of making
US6452255B1 (en) * 2000-03-20 2002-09-17 National Semiconductor, Corp. Low inductance leadless package
US6686652B1 (en) 2000-03-20 2004-02-03 National Semiconductor Locking lead tips and die attach pad for a leadless package apparatus and method
US6399415B1 (en) 2000-03-20 2002-06-04 National Semiconductor Corporation Electrical isolation in panels of leadless IC packages
US6372539B1 (en) 2000-03-20 2002-04-16 National Semiconductor Corporation Leadless packaging process using a conductive substrate
US6534852B1 (en) * 2000-04-11 2003-03-18 Advanced Semiconductor Engineering, Inc. Ball grid array semiconductor package with improved strength and electric performance and method for making the same
US6750536B2 (en) * 2001-12-14 2004-06-15 Intel Corporation Current supply and support system for a thin package
JP2003229517A (ja) * 2002-01-31 2003-08-15 Fujitsu Hitachi Plasma Display Ltd 半導体チップ実装基板及びフラットディスプレイ
SG114561A1 (en) * 2002-08-02 2005-09-28 Micron Technology Inc Integrated circuit and method of fabricating an integrated circuit that includes a frame carrier interposer
KR100499003B1 (ko) * 2002-12-12 2005-07-01 삼성전기주식회사 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
JP4027820B2 (ja) * 2003-03-06 2007-12-26 シャープ株式会社 半導体装置及びその製造方法
JP4096831B2 (ja) * 2003-07-09 2008-06-04 日産自動車株式会社 半導体装置の実装構造
US7145249B2 (en) * 2004-03-29 2006-12-05 Intel Corporation Semiconducting device with folded interposer
US7378725B2 (en) * 2004-03-31 2008-05-27 Intel Corporation Semiconducting device with stacked dice
US20050285254A1 (en) * 2004-06-23 2005-12-29 Buot Joan R V Semiconducting device having stacked dice
JP4503039B2 (ja) * 2006-04-27 2010-07-14 三洋電機株式会社 回路装置
US20080073778A1 (en) * 2006-09-27 2008-03-27 Texas Instruments Incorporated Two-way heat extraction from packaged semiconductor chips
TWI315095B (en) * 2006-10-12 2009-09-21 Advanced Semiconductor Eng Semiconductor packaging structure having electromagnetic shielding function and method for manufacturing the same
JP4450031B2 (ja) 2007-08-22 2010-04-14 株式会社デンソー 半導体部品
MY165522A (en) * 2011-01-06 2018-04-02 Carsem M Sdn Bhd Leadframe packagewith die mounted on pedetal that isolates leads
US10748830B2 (en) * 2016-09-20 2020-08-18 Mitsubishi Electric Corporation Semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4839713A (en) * 1987-02-20 1989-06-13 Mitsubishi Denki Kabushiki Kaisha Package structure for semiconductor device
JP3414017B2 (ja) * 1994-12-09 2003-06-09 ソニー株式会社 半導体装置
JPH08250827A (ja) * 1995-03-08 1996-09-27 Shinko Electric Ind Co Ltd 半導体装置用パッケージ及びその製造方法並びに半導体装置
US5859475A (en) * 1996-04-24 1999-01-12 Amkor Technology, Inc. Carrier strip and molded flex circuit ball grid array
US5689091A (en) * 1996-09-19 1997-11-18 Vlsi Technology, Inc. Multi-layer substrate structure

Also Published As

Publication number Publication date
EP0863549B1 (de) 2005-05-04
KR19980069914A (ko) 1998-10-26
US6060774A (en) 2000-05-09
CN1211073A (zh) 1999-03-17
JPH10223672A (ja) 1998-08-21
EP0863549A2 (de) 1998-09-09
DE69733193D1 (de) 2005-06-09
EP0863549A3 (de) 1999-02-24
JP3483720B2 (ja) 2004-01-06
CN1124649C (zh) 2003-10-15
KR100369879B1 (ko) 2003-06-18

Similar Documents

Publication Publication Date Title
DE69733193T2 (de) Halbleiteranordnung mit einem Leitersubstrat
DE69133497T2 (de) Leiterrahmen für eine Halbleiteranordnung und dessen Herstellungsverfahren
DE69433736T2 (de) Mehrchipmodul
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102006037118B3 (de) Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
DE102005039165B4 (de) Draht- und streifengebondetes Halbleiterleistungsbauteil und Verfahren zu dessen Herstellung
DE19520700B4 (de) Halbleiterbausteinanordnung
DE69937180T2 (de) Lichtemittierende Halbleitervorrichtung in Chipbauweise
DE19700963C2 (de) Verfahren zur Herstellung eines Leistungsmoduls mit einer aktive Halbleiterbauelemente und passive Halbleiterbauelemente aufweisenden Schaltungsanordnung
DE4325668A1 (de) Mehrebenen-Verdrahtungssubstrat und dieses verwendende Halbleiteranordnung
DE2411259A1 (de) Integrierter schaltkreis und verfahren zu seiner herstellung
EP0777955A1 (de) Gerät mit einer elektrischen schaltungsanordnung
DE19634202C2 (de) Halbleitervorrichtung
DE102005041174A1 (de) Leistungshalbleiterbauteil mit Leitungen innerhalb eines Gehäuses
DE4316639C2 (de) Halbleitermodul mit verbesserter Wärmeableitung und Verfahren zu seiner Herstellung
DE102006015447A1 (de) Leistungshalbleiterbauelement mit einem Leistungshalbleiterchip und Verfahren zur Herstellung desselben
DE3428881A1 (de) Verfahren zum herstellen einer integrierten schaltungsvorrichtung
DE4027072A1 (de) Halbleiteranordnung
DE212021000169U1 (de) Halbleiterbauteil
DE19509441A1 (de) Hybrid-integrierte Leistungsschaltungsvorrichtung
DE112015004424T5 (de) Elektronische Vorrichtung und Verfahren zur Herstellung der elektronischen Vorrichtung
DE212020000459U1 (de) Halbleiterbauteil
DE19929606A1 (de) Integrierte Schaltung und Verfahren zu ihrer Herstellung
DE69735610T2 (de) Montagestruktur für eine integrierte Schaltung
DE10200268A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee