DE69433736T2 - Mehrchipmodul - Google Patents
Mehrchipmodul Download PDFInfo
- Publication number
- DE69433736T2 DE69433736T2 DE1994633736 DE69433736T DE69433736T2 DE 69433736 T2 DE69433736 T2 DE 69433736T2 DE 1994633736 DE1994633736 DE 1994633736 DE 69433736 T DE69433736 T DE 69433736T DE 69433736 T2 DE69433736 T2 DE 69433736T2
- Authority
- DE
- Germany
- Prior art keywords
- chip module
- circuit board
- module according
- wiring
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06579—TAB carriers; beam leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06589—Thermal management, e.g. cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0302—Properties and characteristics in general
- H05K2201/0317—Thin film conductor layer; Thin film passive component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/1031—Surface mounted metallic connector elements
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/1031—Surface mounted metallic connector elements
- H05K2201/10318—Surface mounted metallic pins
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10439—Position of a single component
- H05K2201/10477—Inverted
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
- H05K3/3426—Leaded components characterised by the leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/467—Adding a circuit layer by thin film methods
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Wire Bonding (AREA)
Description
- HINTERGRUND DER ERFINDUNG
-
1 . Gebiet der Erfindung - Die vorliegende Erfindung betrifft ein Multi-Chip-Modul, in welchem eine Mehrzahl von Schaltungselementen, wie LSI-Chips, auf einer hochdichten Verdrahtungsplatte (auch als eine Schaltungsplatte bezeichnet) angebracht ist.
- Jüngst wurden Multi-Chip-Module attraktiv, bei welchen eine Mehrzahl von LSI-Chips auf einer hochdichten Verdrahtungsplatte angebracht ist, um den Betrieb zu beschleunigen und die Herstellungskosten zu verringern. Wie wohlbekannt ist, werden Multi-Chip-Module in drei Typen klassifiziert, nämlich ein MCM-L, MCM-C und MCM-D. Die Multi-Chip-Module des MCM-L-Typs haben eine gedruckte Verdrahtungsplatte, auf welcher Schaltungselemente angebracht sind, und ermöglichen eine Verringerung bei den Produktionskosten. Die Multi-Chip-Module des MCM-C-Typs haben eine Dünnfilm-Mehrschicht-Keramikplatte, auf welcher Schaltungselemente angebracht sind, und ermöglichen eine Verringerung bei den Herstellungskosten und eine Beschleunigung des Betriebs in einem gewissen Ausmaß. Die Multi-Chip-Module des MCM-D-Typs haben eine Dickfilmplatte, die aus Keramik oder ähnlichem besteht, und darauf eine Schaltungsplatte, die wenigstens eine Mehrschichtstruktur hat, in welcher eine Isolationsschicht und wenigstens eine Verdrahtungsleiterschicht abwechselnd gestapelt sind. Schaltungselemente sind an der obigen Schaltungsplatte angebracht. Im Vergleich zu den zwei anderen Typen arbeiten die MCM-D-Typ-Multi-Chip-Module mit hohen Geschwindigkeiten und ermöglichen ein Anbringen von Schaltungselementen mit einer hohen Dichte.
- Die
1 ist eine Seitenansicht eines herkömmlichen MCM-D-Typ-Multi-Chip-Moduls, das eine Dickfilm-Keramikplatte10 enthält, die eine Mehrschichtstruktur hat. LSI-Chips14 und passive Elemente16 , wie Widerstände und Kondensatoren, sind an einer ersten Oberfläche der Dickfilm-Keramikplatte10 angebracht. Diese Schaltungselemente14 und16 sind mit Verdrahtungsleitungen verbunden, die innerhalb der Dickfilm-Keramikplatte10 gebildet sind. Eine große Anzahl von I/O-Stiften12 ist an einer zweiten Oberfläche der Keramikplatte10 entgegengesetzt zur ersten Oberfläche davon angebracht. Das Multi-Chip-Modul ist direkt an einer gedruckten Verdrahtungsplatte18 durch Einsetzen der I/O-Stifte12 in Löcher angebracht, die in der gedruckten Verdrahtungsplatte18 ausgebildet sind. - Die
2 ist eine Seitenansicht eines herkömmlichen MCM-D-Typ-Multi-Chip-Moduls. In der2 haben Teile, die dieselben wie jene sind, die in der1 gezeigt sind, dieselben Bezugszeichen wie vorher erhalten. Um den Betrieb zu beschleunigen und die Dichte zu erhöhen ist eine Dünnfilm-Schaltungsplatte20 an der ersten Oberfläche der Dickfilm-Keramikplatte10 vorgesehen. Die Schaltungselemente14 und16 sind an der Dünnfilmschaltungsplatte20 angebracht und sind mit der Dickfilm-Keramikplatte10 und den I/O-Stiften12 über Verdrahtungsleitungen der Dünnfilmschaltungsplatte20 verbunden. An den gegenüberliegenden Oberflächen der Platten10 und20 sind Flecke (Darstellung davon ist weggelassen) für Verbindungen vorgesehen, wodurch die Verdrahtungsleitungen der Platten10 und20 elektrisch miteinander verbunden sind. Das Multi-Chip-Modul, das in der2 gezeigt ist, ist direkt an der gedruckten Verdrahtungsplatte18 mittels der I/O-Stifte12 in derselben Weise wie das Multi-Chip-Modul, das in der1 gezeigt ist, angebracht. - Die
3 ist eine Seitenansicht eines herkömmlichen MCM-D-Typ-Multi-Chip-Moduls. In der3 haben Teile, die dieselben wie jene sind, die in der2 gezeigt sind, dieselben Bezugszeichen wie vorher erhalten. Die Dünnfilm-Schaltungsplatte20 ist an einer Basisplatte24 angebracht, die keine Verdrahtungsleiterschicht hat. Die Basisplatte24 besteht aus Keramik, einem Silizium-Wafer oder einem metallischen Material, wie Aluminium. Die Basisplatte ist in einer Basisplattenmontagebaueinheit22 bereitgestellt. Die Baueinheit22 besteht aus Keramik oder Giesharz und einem Aussparungsteil, in welchem die Basisplatte24 untergebracht ist. I/O-Stifte28 sind an Umfangsteilen der Baueinheit22 längs den Rändern davon angebracht. Die Dünnfilm-Schaltungsplatte20 und die I/O-Stifte28 sind durch Verdrahtungen26 verbunden. Flecke (nicht gezeigt) zum Verbinden der Verdrahtungen26 sind an der Baueinheit22 vorgesehen. Das Multi-Chip-Modul, das in der3 gezeigt ist, ist an der gedruckten Verdrahtungsplatte18 mittels der I/O-Stifte28 angebracht. Bei der Struktur, die in der3 gezeigt ist, sind die Schaltungselemente14 und16 der gedruckten Verdrahtungsplatte18 zugewandt. - Jedoch haben die oben angegebenen herkömmlichen Multi-Chip-Module, die in den
1 bis3 gezeigt sind, die folgenden Nachteile. - Die Dickfilm-Keramikplatte
10 , die bei dem Multi-Chip-Modul verwendet ist, das in der1 gezeigt ist, hat eine Verdrahtungsleiterausbildungsdichte, die geringer als jene der Dünnfilm-Schaltungsplatte20 ist, die in der2 gezeigt ist. Daher ist eine große Anzahl von gestapelten Schichten erforderlich, um Verdrahtungsleitungen zu bilden, die eine gewünschte Schaltungskonfiguration realisieren. Ferner sind die Verdrahtungsleitungen umso länger, umso größer die Anzahl von gestapelten Schichten ist. Dies verzögert die Signalübertragung. Daher ist die in der1 gezeigte Struktur nicht geeignet für Schaltungskonfigurationen, die insbesondere benötigt werden, um mit hohen Geschwindigkeiten zu arbeiten. - Das Multi-Chip-Modul, das in der
2 gezeigt ist, verwendet die Dickfilm-Keramikplatte10 und die Dünnfilm-Schaltungsplatte20 und hat daher hohe Produktionskosten. Der Prozess des Bildens der Dünnfilm-Schaltungsplatte20 hängt im wesentlichen von dem Oberflächenzustand (Verzerrungen, Rauhigkeit, Poren und so weiter) des Keramikteils der Dickfilm-Keramikplatte10 sowie den Verdrahtungsleitungen (Fleckenteilen) ab, die vom Keramikteil freigelassen sind. Daher wird ein Fehler in der Dünnfilm-Schaltungsplatte20 auftreten und kann keine hohe Ausbeute erhalten werden, wenn die Dickfilm-Keramikplatte10 keinen guten Oberflächenzustand hat. - Das Multi-Chip-Modul, das in der
3 gezeigt ist, ist aufgrund der Verwendung der Basisplatte24 vorteilhaft, die aus Massenkeramik, Silizium-Wafer oder einem metallischen Material, wie Aluminium, hergestellt ist, da die Basisplatte24 weniger teuer sein kann und einen guten Oberflächenzustand hat. Jedoch benötigt das Multi-Chip-Modul, das in der3 gezeigt ist, die Baueinheit22 , die erforderlich ist, um das Multi-Chip-Modul an der gedruckten Verdrahtungsplatte anzubringen. Die Verwendung der Baueinheit22 erhöht die Produktionskosten. Ferner werden, wenn die Baueinheit22 keine guten elektrischen Eigenschaften hat, Signale, die von dem Multi-Chip-Modul ausgegeben werden, verzögert oder enthalten eine Störungskomponente. Dieses Phänomen verschlechtert die Leistung des Multi-Chip-Moduls. Wenn es einen Bedarf für eine erhöhte Anzahl von I/O-Stiften28 und/oder eine erhöhte Anzahl von Schaltungselementen gibt, die an der Basisplatte24 angebracht sind, muss aufgrund einer Modifikation der Schaltungskonfiguration oder ähnlichem die Baueinheit22 neu gestaltet werden. Dies führt zu einer Zunahme bei den Produktionskosten und der Zeit, die zur Neugestaltung und Neuschaffung erforderlich ist. - Ferner haben die Strukturen, die in den
1 bis3 gezeigt sind, einen gemeinsamen Nachteil, indem die Dickfilm-Keramikplatte10 und die Basisplattenmontagebaueinheit22 jedes Mal neu gestaltet werden müssen, wenn die Form des Multi-Chip-Moduls modifiziert wird. Dies erhöht die Umstellzeit der Multi-Chip-Modulgestaltung und Produktion sowie die Produktionskosten. - Ein Verbindungsmodul, das die Eigenschaften hat, wie sie in der Technik bekannt sind, ist in der EP-A-0 475 223 offenbart. Gemäß dieser Technik wird ein Multi-Chip-Modul durch Anbringen von IC-Chips unter Verwendung der Flip-Chip-Technologie gebildet.
- Das Dokument US-A-5 130 768 betrifft auch eine Packvorrichtung, die eine Verbindungsstruktur hat, wie sie in der Technik bekannt ist.
- ÜBERBLICK ÜBER DIE ERFINDUNG
- Es ist ein allgemein es Ziel der vorliegenden Erfindung, ein Multi-Chip-Modul zu schaffen, bei welchem die obigen Nachteile eliminiert sind.
- Ein genaueres Ziel der vorliegenden Erfindung ist es, ein weniger teures, hochdichtes, Hochgeschwindigkeits-Multi-Chip-Modul zu schaffen, das eine hohe Flexibilität bei der Gestaltung und Produktion hat.
- Die obigen Ziele der vorliegenden Erfindung werden erreicht durch ein Multi-Chip-Modul nach Anspruch 1.
- Gemäß der vorliegenden Erfindung benötigt, da die Anschlüsse für externe Verbindungen an der Dünnfilm-Mehrschichtschaltungsplatte angebracht sind, die Basisplatte, die die Dünnfilm-Mehrschichtschaltungsplatte trägt, keine Verdrahtungsleiter, anders als die Basisplattenmontagebaueinheit, die beim Stand der Technik verwendet wird, wodurch weniger teuere Multi-Chip-Module, die gute Betriebseigenschaften haben, hergestellt werden können. Ferner hat das Multi-Chip-Modul gemäß der vorliegenden Erfindung einen hohen Grad an Flexibilität bei Gestaltungsmodifikationen. Das heißt, dass die Gestaltung des Multi-Chip-Moduls durch Ändern der Dünnfilm-Mehrschichtstruktur modifiziert werden kann. Ferner kann eine Modifikation der Form des Multi-Chip-Moduls leicht durch Ändern der Form von nur der Dünnfilm-Mehrschicht-Schaltungsplatte erzielt werden. Daher ist es möglich, die TAT (Umstellzeit) der Gestaltung und Produktion des Multi-Chip-Moduls und die Herstellungskosten wesentlich zu verringern.
- KURZE BESCHREIBUNG DER ZEICHNUNGEN
- Weitere Ziele, Merkmale und Vorteile der vorliegenden Erfindung werden deutlich anhand der nachfolgenden genauen Beschreibung, wenn sie in Verbindung mit den begleitenden Zeichnungen gelesen wird, in welchen:
-
1 eine Seitenansicht eines ersten herkömmlichen Multi-Chip-Moduls ist; -
2 eine Seitenansicht eines zweiten herkömmlichen Multi-Chip-Moduls ist; -
3 eine Seitenansicht eines dritten herkömmlichen Multi-Chip-Moduls ist; -
4 eine Seitenansicht eines Multi-Chip-Moduls gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung ist; -
5 eine Querschnittsansicht eines wesentlichen Teils des Multi-Chip-Moduls ist, das in der4 gezeigt ist; -
6 eine perspektivische Ansicht des Multi-Chip-Moduls, das in der4 gezeigt ist, vom Boden davon betrachtet ist; -
7 eine perspektivische Ansicht von Multi-Chip-Modulen gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung auf einer gedruckten Verdrahtungsplatte ist; -
8 eine Seitenansicht eines Multi-Chip-Moduls gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung ist; -
9 eine Seitenansicht eines Multi-Chip-Moduls gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung ist; -
10 eine Seitenansicht des Multi-Chip-Moduls, das in der4 gezeigt ist, mit einer Abdeckung ist, die aus Harz besteht; -
11 eine Seitenansicht des Multi-Chip-Moduls, das in der4 gezeigt ist, mit einer Abdeckung ist, die mit einem Deckel ausgebildet ist; -
12 eine auseinandergezogene perspektivische Ansicht des Multi-Chip-Moduls, das in der11 gezeigt ist, mit einer Kühlstruktur ist; -
13 eine perspektivische Ansicht des Multi-Chip-Moduls, das in der11 gezeigt ist, mit einer daran angebrachten Kühlstruktur ist; und -
14 eine Seitenansicht ist, die Kühlstrukturen zeigt, die bei dem Multi-Chip-Modul der vorliegenden Erfindung angewandt werden können. - BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
- Nun wird unter Bezugnahme auf die
4 und5 eine Beschreibung eines Multi-Chip-Moduls100 gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung angegeben. Die4 ist eine Seitenansicht des Multi-Chip-Moduls100 , und die5 ist eine Querschnittsansicht eines wesentlichen Teils des Multi-Chip-Moduls100 , das in der4 gezeigt ist. Das Multi-Chip-Modul100 , das in den4 und5 gezeigt ist, ist von einem PGA- (Stiftgitteranordnung; engl.: Pin Grid Array) Typ, und enthält eine Basisplatte30 und eine Dünnfilm-Mehrschichtschaltungsplatte32 , die auf der Basisplatte30 an einer Oberfläche vorgesehen ist, die der gedruckten Verdrahtungsplatte18 zugewandt ist. - Wie in der
5 gezeigt ist, hat die Dünnfilm-Mehrschicht-Schaltungsplatte32 eine Mehrschichtstruktur, die aus einem ersten Verdrahtungsleiter32A-1 , einem zweiten Verdrahtungsleiter32A-2 , einem dritten Verdrahtungsleiter32A-3 , einem vierten Verdrahtungsleiter32A-4 , einem fünften Verdrahtungsleiter32A-5 , einer ersten Isolationsschicht32B-1 , einer zweiten Isolationsschicht32B-2 , einer dritten Isolationsschicht32B-3 , einer vierten Isolationsschicht32B-4 und einer fünften Isolationsschicht32B-5 besteht. Diese Leiter und Isolationsschichten sind aufeinanderfolgend auf der Basisplatte30 in der Reihenfolge gestapelt, die in der5 gezeigt ist. Der erste Verdrahtungsleiter32A-1 ist auf der Basisplatte30 vorgesehen. - Der fünfte Verdrahtungsleiter
32A-5 fungiert als Flecke, die verwendet werden, um I/O-Stifte34 und LSI-Chips14 daran anzubringen. Die Flecke32A-5 , an welchen die I/O-Stifte34 angebracht sind, sind in einem Array angeordnet. Die Verdrahtungsleiste32A-1 bis32A-4 erstrecken sich in den Längs- und Querrichtungen (X und Y-Richtungen) in der Dünnfilm-Mehrschichtplatte32 . Die Verdrahtungsleiter, die auf den verschiedenen Schichtniveaus liegen, sind mittels eines Leiters elektrisch miteinander verbunden, der in einem Durchgangsloch gebildet ist, das in der Isolationsschicht ausgebildet ist, die zwischen jenen Verdrahtungsleitern sandwichartig liegt. Zum Beispiel ist der Verdrahtungsleiter32A-1 mit dem Verdrahtungsleiter32A-2 durch ein Durchgangsloch36 in der Isolationsschicht32B-1 verbunden. Der Verdrahtungsleiter32A-1 ist zum Beispiel eine Leistungsversorgungsschicht. - Die Dünnfilm-Mehrschichtschaltungsplatte
32 , die die oben angegebene Mehrschichtstruktur hat, kann durch einen herkömmlichen LSI-Produktionsprozess hergestellt werden. - Die Anbringoberfläche der Flecke
32A-5 ist von der Isolationsschicht32B-5 frei gelassen. Die I/O-Stifte34 sind an den Flecken32A-5 durch Lot38 angebracht. Die Bereiche der Flecke32A-5 , die von der Isolationsschicht32B-5 frei gelassen sind, sind größer als jene Anbringteile34A der I/O-Stifte34 . Bei der Struktur, die in der5 gezeigt ist, ist der Verdrahtungsleiter32A-1 , der als die Leistungsversorgungsschicht dient, über ein Durchgangsloch mit dem I/O-Stift34 verbunden, der auf der linken Seite der Zeichnung liegt. Das erste Ausführungsbeispiel der vorlie genden Erfindung hat ein wesentliches Merkmal, indem die I/O-Stifte34 , die in die gedruckte Verdrahtungsplatte18 eingesetzt sind, an der Dünnfilm-Mehrschicht-Verdrahtungsplatte32 angebracht sind. Ein Löten der I/O-Stifte34 kann in einer herkömmlichen Weise ausgeführt werden. - Der LSI-Chip
14 , der in der5 gezeigt ist, ist an dem Fleck32A-5 mittels eines Lothöckers40 angebracht. Statt des Lothöckers40 kann eine Drahtanbindung oder eine TAB- (automatisierte Bandanbindung; engl.: Tape Automated Bonding) Leitung verwendet werden. - Nun wird eine Beschreibung der Materialien der Teile des Multi-Chip-Moduls angegeben, das in den
4 und5 gezeigt ist. Die Basisplatte30 besteht aus einer Keramik, wie AlN, Al2O3 oder Mulit, einem metallischem Material, wie Al, Cu, eine CU-W-Legierung oder ähnliches, Si oder Glas. Die Basisplatte30 kann aus Harz gebildet sein, das als ein Isolationsmaterial für herkömmliche gedruckte Verdrahtungsplatten verwendet wird, wie Glasepoxi oder Glaspolyimid. - Die Isolationsschichten
32B-1 bis32B-5 der Dünnfilm-Mehrschichtschaltungsplatte32 bestehen aus einem organischen Material, wie Polyimid, Teflon (Warenzeichen), oder Epoxi. Die Verdrahtungsleiter32A-1 bis32A-5 bestehen aus Al, Cu oder ähnlichem. - Die Dünnfilm-Mehrschichtschaltungsplatte
32 ist nicht auf die Struktur beschränkt, die in der5 gezeigt ist, sondern kann eine gestapelte Struktur sein, bei welcher willkürliche Anzahlen von Verdrahtungsleitern und Isolationsschichten abwechselnd gestapelt sind. - Die
6 ist eine perspektivische Ansicht des Multi-Chip-Moduls100 . Die I/O-Stifte34 sind in den Umfangsbereichen der Dünnfilm-Mehrschichtschaltungsplatte32 angeordnet, um die LSI-Chips14 und die passiven Elemente16 , wie Widerstände und Kondensatoren, zu umgeben. Zum Zwecke der Vereinfachung ist die Darstellung der I/O-Stifte34 vereinfacht. An der Oberfläche der Basisplatte30 entgegengesetzt zu der Oberfläche, die die Dünnfilm-Mehrschichtschaltungsplatte30 hat, ist eine rippenartige Wärmesenke42 zum Kühlen des Multi-Chip-Moduls100 vorgesehen. Die Wärmesenke42 kann ein Rohr (nicht gezeigt) haben, in welchem Kühlwasser strömt. - Die
7 ist eine perspektivische Ansicht von Multi-Chip-Modulen100 , die an einer gedruckten Verdrahtungsplatte18 angebracht sind. Die Multi-Chip-Module100 sind an einer Montageoberfläche der gedruckten Verdrahtungsplatte18 zusammen mit Halbleiterelementen46 angebracht. Ein Kühlluftstrom44 ist vorhanden, wie durch die Pfeile angegeben ist, die in der7 gezeigt sind. - Die
8 ist eine Seitenansicht eines Multi-Chip-Moduls100A entsprechend einem zweiten Ausführungsbeispiel der vorliegenden Erfindung. In der8 haben Teile, die dieselben wie jene sind, die in den vorher beschriebenen Figuren gezeigt sind, dieselben Bezugszeichen erhalten wie vorher. Das Multi-Chip-Modul100A , das in der8 gezeigt ist, ist von einem FLT- (Flach-) Baueinheitentyp. I/O-Stifte 50 sind mit knickflügelartigen Leitungen ausgebildet und sind an die Flecke32A-5 gelötet, die in der5 gezeigt sind. Das Multi-Chip-Modul100A , das in der8 gezeigt ist, hat dieselben Vorteile wie das erste Ausführungsbei spiel der vorliegenden Erfindung. Jedoch ist die Anzahl von anbringbaren I/O-Stiften geringer als jene von I/O-Stiften34 des PGA-Typs. Eine Kühlstruktur kann bei dem Multi-Chip-Modul100A in derselben Weise wie jener angewandt werden, die bei dem ersten Ausführungsbeispiel der vorliegenden Erfindung verwendet wurde. Die I/O-Stifte50 können TAB-Leitungen sein. - Die
9 ist eine Seitenansicht eines Multi-Chip-Moduls100B gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung. In der9 haben Teile, die dieselben wie jene sind, die in den vorher beschriebenen Figuren gezeigt sind, dieselben Bezugszeichen erhalten wie vorher. Das Multi-Chip-Modul, das in der9 gezeigt ist, ist von einem leitungslosen Typ, wie BGA (Kugelgitteranordnung; engl.: Ball Grid Array) oder ein LGR (Kontaktfleckgitteranordnung; engl.: Land Grid Array). - Lothöcker
52 sind an den Flecken32A-5 angebracht, die in der5 gezeigt sind. Zum Zwecke der Vereinfachung sind zwei Höcker52 jeweils auf der linken und rechten Seite der Figur gezeigt. Jedoch können Höcker52 in einer Anordnung angeordnet sein, wie im Fall des PGA-Typs. Das Multi-Chip-Modul100B , das in der9 gezeigt ist, hat dieselben Vorteile wie das erste Ausführungsbeispiel der vorliegenden Erfindung. Bei dem LGA-Typ werden flache Flecke anstelle der Höcker52 verwendet. Eine Kühlstruktur kann in derselben Weise eingesetzt werden wie jene, die bei dem ersten Ausführungsbeispiel der vorliegenden Erfindung verwendet ist. - Die I/O-Anschlüsse der vorliegenden Erfindung sind nicht auf die oben angegebenen Typen beschränkt und andere Typen von I/O-Anschlüssen können verwendet werden.
- Die
10 ist eine Seitenansicht des Multi-Chip-Moduls, an welchem eine Abdeckung56 angebracht ist, die aus Harz besteht. Die Abdeckung56 ist so vorgesehen, dass sie die LSI-Chips14 und die Schaltungselemente16 abdichtet. Die Harzabdeckung56 besteht zum Beispiel aus epoxibasierendem Harz oder einem siliziumbasierendem Harz (Verguss). Die Harzabdeckung56 kann vorgesehen sein, so dass sie nur einige der LSI-Chips14 und der Schaltungselemente16 abdichtet. Die Abdeckung56 kann bei den zweiten bis vierten Ausführungsbeispielen der vorliegenden Erfindung in derselben Weise angewandt werden, wie oben beschrieben ist. - Die
11 ist eine Seitenansicht des Multi-Chip-Moduls100 , an welchem ein Deckel58 angebracht ist. Die12 und13 sind perspektivische Ansichten der Struktur, die in der11 gezeigt ist, mit der Wärmesenke42 , die in der6 gezeigt ist. Der Deckel58 ist an der Dünnfilm-Mehrschichtschaltungsplatte32 über ein ringförmiges Dichtglied (12 ) angebracht. In der Struktur, die in den11 und12 gezeigt ist, dichtet der Deckel58 alle LSI-Chips14 und andere Schaltungselemente ab. Wie in der12 gezeigt ist, sind Ausnehmungen58a in dem Deckel58 ausgebildet, um den Deckel58 selbst zu verstärken. Ein Wärmeleitglied kann zwischen den Ausnehmen58a und den LSI-Chips14 vorgesehen sein, um Wärme, die von den LSI-Chips erzeugt wurde, abzustrahlen. Es ist möglich, einen Deckel zu verwenden, der nur einige LSI-Chips14 und Schaltungselemente16 abdichtet. Der Deckel58 besteht zum Beispiel aus einem me tallischen Material, wie Aluminium oder Covar oder einem Harz. - Die Kühlstrukturen, die bei dem Multi-Chip-Modul der vorliegenden Erfindung angewandt werden können, sind nicht auf die vorwähnte Wärmesenke
42 beschränkt, sondern andere geeignete Kühlstrukturen können an der Basisplatte30 angebracht werden. Zum Beispiel ist es, wie in der14 gezeigt ist, möglich, eine rippenartige Wärmesenke (eines Luftkühlungstyps oder eines Wasserkühlungstyps)62 , eine Kaltplatte (eines Wasserkühlungstyps)64 oder eine eingebaute Peltier-Effekt-Platte66 alleine oder jegliche Kombinationen davon zu verwenden. Wenn die Stärke der Basisplatte30 wegen einer Anbringung der Kühlstruktur schwach wird, kann ein herkömmliches Stützglied verwendet werden, um das Multi-Chip-Modul an der gedruckten Verdrahtungsplatte18 anzubringen. - Gemäß der vorliegenden Erfindung braucht, da die I/O-Anschlüsse für externe Verbindungen an der Dünnfilm-Mehrschichtschaltungsplatte angebracht sind, die Basisplatte, die die Dünnfilm-Mehrschichtschaltungsplatte trägt, keine Verdrahtungsleiter, anders als die Basisplattenmontagebaueinheit, die beim Stand der Technik verwendet wird, wodurch weniger teuere Multi-Chip-Module, die gute Betriebseigenschaften haben, hergestellt werden können. Ferner hat das Multi-Chip-Modul gemäß der vorliegenden Erfindung einen hohen Grad an Flexibilität bei Gestaltungsmodifikationen. Das heißt, dass die Gestaltung des Multi-Chip-Moduls durch Ändern der Dünnfilm-Mehrschichtstruktur modifiziert werden kann. Ferner kann eine Modifikation der Form des Multi-Chip-Moduls leicht durch Ändern der Form von nur der Dünnfilm- Mehrschichtschaltungsplatte erzielt werden. Daher ist es möglich, die TAT der Gestaltung und Produktion des Multi-Chip-Moduls und die Produktionskosten wesentlich zu verringern.
- Die vorliegende Erfindung ist nicht auf die spezifisch offenbarten Ausführungsbeispiele beschränkt und Variationen und Modifikationen können durchgeführt werden, ohne den Umfang der vorliegenden Erfindung zu verlassen.
Claims (14)
- Multi-Chip-Modul, enthaltend: eine Basisplatte (
30 ); eine Dünnfilm-Mehrschichtschaltungsplatte (32 ), die auf einer ersten Oberfläche der Basisplatte vorgesehen ist, die von der Basisplatte (30 ) getragen wird und eine Mehrschichtstruktur hat, in welcher Isolationsschichten (32B-1 bis32B-5 ) und Verdrahtungsleiter (32A-1 bis32A-5 ) gestapelt sind, wobei die Dünnfilm-Mehrschichtschaltungsplatte wenigstens einen der Verdrahtungsleiter enthält, der gegenüber einer äußersten Isolationsschicht (32B-5 ) an einer Hauptaußenoberfläche der Dünnfilm-Mehrschichtschaltungsplatte (32 ) freiliegt, welche freiliegende Verdrahtungsschicht (32A-5 ) Anschlussflecke definiert; Schaltungselemente (14 ,16 ), die an der Hauptaußenoberfläche der Dünnschicht-Mehrschichtschaltungsplatte angebracht und elektrisch mit Verbindungsflecken davon verbunden sind; Anschlüsse (34 ), die an der Hauptaußenoberfläche der Dünnfilm-Mehrschichtschaltungsplatte zum elektrischen Verbinden der Verbindungsflecke mit Schaltungen befestigt sind, die an einer Verdrahtungsplatte ausgebildet sind, an welcher das Multi-Chip-Modul montiert werden soll; welche Anschlüsse sich über eine Oberseitenoberfläche der Schaltungselemente hinaus erstrecken, die von der Hauptaußenoberfläche der Dünnfilm-Mehrschichtschaltungsplatte (32 ) abgewandt sind, so dass die Schaltungselemente (14 ,16 ) der Verdrahtungsplatte zugewandt sind, sie aber nicht berühren. - Multi-Chip-Modul nach Anspruch 1, welche Anschlüsse Anschlussglieder enthalten.
- Multi-Chip-Modul nach Anspruch 2, welche Anschlussglieder Anschlussstifte enthalten, die sich von der Hauptoberfläche der Dünnfilm-Mehrschichtschaltungsplatte vertikal erstrecken.
- Multi-Chip-Modul nach Anspruch 2, welche Anschlussglieder Anschlussstifte eines flachen Typs enthalten.
- Multi-Chip-Modul nach Anspruch 2, welche Anschlussglieder automatisierte Verbindungsanschlüsse enthalten.
- Multi-Chip-Modul nach Anspruch 1, welche Anschlüsse Glieder ohne Anschlussstift enthalten.
- Multi-Chip-Modul nach einem der Ansprüche 1 bis 6, welche Anschlüsse an Verdrahtungsleiter der Dünnfilm-Mehrschichtschaltungsplatte gelötet sind.
- Multi-Chip-Modul nach einem der Ansprüche 1 bis 7, wobei Verdrahtungsleiter der Dünnfilm-Mehrschichtschaltungsplatte Fleckenbereiche enthalten, mit welchen die Anschlüsse verbunden sind.
- Multi-Chip-Modul nach einem der Ansprüche 1 bis 8, welche Anschlüsse in Umfangsbereichen der Hauptoberfläche der Dünnfilm-Mehrschichtschaltungsplatte angeordnet sind, so dass die Anschlüsse die Schaltungselemente umgeben.
- Multi-Chip-Modul nach einem der Ansprüche 1 bis 9, ferner enthaltend eine Abdeckung, die an der Hauptoberfläche der Dünnfilm-Mehrschichtschaltungsplatte ausgebildet ist und die Schaltungselemente abdeckt.
- Multi-Chip-Modul nach einem der Ansprüche 1 bis 10, ferner enthaltend eine Kühlstruktur, die an einer zweiten Oberfläche der Basisplatte entgegengesetzt zur ersten Oberfläche davon ausgebildet ist und die das Multi-Chip-Modul kühlt.
- Multi-Chip-Modul nach einem der Ansprüche 1 bis 11, welche Verbindungsflecke (
32A-5 ) eine Fläche haben, die größer als jene von Befestigungsteilen (34A ) der Anschlüsse ist. - Multi-Chip-Modul nach einem der Ansprüche 1 bis 12, wobei sich die Verdrahtungsleiter in einer Längs- und Seitenrichtung erstrecken, Verdrahtungsleiter auf verschiedenen Schichtniveaus elektrisch miteinander verbunden sind mittels eines Leiters, der in einem Durchgangsloch (
36 ) ausgebildet ist, das in den Isolationsschichten ausgebildet ist, die sandwichartig zwischen jenen Verdrahtungsleitern zwischengelegt sind, welche Durchgangslöcher sich senkrecht zu den Längs- und Seitenrichtungen erstrecken, in welchen sich die Verdrahtungsleiter erstrecken. - Multi-Chip-Modul nach einem der Ansprüche 1 bis 13, welches Modul auf einer Verdrahtungsplatte (
18 ) angebracht ist, welche Schaltungselemente (14 ,16 ) der Verdrahtungsplatte zugewandt sind, sie aber nicht berühren.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05200736A JP3110922B2 (ja) | 1993-08-12 | 1993-08-12 | マルチチップ・モジュール |
JP20073693 | 1993-08-12 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69433736D1 DE69433736D1 (de) | 2004-06-03 |
DE69433736T2 true DE69433736T2 (de) | 2004-09-30 |
Family
ID=16429325
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1994633736 Expired - Lifetime DE69433736T2 (de) | 1993-08-12 | 1994-04-29 | Mehrchipmodul |
Country Status (4)
Country | Link |
---|---|
US (1) | US5586006A (de) |
EP (1) | EP0638931B1 (de) |
JP (1) | JP3110922B2 (de) |
DE (1) | DE69433736T2 (de) |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5675310A (en) * | 1994-12-05 | 1997-10-07 | General Electric Company | Thin film resistors on organic surfaces |
JPH09148373A (ja) * | 1995-11-21 | 1997-06-06 | Murata Mfg Co Ltd | 無線通信モジュール |
WO1997030461A1 (en) * | 1996-02-15 | 1997-08-21 | Bourns, Inc. | Resistor network in ball grid array package |
FI962816A (fi) * | 1996-07-11 | 1998-01-12 | Nokia Mobile Phones Ltd | Mikropiirimodulien kotelorakenne |
US5842877A (en) * | 1996-12-16 | 1998-12-01 | Telefonaktiebolaget L M Ericsson | Shielded and impedance-matched connector assembly, and associated method, for radio frequency circuit device |
JP3340350B2 (ja) * | 1997-04-18 | 2002-11-05 | 富士通株式会社 | 薄膜多層基板及び電子装置 |
US6160715A (en) * | 1998-09-08 | 2000-12-12 | Lucent Technologies Inc. | Translator for recessed flip-chip package |
JP4554741B2 (ja) * | 1999-01-04 | 2010-09-29 | イビデン株式会社 | パッケージ基板 |
JP4480207B2 (ja) * | 1999-01-04 | 2010-06-16 | イビデン株式会社 | 樹脂パッケージ基板 |
KR100882173B1 (ko) * | 1998-12-16 | 2009-02-06 | 이비덴 가부시키가이샤 | 도전성접속핀 및 패키지기판 |
JP2010226122A (ja) * | 1999-01-04 | 2010-10-07 | Ibiden Co Ltd | パッケージ基板 |
JP2000323599A (ja) * | 1999-05-13 | 2000-11-24 | Nec Corp | Lsiのパッケージ構造 |
US6196002B1 (en) | 1999-06-24 | 2001-03-06 | Advanced Micro Devices, Inc. | Ball grid array package having thermoelectric cooler |
AT411509B (de) * | 1999-09-17 | 2004-01-26 | Telekom Austria Ag | Anordnung und verfahren zur verschlüsselten kommunikation |
EP1990833A3 (de) | 2000-02-25 | 2010-09-29 | Ibiden Co., Ltd. | Mehrschichtige Leiterplatte und Herstellungsverfahren für mehrschichtige Leiterplatte |
US6465085B1 (en) * | 2000-04-04 | 2002-10-15 | Fujitsu Limited | Thin film wiring board and method for manufacturing the same, base substrate and method for manufacturing the same |
US7855342B2 (en) | 2000-09-25 | 2010-12-21 | Ibiden Co., Ltd. | Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board |
US6576489B2 (en) * | 2001-05-07 | 2003-06-10 | Applied Materials, Inc. | Methods of forming microstructure devices |
US6528892B2 (en) | 2001-06-05 | 2003-03-04 | International Business Machines Corporation | Land grid array stiffener use with flexible chip carriers |
US6882546B2 (en) | 2001-10-03 | 2005-04-19 | Formfactor, Inc. | Multiple die interconnect system |
US7042084B2 (en) * | 2002-01-02 | 2006-05-09 | Intel Corporation | Semiconductor package with integrated heat spreader attached to a thermally conductive substrate core |
US6897761B2 (en) * | 2002-12-04 | 2005-05-24 | Cts Corporation | Ball grid array resistor network |
TW577153B (en) * | 2002-12-31 | 2004-02-21 | Advanced Semiconductor Eng | Cavity-down MCM package |
JP2004228478A (ja) * | 2003-01-27 | 2004-08-12 | Fujitsu Ltd | プリント配線基板 |
US6807061B1 (en) * | 2003-04-28 | 2004-10-19 | Hewlett-Packard Development Company, L.P. | Stack up assembly |
JP4559777B2 (ja) * | 2003-06-26 | 2010-10-13 | 株式会社東芝 | 半導体装置及びその製造方法 |
US20050128710A1 (en) * | 2003-12-15 | 2005-06-16 | Beiteimal Abdlmonem H. | Cooling system for electronic components |
US7342804B2 (en) * | 2004-08-09 | 2008-03-11 | Cts Corporation | Ball grid array resistor capacitor network |
DE102005013762C5 (de) * | 2005-03-22 | 2012-12-20 | Sew-Eurodrive Gmbh & Co. Kg | Elektronisches Gerät und Verfahren zur Bestimmung der Temperatur eines Leistungshalbleiters |
CN101287986B (zh) | 2005-06-14 | 2012-01-18 | 三美电机株式会社 | 场效应晶体管、具备该场效应晶体管的生物传感器及检测方法 |
JP4498991B2 (ja) * | 2005-07-15 | 2010-07-07 | 新光電気工業株式会社 | 半導体装置及び電子装置 |
US20070164428A1 (en) * | 2006-01-18 | 2007-07-19 | Alan Elbanhawy | High power module with open frame package |
TWI399845B (zh) * | 2009-09-24 | 2013-06-21 | Powertech Technology Inc | 無線弧之多晶片堆疊構造及其製造方法 |
CN102905465A (zh) * | 2011-07-26 | 2013-01-30 | 鸿富锦精密工业(深圳)有限公司 | 双面电路板结构 |
CN107112316B (zh) * | 2014-12-26 | 2020-04-21 | 三菱电机株式会社 | 半导体模块 |
JP7015691B2 (ja) * | 2017-12-27 | 2022-02-03 | 新光電気工業株式会社 | 半導体装置 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4389862A (en) * | 1980-09-23 | 1983-06-28 | Hastings Thomas M | High security locking assembly for lockrods type rear-end closures of cargo vehicles |
US4549200A (en) * | 1982-07-08 | 1985-10-22 | International Business Machines Corporation | Repairable multi-level overlay system for semiconductor device |
JPS60140897A (ja) * | 1983-12-28 | 1985-07-25 | 日本電気株式会社 | 樹脂絶縁多層基板 |
FR2621173B1 (fr) * | 1987-09-29 | 1989-12-08 | Bull Sa | Boitier pour circuit integre de haute densite |
US5258649A (en) * | 1989-05-20 | 1993-11-02 | Hitachi, Ltd. | Semiconductor device and electronic apparatus using semiconductor device |
JP2978511B2 (ja) * | 1989-09-20 | 1999-11-15 | 株式会社日立製作所 | 集積回路素子実装構造体 |
EP0475223B1 (de) * | 1990-08-31 | 1997-10-22 | Nec Corporation | Herstellungsverfahren für integrierte Schaltungschip Packung |
US5130768A (en) * | 1990-12-07 | 1992-07-14 | Digital Equipment Corporation | Compact, high-density packaging apparatus for high performance semiconductor devices |
EP0509825A3 (en) * | 1991-04-16 | 1993-11-24 | Nec Corp | Package structure for semiconductor device |
US5155661A (en) * | 1991-05-15 | 1992-10-13 | Hewlett-Packard Company | Aluminum nitride multi-chip module |
US5239448A (en) * | 1991-10-28 | 1993-08-24 | International Business Machines Corporation | Formulation of multichip modules |
US5256469A (en) * | 1991-12-18 | 1993-10-26 | General Electric Company | Multi-layered, co-fired, ceramic-on-metal circuit board for microelectronic packaging |
US5306670A (en) * | 1993-02-09 | 1994-04-26 | Texas Instruments Incorporated | Multi-chip integrated circuit module and method for fabrication thereof |
JP2531464B2 (ja) * | 1993-12-10 | 1996-09-04 | 日本電気株式会社 | 半導体パッケ―ジ |
US5432679A (en) * | 1994-05-31 | 1995-07-11 | The Whitaker Corporation | Pressure equalizer for an integrated circuit chip interconnected to circuitry on a thin film membrane |
-
1993
- 1993-08-12 JP JP05200736A patent/JP3110922B2/ja not_active Expired - Fee Related
-
1994
- 1994-04-29 DE DE1994633736 patent/DE69433736T2/de not_active Expired - Lifetime
- 1994-04-29 EP EP19940400928 patent/EP0638931B1/de not_active Expired - Lifetime
-
1995
- 1995-12-15 US US08/573,577 patent/US5586006A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0638931B1 (de) | 2004-04-28 |
JP3110922B2 (ja) | 2000-11-20 |
DE69433736D1 (de) | 2004-06-03 |
JPH0758276A (ja) | 1995-03-03 |
US5586006A (en) | 1996-12-17 |
EP0638931A3 (de) | 1995-05-10 |
EP0638931A2 (de) | 1995-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69433736T2 (de) | Mehrchipmodul | |
DE69935628T2 (de) | Hybridmodul | |
DE10009733B4 (de) | Halbleitervorrichtung und Verfahren zum Herstellen derselben | |
DE602004005760T2 (de) | Halbleitervorrichtung | |
DE69627565T2 (de) | Verpacken von Multi-Chip-Modulen ohne Drahtverbindung | |
DE69735157T2 (de) | Kugelmatrixmodul | |
DE102017209770B4 (de) | Leistungsmodul mit doppelseitiger Kühlung | |
DE102012215438B4 (de) | System mit einem High-Power-Chip und einem Low-Power-Chip, das niedrige Verbindungsparasitäten aufweist | |
DE10033977B4 (de) | Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern | |
DE10336171B3 (de) | Multichip-Schaltungsmodul und Verfahren zur Herstellung hierzu | |
DE4410029A1 (de) | Mittels einer Feder vorgespannte Wärmesenkenanordnung für eine Mehrzahl von integrierten Schaltungen auf einem Substrat | |
DE19904258A1 (de) | Halbleitervorrichtung | |
DE10301512A1 (de) | Verkleinertes Chippaket und Verfahren zu seiner Herstellung | |
DE102007002707A1 (de) | System-in Package-Modul | |
DE102015110653A1 (de) | Doppelseitiges Kühl-Chipgehäuse und Verfahren zum Herstellen desselben | |
DE4325668A1 (de) | Mehrebenen-Verdrahtungssubstrat und dieses verwendende Halbleiteranordnung | |
DE102008045744A1 (de) | Halbleiterbauelement mit einer an eine Rückseite eines Chips gekoppelten Elektronikkomponente | |
DE4410467A1 (de) | Wärmesenkenanordnung mit einer thermisch leitenden Platte für eine Mehrzahl von integrierten Schaltungen auf einem Substrat | |
DE102008048420A1 (de) | Chip-Anordnung und Verfahren zum Herstellen einer Chip-Anordnung | |
DE102004001829A1 (de) | Halbleitervorrichtung | |
DE112009004069T5 (de) | Integrierte-Schaltung-Befestigungsstruktur mitLötkugeln und Anschlussstiften | |
DE202011110802U1 (de) | Verbesserte mikroelektronische Stapelanordnungen mit mittigen Kontakten und verbessertem wärmetechnischem Kennwert | |
DE10142119B4 (de) | Elektronisches Bauteil und Verfahren zu seiner Herstellung | |
DE102007029713A1 (de) | Leiterplatte und Verfahren zu deren Herstellung | |
EP0219627B1 (de) | Mehrschichtige gedruckte Schaltungsplatte |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8328 | Change in the person/name/address of the agent |
Representative=s name: SEEGER SEEGER LINDNER PARTNERSCHAFT PATENTANWAELTE |