DE102012215438B4 - System mit einem High-Power-Chip und einem Low-Power-Chip, das niedrige Verbindungsparasitäten aufweist - Google Patents

System mit einem High-Power-Chip und einem Low-Power-Chip, das niedrige Verbindungsparasitäten aufweist Download PDF

Info

Publication number
DE102012215438B4
DE102012215438B4 DE102012215438.8A DE102012215438A DE102012215438B4 DE 102012215438 B4 DE102012215438 B4 DE 102012215438B4 DE 102012215438 A DE102012215438 A DE 102012215438A DE 102012215438 B4 DE102012215438 B4 DE 102012215438B4
Authority
DE
Germany
Prior art keywords
power chip
low
power
chip
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102012215438.8A
Other languages
English (en)
Other versions
DE102012215438A1 (de
Inventor
Abraham F. Yee
Joe Greco
Jun Zhai
Joseph Minacapelli
John Y. Chen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nvidia Corp
Original Assignee
Nvidia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nvidia Corp filed Critical Nvidia Corp
Publication of DE102012215438A1 publication Critical patent/DE102012215438A1/de
Application granted granted Critical
Publication of DE102012215438B4 publication Critical patent/DE102012215438B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Ein System (400, 500) aufweisend:einen ersten High-Power-Chip (101, 301), der an einer ersten Seite (118) eines Chip-Häusungssubstrats (110) angebracht ist,eine erste thermisch isolierende Schicht, und eine zweite thermisch isolierende Schicht;einen ersten Low-Power-Chip (102), der zwischen der ersten und zweiten thermisch isolierenden Schicht in das Chip-Häusungssubstrat eingebettet und mit dem ersten High-Power-Chip elektrisch verbunden ist, undeine Wärmeverteilungsschicht (401), die als eine der Schichten des Chip-Häusungssubstrats zwischen dem ersten High-Power-Chip und dem ersten Low-Power Chip und angrenzend zu und in Kontakt mit der dem ersten High-Power-Chip zugewandten Oberseite des ersten Low-Power-Chips zwischen der ersten und zweiten thermisch isolierenden Schicht in das Chip-Häusungssubstrat (110) eingebettet ist, und so konfiguriert ist, dass sie thermische Energie von dem ersten Low-Power-Chip wegleitet, wobei die Wärmeverteilungsschicht (401) Durchgangslöcher (405) aufweist, durch welche elektrische Verbindungen zwischen dem ersten Low-Power-Chip (102) und dem ersten High-Power-Chip (101, 301) verlaufen, ohne die Wärmeverteilungsschicht zu kontaktieren, wobei die Wärmeverteilungsschicht (401) aus einer Schicht aus metallischer Folie gebildet ist,wobei der High-Power-Chip bei normalem Betrieb mindestens 10 W Wärme erzeugt, und wobei der Low-Power-Chip bei normalem Betrieb weniger als 5 W Wärme erzeugt.

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Ausführungsformen der vorliegenden Erfindung beziehen sich generell auf Häusung („Packaging“) von integrierten Schaltungschips und spezifischer auf ein System mit einem High-Power-Chip und einem Low-Power-Chip.
  • Beschreibung der verwandten Technik
  • Bei der Häusung von integrierten Schaltungschips (IC) gibt es im Allgemeinen einen Kompromiss zwischen dem thermischen Management von Chips und anderen Vorrichtungen, die in einem Package enthalten sind, und der Leistung von diesen Vorrichtungen. Durch Anbringung von Speicherchips, passiven Vorrichtungen und anderen Low-Power-Bauteile eines IC-Packages so nahe wie möglich an der zentralen Verarbeitungseinheit (CPU) und anderen High-Power-Vorrichtungen in einem IC-Package werden insbesondere die Kommunikation zwischen Vorrichtungen in dem IC-Package beschleunigt und Häusungsparasitäten („packaging parasitics“) reduziert. Es ist allerdings bekannt, dass Wärme, die von High-Power-Chips erzeugt wird, Speicherchips und andere Vorrichtungen, die in der Nähe angeordnet sind, nachteilig beeinflussen kann. Folglich ist es thermisch nicht realisierbar, Speicherchips und passive Vorrichtungen direkt auf oder unter einer CPU oder einem anderen High-Power-Chip zu stapeln, wenn diese in einem einzigen IC-Package eingebaut werden. Eine solche Konfiguration begrenzt zwangsläufig die Leistung des High-Power-Chips oder riskiert, die Speicherchips zu beschädigen und/oder deren Leistung zu beeinflussen. Das Einbeziehen von Niedriger-Power-Chips („lower-power chips“) in einem einzigen IC-Package durch Anordnen solcher Chips neben den High-Power-Chips in dem IC-Package ist auch unerwünscht, da eine solche horizontal distribuierte Konfiguration zur Folge hat, dass das IC-Package eine unpraktisch große Grundfläche sowie einen längeren Verbindungsweg zwischen den Low-Power-Chips und den High-Power-Chips aufweist. Wie das Vorhergehende darstellt, besteht in der Technik ein Bedürfnis nach einem IC-Package für einen High-Power-Chip und einen Low-Power-Chip, die in unmittelbarer Nähe voneinander angeordnet sind, welches verhindert, dass der Low-Power-Chip überhitzt.
  • Aus der Druckschrift US 2010 / 0 309 704 A1 ist ein Montagesubstrat für einen Prozessor bekannt, wobei der Prozessor auf einer Bestückungsseite des Montagesubstrats durch mindestens eine Prozessorzwischenverbindung mit einem mikroelektronischer Chip, der in das Montagesubstrat eingebettet ist, verbunden ist.
  • Aus der Druckschrift WO 2008/ 067 258 A2 ist ein Halbleiterbauelement bekannt, wobei ein flächiges Substrat aus abwechselnden Schichten aus thermisch isolierenden und leitenden Materialien besteht, wobei ein Halbleiterchip in eine isolierende Schicht des Substrats eingebettet ist, wobei eine leitende Schicht zwischen einer Chipoberfläche und einer Substratoberfläche durch metallgefüllte Vias mit der Chipoberfläche verbunden ist.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Eine Ausführungsform der vorliegenden Erfindung beschreibt ein IC-System mit den Merkmalen des Patentanspruchs 1, in welchem Low-Power-Chips, z.B. Speicherchips, in der Nähe von einem oder mehreren High-Power-Chips, z.B. Logikchips, angeordnet sind, ohne an den Auswirkungen eines Überhitzens zu leiden. Das IC-System weist einen Low-Power-Chip, der in ein Häusungssubstrat („package substrat“) eingebettet ist, und einen High-Power-Logikchip auf, der auf dem Häusungssubstrat angebracht ist, um einen Stapel zu bilden. Da Bereiche des Häusungssubstrats den Low-Power-Chip von dem High-Power-Chip thermisch isolieren, kann der Low-Power-Chip in unmittelbarer Nähe des High-Power-Chips positioniert werden, ohne überhitzt zu werden.
  • Ein Vorteil der vorliegenden Erfindung ist, dass Speicherchips und andere Low-Power-Vorrichtungen in unmittelbarer Nähe von High-Power-Vorrichtungen in das gleiche IC-System positioniert werden können, ohne von den High-Power-Vorrichtungen überhitzt zu werden. Eine solche unmittelbare Nähe verkürzt vorteilhafterweise die Weglänge der Verbindungen zwischen den High-Power-Vorrichtungen und den Low-Power-Vorrichtungen, was die Leistung der Vorrichtungen verbessert und Verbindungsparasitäten innerhalb des IC-Systems reduziert.
  • Figurenliste
  • Damit die Art und Weise, in welcher die oben beschriebenen Merkmale der vorliegenden Erfindung im Detail verstanden werden können, mag eine spezifischere Beschreibung der oben kurz zusammengefassten Erfindung unter Bezugnahme auf Ausführungsformen, von denen einige in den angehängten Zeichnungen illustriert sind, geboten werden. Es ist aber zu beachten, dass die angehängten Zeichnungen nur typische Ausführungsformen dieser Erfindung illustrieren und deshalb nicht einschränkend für den Umfang der Erfindung aufzufassen sind, da die Erfindung andere gleich effektive Ausführungsformen zulassen mag.
    • 1 ist eine schematische Schnittansicht eines integrierten Schaltungs-(IC-)Systems gemäß einem nicht beanspruchten Beispiel;
    • 2 ist eine schematische Schnittansicht eines IC-Systems, das mehrere Low-Power-Chips aufweist, die einen High-Power-Chip teilweise überlappen, gemäß einem nicht beanspruchten Beispiel;
    • 3 ist eine schematische Schnittansicht eines IC-Packages, das mehrere High-Power-Chips aufweist, gemäß einem nicht beanspruchten Beispiel;
    • 4 ist eine schematische Schnittansicht eines IC-Packages mit einer Wärmeverteilungsschicht, die benachbart zu Low-Power-Chips angebracht ist, gemäß einer Ausführungsform der Erfindung; und
    • 5 ist eine schematische Schnittansicht eines IC-Packages mit einem High-Power-Chip, der an einer Seite eines Häusungssubstrats angeordnet ist, und zwei Low-Power-Chips, die in einer gestapelten Konfiguration angeordnet und in dem Häusungssubstrat eingebettet sind, gemäß einer Ausführungsform der Erfindung.
  • Zwecks Klarheit sind identische Bezugszeichen, wo zutreffend, zum Kennzeichnen identischer Elemente benutzt worden, die gemeinsam zwischen den Figuren sind. Es ist beabsichtigt, dass Merkmale einer Ausführungsform ohne weitere Beschreibung in anderen Ausführungsformen aufgenommen werden können.
  • DETAILLIERTE BESCHREIBUNG
  • 1 ist eine schematische Schnittansicht eines integrierten Schaltungs-(IC-)Systems 100 gemäß einem nicht beanspruchten Beispiel. Das IC-System 100 weist mehrere IC-Chips und/oder andere diskrete mikroelektronische Bauteile auf und ist konfiguriert, um diese Chips und Bauteile mit einer Gedruckten Leiterplatte 190 elektrisch und mechanisch zu verbinden. Das IC-System 100 weist eine vertikale Kombination, das heißt eine gestapelte Konfiguration, von einem High-Power-Chip 101 und einem Low-Power-Chip 102 auf, in welcher der Low-Power-Chip 102 von dem High-Power-Chip 101 thermisch isoliert ist und somit von dem High-Power-Chip 101 nicht signifikant beeinflusst wird.
  • Das IC-System 100 weist einen High-Power-Chip 101, einen Low-Power-Chip 102, ein Häusungssubstrat 110 und eine Mehrzahl von Häusungsanschlüssen 180 auf. Der High-Power-Chip 101 ist an einer Seite des Häusungssubstrats 110 angebracht, und das Low-Power-Chip 102 ist in dem Häusungssubstrat 110 eingebettet, so dass der Low-Power-Chip 102 von dem High-Power-Chip 101 thermisch isoliert ist. Da Bereiche des Häusungssubstrats 110 wie eine thermisch isolierende Schicht arbeiten, kann der Low-Power-Chip 102 so positioniert werden, dass er einen wesentlichen Bereich des High-Power-Chips 101 überlappt, ohne von der von dem High-Power-Chip 101 erzeugten Wärme nachteilig beeinflusst zu werden. Die Häusungsanschlüsse 180 stellen elektrische Verbindungen zwischen dem IC-System 100 und einer Gedruckten Leiterplatte (PCB) 190 bereit und mögen jede technisch brauchbare elektrische Chippackage-Verbindungen sein, die auf dem Gebiet bekannt sind, einschließlich einer Kugelgitteranordnung („Ball Grid Array“) (BGA), eines Kontaktstift-Rasterfeldes („Pin-Grid Array“) (PGA) und ähnliches.
  • Der High-Power-Chip 101 ist ein High-Power-Chip, wie beispielsweise eine zentrale Verarbeitungseinheit (CPU), eine Graphikverarbeitungseinheit (GPU), ein Applikationsprozessor oder eine andere Logikvorrichtung, oder jeder IC-Chip, der im Betrieb genügend Wärme erzeugt, um die Leistung des Low-Power-Chips 102 oder passiver Vorrichtungen, die innerhalb des IC-Systems 100 vorgesehen sind, nachteilig zu beeinflussen. Ein „High-Power-Chip“, wie hierin definiert, ist jeder IC-Chip, der im normalen Betrieb mindestens 10 W Wärme oder mehr erzeugt. Der High-Power-Chip 101 ist ein nicht eingekapseltes Die, das nicht in einem ChipTräger oder -Package aufgenommen ist. Der High-Power-Chip 101 ist auf einer Oberfläche 118 des Häusungssubstrats 110 angebracht und mit elektrischen Anschlüssen an der Oberfläche 118 des Häusungssubstrats 110 elektrisch verbunden. Die elektrischen Verbindungen zwischen dem High-Power-Chip 101 und dem Häusungssubstrat 110 mögen unter Verwendung eines jeden technisch brauchbaren Ansatz, der auf dem technischen Gebiet bekannt ist, gemacht werden, einschließlich Anlöten von Mikrobumps 105, die auf der Oberfläche 115 des High-Power-Chips 101 angebracht sind, an Verbindungspads („bond pads“) 113, die an der Oberfläche 118 des Häusungssubstrats 110 gebildet sind. Solche elektrische Verbindungen können alternativ durch mechanisches Einpressen eines PGA auf dem High-Power-Chip 101 in Durchgangsbohrungen oder Buchsen hinein, die in dem Häusungssubstrat 110 gebildet sind, gemacht werden. Wie in der in 1 dargestellt, ist der High-Power-Chip 101 mit Mikrobumps 105 konfiguriert, die den High-Power-Chip 101 elektrisch und mechanisch mit dem Häusungssubstrat 110 koppeln. Eine Unterfüllung 106 (vertikal kreuzschraffiert), Umspitzung („overmold“), oder jede anderen technisch anwendbaren Häusungstechniken können zum Schützen der elektrischen Verbindungen des High-Power-Chips 101 zu dem Häusungssubstrat 110 benutzt werden.
  • Wie gezeigt ist die Seite 115 des High-Power-Chips 101 gegen das Häusungssubstrat 110 montiert, und eine Gegenseite 116 des High-Power-Chips 101 ist von dem Häusungssubstrat 110 abgewandt und steht für eine Wärmesenke oder eine andere Kühlungseinrichtung, die daran anzubringen ist, zur Verfügung. Wie in der in 1 gezeigt, ist der High-Power-Chip 101 mit einer Kühlungseinrichtung 130 thermisch gekoppelt, welche einen Wärmeverteiler 131 aufweist, um die thermische Transmittanz des IC-Systems 100 zu erhöhen.
  • Der Low-Power-Chip 102 ist ein Low-Power-IC-Chip, der im Betrieb nicht genügend Wärme erzeugt, um die Leistung von benachbarten IC-Chips oder Vorrichtungen nachteilig zu beeinflussen. Ein „Low-Power-Chip“, wie hierin definiert, ist jeder IC-Chip, der im normalen Betrieb Wärme in einer Größenordnung von ungefähr 1 W erzeugt, das heißt nicht mehr als ungefähr 5 W. Der Low-Power-Chip 102 kann eine Speichervorrichtung, wie beispielsweise RAM, Flashspeicher etc., ein I/O-Chip oder jeder andere Chip, der bei normalem Betrieb nicht mehr als 5 W erzeugt, oder passive Vorrichtungen, die in dem IC-System 100 angeordnet sind, sein. Der Low-Power-Chip 102 mag ein nicht-gekapselter, oder „nacktes Silizium“-Speicherchip oder, in einer bevorzugten Ausführungsform, ein gekapselter und getesteter Speicherchip sein, der ein komplettes Package ist. Im letzteren Falle ist das Package, das den Low-Power-Chip 102 beinhaltet, ein „Niedrigprofil“-Package („low-profile package“), das dünn genug ist, um in das Häusungssubstrat 110 eingebettet zu werden. Der Low-Power-Chip 102 ist entgegengesetzt zu dem High-Power-Chip 101 in einer gestapelten Konfiguration angebracht und ist durch leitfähige Leiterbahnen, die in dem Häusungssubstrat 110 gebildet sind, mit der PCB 190 und dem High-Power-Chip 101 elektrisch verbunden. Die elektrische Verbindung zwischen dem Low-Power-Chip 102 und dem Häusungssubstrat 110 mag unter Verwendung von jedem technisch realisierbaren Ansatz gemacht werden, der auf dem Gebiet bekannt ist. Wie in der in 1 dargestellt, sind solche elektrischen Verbindungen zwischen dem Low-Power-Chip 102 und den leitfähigen Leiterbahnen 114 in dem Häusungssubstrat 110 unter Verwendung von kupfergefüllten Vias 123 gebildet, die während des Prozesses des Aufbauens des Häusungssubstrats 110 aus einem Kern 119 gebildet sind.
  • In einigen Ausführungsformen weist der Low-Power-Chip 102 Silizium-Durchkontaktierungen (TSVs) 125 auf, um elektrische Verbindungen zwischen dem Low-Power-Chip 102, dem High-Power-Chip 101 und der PCB 190 zu erleichtern. Die TSVs 125 stellen tatsächlich sehr kurze elektrische Verbindungen zwischen der Oberfläche des Low-Power-Chips 102, die der PCB 190 zugewandt ist, und der Oberfläche des Low-Power-Chips 102, die dem High-Power-Chip 101 zugewandt ist, bereit. Dies ist so, weil die elektrischen Verbindungen, die an dem Low-Power-Chip 102 angebracht sind, wie zum Beispiel Bondpads und ähnliches, normalerweise auf einer einzigen Seite des Low-Power-Chips 102 gefertigt sind, während es für den Low-Power-Chip 102 wünschenswert ist, elektrische Verbindungen mit Bauteilen auf beiden Seiten zu bilden, das heißt mit dem Häusungssubstrat 110 und mit der PCB 190. Somit kann der Low-Power-Chip 102 über die TSVs 125 in das IC-System 100 wie in 1 gezeigt eingebettet werden, und direkte elektrische Verbindungen können mit sowohl der PCB 190 als auch den leitfähigen Leiterbahnen 114 auf dem Häusungssubstrat 110 gemacht werden, wodurch Verbindungen sehr kurzer Weglänge zwischen dem Low-Power-Chip 102 und dem High-Power-Chip 101 gebildet werden. Die TSVs 125 sind „Mikrovias“, die durch den Low-Power-Chip 102 hindurch gebildet und mit einem leitfähigen Material wie zum Beispiel Lötzinn gebumped („bumped“) sind, um über die leitfähigen Leiterbahnen 114 elektrische Verbindungen direkt mit dem Low-Power-Chip 102 zu bilden.
  • Das Häusungssubstrat 110 bringt dem IC-System 100 strukturelle Steifigkeit sowie eine elektrische Schnittstelle zum Leiten von Eingabe- und Ausgabesignalen und Strom zwischen dem High-Power-Chip 101, dem Low-Power-Chip 102 und der gedruckten Leiterplatte 190 bei. Das Häusungssubstrat 110 ist ein steifes und thermisch isolierendes Substrat, an welchem der High-Power-Chip 101 angebracht und innerhalb dessen der Low-Power-Chip 102 eingebettet ist. In einigen Ausführungsformen ist das Häusungssubstrat 110 ein Laminatsubstrat und besteht aus einem Stapel von isolierenden Schichten 117 oder Laminaten, die auf den oberen und unteren Oberflächen des Kerns 119 aufgebaut sind. Verbindungsschichten 111 und Vias 112 sind, wie gezeigt, zwischen den isolierenden Laminatschichten gebildet, um leitfähige Leiterbahnen 114 zwischen dem Low-Power-Chip 102 und der PCB 110 und zwischen dem Low-Power-Chip 102 und dem High-Power-Chip 101 zu erzeugen. Vor der Bildung der Verbindungsschichten 111 und der Vias 112 wird ein Loch in dem Kern 119 gebildet und der Low-Power-Chip 102 wird darin positioniert. Die Vias 123 und die äußeren Schichten des Häusungssubstrats 110, das heißt die Verbindungsschichten 111 und die Isolierungsschichten 117, werden dann um den Low-Power-Chip 102 herum gebildet.
  • Auf diesem Fachgebiet sind etliche geeignete Materialien zur Herstellung von Laminatsubstraten weithin bekannt, die in Ausführungsformen der Erfindung benutzt werden, welche die erforderliche mechanische Festigkeit, elektrische Eigenschaften und wünschenswert niedrige thermische Leitfähigkeit aufweisen. Solche Materialien umfassen unter anderem FR-2 und FR-4, die traditionelle Epoxid-basierte Laminate sind, und die Harz-basierten Bismaleimide-Triazine (BT) von Mitsubishi Gas and Chemical.
  • FR-2 ist ein synthetisches harzgebondetes („resin bonded“) Papier, das eine thermische Leitfähigkeit im Bereich von etwa 0,2 W/(K-m) aufweist. FR-4 ist ein gewobenes Glasfasergewebe mit einem Epoxidharzbinder, das eine thermische Leitfähigkeit im Bereich von etwa 0,35 W/(K-m) aufweist. BT/Epoxid-Laminatsubstrate weisen auch eine thermische Leitfähigkeit im Bereich von etwa 0,35 W/(K-m) auf. Andere passend steife, elektrisch isolierende und thermisch isolierende Materialien, die eine thermische Leitfähigkeit von weniger als etwa 0,5 W/(K-m) aufweisen, können auch verwendet werden und fallen immer noch in den Bereich der Erfindung.
  • Zusätzlich zum Dienen als eine strukturelle Basis für das IC-System 100, leitet das Häusungssubstrat 110 auch Stromsignale, Erdsignale und Eingabe/Ausgabe-(I/O)-Signale zu und von dem High-Power-Chip 101, dem Low-Power-Chip 102 und der PCB 190 über leitfähige Leiterbahnen 114. Das Häusungssubstrat 110 ist dementsprechend mit Metallleitern zum Ausführen dieser Leitungsfunktion konfiguriert, das heißt mit Verbindungsschichten 111 und Vias 112. In einigen Ausführungsformen sind die Verbindungsschichten 111 Leiterbahnen, die aus Kupferfolie geätzt sind, die zu einem oder mehreren Laminaten bzw. einer oder mehreren Schichten des Häusungssubstrats 110 gebondet ist, und die Vias 112 sind mit Gold und/oder einer Schicht stromloser Vernickelung („electroless nickel“) platziert oder ausgeführt.
  • Da Bereiche oder Teile des Häusungssubstrats 110 zwischen dem High-Power-Chip 101 und dem Low-Power-Chip 102 angebracht sind, kann der Low-Power-Chip 102 so positioniert werden, dass er den High-Power-Chip 101 teilweise oder ganz überlappt, ohne überhitzt zu werden. Das Anordnen des Low-Power-Chip 102, so dass er den High-Power-Chip 101 teilweise oder ganz überlappt, hat eine bessere elektrische Leistung des High-Power-Chips 101 und des Low-Power-Chips 102 zur Folge, da der kürzere Leitweg der Verbindungen zwischen den Schaltkreisen eine schnellere Signalausbreitung und eine Reduktion in Rauschen, Übersprechen („cross-talk“) und anderen Parasitäten zur Folge hat. Bei der Entwicklung von elektronischen Schaltungen sind Parasitäten nicht beabsichtigte elektrische Effekte, einschließlich des Widerstands, der Kapazität und der Induktivität, die von der elektrischen Wechselwirkung der verschiedenen Bauteile und Leitungsstrukturen der Schaltung verursacht werden. Auf dem Gebiet der IC-Häusung werden Parasitäten von der Verbindung eines Chips mit externen Bauteilen verursacht, zum Beispiel IC-Bondpads, Bonddrähte, Package-Anschlüsse, leitfähige Leiterbahnen und ähnliches. Durch das Stapeln des High-Power-Chips 101 und des Low-Power-Chips 102 in einer überlappenden Konfiguration, wie in 1 dargestellt, wird die Länge der Verbindungen zwischen dem High-Power-Chip 101 und dem Low-Power-Chip 102 minimiert, und solche Parasitäten werden stark reduziert. Ferner wird die gesamte Grundfläche („footprint“) des IC-Systems 100 minimiert durch Stapeln des High-Power-Chips 101 und des Low-Power-Chips 102, wie gezeigt, so dass das IC-System 100 vorteilhafterweise kleiner ist, als ein IC-Package, in welchem ein High-Power-Chip 101 und ein Low-Power-Chip 102 nebeneinander bzw. Seite an Seite („side-by-side“) auf der gleichen Seite eines Häusungssubstrats positioniert sind.
  • Wie in der in 1 dargestellt, sind der High-Power-Chip 101 und der Low-Power-Chip 102 so positioniert, dass der High-Power-Chip 101 den Low-Power-Chip 102 komplett überlappt, wobei ein Stapel von Chips gebildet wird. In anderen Ausführungsformen werden die Vorteile des Positionierens des Low-Power-Chips 102 und des High-Power-Chips 101 in unmittelbarer Nähe voneinander realisiert, wenn der Low-Power-Chip 102 den High-Power-Chip 101 nur teilweise überlappt. 2 ist eine schematische Schnittansicht eines IC-Systems 200, das mehrere Low-Power-Chips 102 aufweist, die den High-Power-Chip 101 teilweise überlappen, gemäß einem nicht beanspruchten Beispiel. In dem IC-System 200 ist, wie gezeigt, jeder der Low-Power-Chips 102 von der Mitte des High-Power-Chips 101 versetzt und überlappt einen Rand 211 des High-Power-Chips 101. Da jeder der Low-Power-Chips 102 in der Nähe des High-Power-Chips 101 angebracht und von diesem nur durch das Häusungssubstrat 110 getrennt ist, ist die Weglänge der Verbindungen zwischen den Low-Power-Chips 102 und dem High-Power-Chip 101 sehr kurz. Die Verbindungen können insbesondere direkt durch die TSVs 125 des Low-Power-Chips 102 und die leitfähigen Leiterbahnen 114 des Häusungssubstrats 110 hindurch geführt werden. Es wird bemerkt, dass es in einem konventionellen PoP-Chipträger im Allgemeinen nicht thermisch praktikabel ist, eine oder mehrere Low-Power-Chips 102 so zu positionieren, dass sie mit einer High-Power-Logikvorrichtung, wie eine CPU oder eine GPU, im Wesentlichen überlappend sind, da die große Leistung („high power“) und die erhebliche Wärmeerzeugung der Logikvorrichtung die Leistung und Zuverlässigkeit des Low-Power-Chips 102 nachteilig beeinflussen.
  • In einer Ausführungsform sind die Low-Power-Chips 102 durch eine Lücke 250 getrennt, oder sie sind von dem High-Power-Chip 101 versetzt, so dass die elektrischen Verbindungen 260 direkt zu dem High-Power-Chip 101 geführt werden können von der PCB 190 und durch das Häusungssubstrat 110. Elektrische Verbindungen 260 mögen zum Versorgen des High-Power-Chips 101 mit Energie- und/oder Erdsignalen benutzt werden. In einer anderen Ausführungsform sind I/O-Signalleitungen 270 in der Lücke 250 angebracht und verbinden die Low-Power-Chips 102 mit dem High-Power-Chip 101, entweder anstelle von oder zusätzlich zu der Verwendung von TSVs 125 in den Low-Power-Chips 102.
  • Gemäß einigen Ausführungsformen weist ein IC-System zwei oder mehr High-Power-Logikchips auf. 3 ist eine schematische Schnittansicht eines IC-Systems 300, das mehrere High-Power-Chips 301, 302 aufweist, gemäß einem nicht beanspruchten Beispiel. Das IC-System 300 ist bezüglich der Organisation und des Betriebs dem IC-System 100 im Wesentlichen ähnlich, abgesehen davon, dass das IC-System 300 zwei High-Power-Logikchips 301, 302 und einen Interposer 350 aufweist. Jeder der High-Power-Chips 301, 302 mag eine Logikvorrichtung sein, wie zum Beispiel eine CPU oder eine GPU, die im Betrieb genügend Wärme erzeugt, um die Leistung benachbarter Low-Power-Chips 102A, 102B und/oder passiver Vorrichtungen in dem IC-System 300 nachteilig zu beeinflussen. Aufgrund der erheblichen Anforderungen bezüglich thermischer Transmittanz für jeder der High-Power-Logikchips 301, 302 sind die High-Power-Logikchips 301, 302 nicht gestapelt. Stattdessen sind die High-Power-Logikchips 301, 302 in einer Seite-bei-Seite-Konfiguration angeordnet, was das Anbringen einer Kühleinrichtung 130 direkt darauf erleichtert, wie gezeigt. In einigen Ausführungsformen ist der Low-Power-Chip 102A zur Verwendung mit dem High-Power-Logikchip 301 konfiguriert und der Low-Power-Chip 102B zur Verwendung mit dem High-Power-Logikchip 302 konfiguriert. In einigen Ausführungsformen mag das IC-System 300 einen oder mehreren zusätzlichen IC-Chips aufweisen, die zusätzlich zu den High-Power-Chips 301, 302 auf dem Interposer 350 angebracht sind. Solche zusätzlichen IC-Chips können zum Beispiel einen oder mehrere globales-Positionsbestimmungssystem-(GPS-)Chips, Radiofrequenz-(RF-)Transceiver-Chips, Wi-Fi-Chips und ähnlichen aufweisen.
  • Die High-Power-Logikchips 301, 302 sind mit dem Interposer 350 gekoppelt, welcher eine intermediäre Schicht oder Struktur ist, die elektrische Verbindungen zwischen den High-Power-Logikchips 301, 302, den Low-Power-Chips 102A, 102B und der PCB 190 bereitstellt. In einigen Ausführungsformen ist der Interposer 350 aus Silizium- oder Glassubstrat gebildet und mit mehreren Schichten von Metallverbindungen und Vias konfiguriert, um die besagten elektrischen Verbindungen bereitzustellen. In einigen Ausführungsformen weist der Interposer 350 Silizium-Durchkontaktierungen 351 auf, die in ihrer Struktur den TSVs 125 in den in 1 gezeigten Low-Power-Speicherchips 102 ähnlich sind. Die Silizium-Durchkontaktierungen 351 stellen sehr kurze elektrische Verbindungen zwischen dem High-Power-Chip 101 und dem Häusungssubstrat 110 bereit. Der Interposer 350 mag mit C4 Lötperlen 352, abgeschiedenen („deposited“) Mikrobumps oder Lötkugeln, die an Verbindungspads 113 auf dem Häusungssubstrat 110 angelötet sind, elektrisch und mechanisch an das Häusungssubstrat 110 gekoppelt sein.
  • Wie in 3 gezeigt, stellt der Interposer 350 zusätzliche thermische Isolierung zwischen den High-Power-Logikchips 301, 302 und den Low-Power-Chips 102a, 102b bereit. Somit unterstützt die Verwendung des Interposers 350 eine Hochgeschwindigkeitsausbreitung von Signalen zwischen den High-Power-Logikchips 301 und 302 und verbessert die thermische Isolierung der Low-Power-Chips 102A, 102B von den High-Power-Logikchips 301, 302.
  • Gemäß einigen Ausführungsformen weist ein IC-System eine Wärmeverteilungsschicht auf, die in einem Häusungssubstrat eingebettet und angrenzend an einem Low-Power-Chip in dem IC-System angebracht ist, um die thermische Transmittanz des Low-Power-Chips zu erhöhen. 4 ist eine schematische Schnittansicht eines IC-Systems 400 mit einer Wärmeverteilungsschicht 401, die in einem Häusungssubstrat eingebettet ist, gemäß einer Ausführungsform der Erfindung. Die Wärmeverteilungsschicht 401 ist, wie gezeigt, als eine Schicht des Häusungssubstrats 410 gebildet und ist so angebracht, dass sie in Kontakt mit den Low-Power-Chips 102 ist. Die Wärmeverteilungsschicht 401, die auch als ein „Wärmerohr“ bezeichnet wird, weist ein Material auf, das eine hohe thermische Leitfähigkeit hat, wie zum Beispiel Kupfer oder Aluminium. Die Wärmeverteilungsschicht 401 ist zum Ableiten thermischer Energie, die von den Low-Power-Chips 102 erzeugt worden ist, weg von den Low-Power-Chips 102 konfiguriert, und reduziert damit das Risiko eines Überhitzens der Low-Power-Chips 102 beim Betrieb des IC-Systems 400. In einigen Ausführungsformen ist die Wärmeverteilungsschicht 401 aus einer oder mehrerer Metallfolienschichten gebildet, deren Dicke von einem Fachmann ohne Weiteres anhand der Grundfläche des IC-Systems 400 und der Wärmeerzeugung der Low-Power-Chips 102 und des High-Power-Chips 101 bestimmt werden kann. In einigen Ausführungsformen weist die Wärmeverteilungsschicht 401 Durchgangslöcher 405 auf, um zu gestatten, dass Verbindungen zwischen den Low-Power-Chips 102 und dem High-Power-Chip 101 verlaufen, ohne die Wärmeverteilungsschicht 401 zu kontaktieren. In einigen Ausführungsformen mag einer oder mehr der Low-Power-Chips 102 in der Nähe eines Randes des IC-Systems 400 angebracht sein, um den Wärmeabbau von den Low-Power-Chips 102 zu verstärken.
  • In noch einer weiteren Ausführungsform der Erfindung weist ein IC-System einen Stapel von mehreren Speicherchips auf, der so positioniert ist, dass er im Wesentlichen einen High-Power-Logikchip überlappt, und dabei die Grundfläche des IC-Systems reduziert, wenn das IC-System mehrere Speicherchips aufweist. 5 ist eine schematische Schnittansicht eines IC-Systems 500 mit einem High-Power-Chip 101, der auf einer Seite des Häusungssubstrats 110 angebracht ist, und zwei Low-Power-Chips 102, die in einer gestapelten Konfiguration angeordnet und in dem Häusungssubstrat 110 eingebettet sind, gemäß einer Ausführungsform der Erfindung. Da die Low-Power-Chips 102, wie gezeigt, gestapelt sind, können mehrere Low-Power-Chips 102 in das IC-System 500 eingefügt werden, ohne die Grundfläche des IC-Systems 500 zu vergrößern.
  • In einer solchen Ausführungsform mögen eine oder mehrere Wärmeverteilungsschichten 401 so angebracht werden, dass sie in Kontakt mit einem oder mehreren von den Low-Power-Chips 102 sind. In einigen Ausführungsformen mögen die Wärmeverteilungsschichten 401 angrenzend zu und in Kontakt mit jedem der Low-Power-Chips 102 und/oder zwischen den Low-Power-Chips 102 angebracht werden. In einigen Ausführungsformen ist die Wärmeverteilungsschicht 401 als eine der Schichten gebildet, die im Laufe des Prozesses des Aufbauens des Häusungssubstrats 110 auf den Kern 119 abgeschieden oder in anderer Weise befestigt sind. Die Wärmeverteilungsschicht 401 weist Durchgangslöcher 405 auf, die erlauben, dass Verbindungen zwischen den Low-Power-Chips 102 und dem Häusungssubstrat 110 verlaufen. TSVs 125, wie in Verbindung mit 1 oben beschrieben, stellen Verbindungen zwischen den Low-Power-Chips 102 und dem High-Power-Chip 101 bereit, die eine sehr kurze Weglänge aufweisen, wodurch Verbindungsparasitäten minimiert und Signalausbreitung in dem IC-System 500 maximiert werden. Des Weiteren werden die Low-Power-Chips 102 in dem IC-System 500 keinem Überhitzen ausgesetzt, erstens weil das Häusungssubstrat 110 eine erhebliche thermische Isolierung der Low-Power-Chips 102 von dem High-Power-Chip 101 bereitstellt, und zweitens weil die Wärmeverteilungsschichten 401 die thermische Transmittanz von den Low-Power-Chips 102 erhöht, um Wärme abzuleiten, die von den Low-Power-Chips 102 erzeugt werden.
  • Zusammengefasst stellen Ausführungsformen der Erfindung ein IC-System bereit, in welchem Low-Power-Chips in der Nähe von einem oder mehreren High-Power-Chips innerhalb des gleichen IC-Systems angebracht sind ohne die Effekte eines Überhitzens zu leiden. Des Weiteren verkürzt eine solche unmittelbare Nähe in vorteilhafter Weise die Weglänge der Verbindungen zwischen den High- und Low-Power-Vorrichtungen, was die Leistung der Vorrichtung verbessert und die Verbindungsparasitäten in dem IC-System reduziert.

Claims (4)

  1. Ein System (400, 500) aufweisend: einen ersten High-Power-Chip (101, 301), der an einer ersten Seite (118) eines Chip-Häusungssubstrats (110) angebracht ist, eine erste thermisch isolierende Schicht, und eine zweite thermisch isolierende Schicht; einen ersten Low-Power-Chip (102), der zwischen der ersten und zweiten thermisch isolierenden Schicht in das Chip-Häusungssubstrat eingebettet und mit dem ersten High-Power-Chip elektrisch verbunden ist, und eine Wärmeverteilungsschicht (401), die als eine der Schichten des Chip-Häusungssubstrats zwischen dem ersten High-Power-Chip und dem ersten Low-Power Chip und angrenzend zu und in Kontakt mit der dem ersten High-Power-Chip zugewandten Oberseite des ersten Low-Power-Chips zwischen der ersten und zweiten thermisch isolierenden Schicht in das Chip-Häusungssubstrat (110) eingebettet ist, und so konfiguriert ist, dass sie thermische Energie von dem ersten Low-Power-Chip wegleitet, wobei die Wärmeverteilungsschicht (401) Durchgangslöcher (405) aufweist, durch welche elektrische Verbindungen zwischen dem ersten Low-Power-Chip (102) und dem ersten High-Power-Chip (101, 301) verlaufen, ohne die Wärmeverteilungsschicht zu kontaktieren, wobei die Wärmeverteilungsschicht (401) aus einer Schicht aus metallischer Folie gebildet ist, wobei der High-Power-Chip bei normalem Betrieb mindestens 10 W Wärme erzeugt, und wobei der Low-Power-Chip bei normalem Betrieb weniger als 5 W Wärme erzeugt.
  2. Das System (400, 500) gemäß Anspruch 1, wobei der erste Low-PowerChip (102) mit dem ersten High-Power-Chip (101, 301) durch eine Silizium-Durchkontaktierung (125), die in dem ersten Low-Power-Chip gebildet ist, elektrisch verbunden ist.
  3. Das System (400, 500) gemäß Anspruch 1, ferner aufweisend einen zweiten High-Power-Chip (302), der an der ersten Seite (118) des Chip-Häusungssubstrats (110) benachbart zu dem ersten High-Power-Chip (301) angebracht ist.
  4. Das System (400, 500) gemäß Anspruch 1, wobei das Chip-Häusungssubstrat (110) ein wärmeisolierendes Material aufweist, welches Material eine thermische Leitfähigkeit von weniger als etwa 0,5 W/mK aufweist.
DE102012215438.8A 2011-09-07 2012-08-30 System mit einem High-Power-Chip und einem Low-Power-Chip, das niedrige Verbindungsparasitäten aufweist Active DE102012215438B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/227,328 2011-09-07
US13/227,328 US9728481B2 (en) 2011-09-07 2011-09-07 System with a high power chip and a low power chip having low interconnect parasitics

Publications (2)

Publication Number Publication Date
DE102012215438A1 DE102012215438A1 (de) 2013-03-07
DE102012215438B4 true DE102012215438B4 (de) 2020-07-30

Family

ID=47074998

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012215438.8A Active DE102012215438B4 (de) 2011-09-07 2012-08-30 System mit einem High-Power-Chip und einem Low-Power-Chip, das niedrige Verbindungsparasitäten aufweist

Country Status (5)

Country Link
US (1) US9728481B2 (de)
CN (1) CN103000619A (de)
DE (1) DE102012215438B4 (de)
GB (1) GB2494516B (de)
TW (1) TWI515844B (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2780776A4 (de) * 2011-11-15 2015-08-26 Henkel US IP LLC Elektronische vorrichtungen mit thermisch isolierenden schichten
EP2780775A4 (de) * 2011-11-15 2015-08-26 Henkel IP & Holding GmbH Elektronische vorrichtungen mit thermisch isolierenden schichten
US20140133105A1 (en) * 2012-11-09 2014-05-15 Nvidia Corporation Method of embedding cpu/gpu/logic chip into a substrate of a package-on-package structure
US9520378B2 (en) * 2012-12-21 2016-12-13 Intel Corporation Thermal matched composite die
US9305131B2 (en) * 2013-12-03 2016-04-05 Mediatek Inc. Method for flip chip packaging co-design
TWI657132B (zh) 2013-12-19 2019-04-21 德商漢高智慧財產控股公司 具有基質及經密封相變材料分散於其中之組合物及以其組裝之電子裝置
US9502469B2 (en) * 2014-10-29 2016-11-22 Qualcomm Incorporated Electrically reconfigurable interposer with built-in resistive memory
KR102285332B1 (ko) * 2014-11-11 2021-08-04 삼성전자주식회사 반도체 패키지 및 이를 포함하는 반도체 장치
US10236209B2 (en) * 2014-12-24 2019-03-19 Intel Corporation Passive components in vias in a stacked integrated circuit package
JP6361821B2 (ja) * 2015-04-27 2018-07-25 富士電機株式会社 半導体装置
US10373922B2 (en) 2015-06-04 2019-08-06 Micron Technology, Inc. Methods of manufacturing a multi-device package
US9425171B1 (en) * 2015-06-25 2016-08-23 Nvidia Corporation Removable substrate for controlling warpage of an integrated circuit package
US9543270B1 (en) * 2015-07-31 2017-01-10 Inotera Memories, Inc. Multi-device package and manufacturing method thereof
KR102556052B1 (ko) 2015-12-23 2023-07-14 삼성전자주식회사 시스템 모듈과 이를 포함하는 모바일 컴퓨팅 장치
US20170373011A1 (en) * 2016-06-28 2017-12-28 General Electric Company Semiconductor die backside devices and methods of fabrication thereof
US10308480B2 (en) 2016-07-08 2019-06-04 Otis Elevator Company Embedded power module
US9966341B1 (en) 2016-10-31 2018-05-08 Infineon Technologies Americas Corp. Input/output pins for chip-embedded substrate
WO2019075205A1 (en) * 2017-10-11 2019-04-18 Octavo Systems Llc HIGH PERFORMANCE MODULE FOR SIP
CN111682003B (zh) * 2019-03-11 2024-04-19 奥特斯奥地利科技与系统技术有限公司 包括具有竖向贯通连接件的部件的部件承载件
US10872835B1 (en) * 2019-07-03 2020-12-22 Micron Technology, Inc. Semiconductor assemblies including vertically integrated circuits and methods of manufacturing the same
CN114585159A (zh) * 2022-02-24 2022-06-03 平头哥(上海)半导体技术有限公司 电子组件及电子组件设置供电电路的方法
WO2024020852A1 (en) * 2022-07-27 2024-02-01 Nvidia Corporation Stacked power design in card-based computing device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040056344A1 (en) * 2001-11-22 2004-03-25 Tsuyoshi Ogawa Multi-chip circuit module and method for producing the same
DE102007006191A1 (de) * 2006-02-21 2007-08-30 Qimonda Ag Speichermodulvorrichtung
WO2008067258A2 (en) * 2006-11-29 2008-06-05 Texas Instruments Incorporated Semiconductor chip embedded in an insulator and having two-way heat extraction
US20100148316A1 (en) * 2008-12-11 2010-06-17 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Topside and Bottom-side Interconnect Structures Around Core Die with TSV
US20100309704A1 (en) * 2009-06-05 2010-12-09 Sriram Dattaguru In-pakage microelectronic apparatus, and methods of using same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6292366B1 (en) * 2000-06-26 2001-09-18 Intel Corporation Printed circuit board with embedded integrated circuit
TW567601B (en) 2002-10-18 2003-12-21 Siliconware Precision Industries Co Ltd Module device of stacked semiconductor package and method for fabricating the same
DE10360708B4 (de) 2003-12-19 2008-04-10 Infineon Technologies Ag Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben
TWI245388B (en) 2005-01-06 2005-12-11 Phoenix Prec Technology Corp Three dimensional package structure of semiconductor chip embedded in substrate and method for fabricating the same
TWI260056B (en) 2005-02-01 2006-08-11 Phoenix Prec Technology Corp Module structure having an embedded chip
CN101288351B (zh) 2005-10-14 2011-04-20 株式会社藤仓 印刷布线基板及印刷布线基板的制造方法
KR101037229B1 (ko) * 2006-04-27 2011-05-25 스미토모 베이클리트 컴퍼니 리미티드 반도체 장치 및 반도체 장치의 제조 방법
US7400033B1 (en) 2006-12-29 2008-07-15 Intel Corporation Package on package design to improve functionality and efficiency
TWI335652B (en) 2007-04-04 2011-01-01 Unimicron Technology Corp Stacked packing module
US20100127407A1 (en) 2008-11-25 2010-05-27 Leblanc John Two-sided substrateless multichip module and method of manufacturing same
US7863100B2 (en) 2009-03-20 2011-01-04 Stats Chippac Ltd. Integrated circuit packaging system with layered packaging and method of manufacture thereof
US8125066B1 (en) 2009-07-13 2012-02-28 Altera Corporation Package on package configurations with embedded solder balls and interposal layer
KR101710178B1 (ko) 2010-06-29 2017-02-24 삼성전자 주식회사 임베디이드 칩 온 칩 패키지 및 이를 포함하는 패키지 온 패키지
US9269685B2 (en) * 2011-05-09 2016-02-23 Infineon Technologies Ag Integrated circuit package and packaging methods

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040056344A1 (en) * 2001-11-22 2004-03-25 Tsuyoshi Ogawa Multi-chip circuit module and method for producing the same
DE102007006191A1 (de) * 2006-02-21 2007-08-30 Qimonda Ag Speichermodulvorrichtung
WO2008067258A2 (en) * 2006-11-29 2008-06-05 Texas Instruments Incorporated Semiconductor chip embedded in an insulator and having two-way heat extraction
US20100148316A1 (en) * 2008-12-11 2010-06-17 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Topside and Bottom-side Interconnect Structures Around Core Die with TSV
US20100309704A1 (en) * 2009-06-05 2010-12-09 Sriram Dattaguru In-pakage microelectronic apparatus, and methods of using same

Also Published As

Publication number Publication date
TWI515844B (zh) 2016-01-01
TW201322384A (zh) 2013-06-01
DE102012215438A1 (de) 2013-03-07
US9728481B2 (en) 2017-08-08
US20130058067A1 (en) 2013-03-07
GB2494516B (en) 2016-02-17
CN103000619A (zh) 2013-03-27
GB201215471D0 (en) 2012-10-17
GB2494516A (en) 2013-03-13

Similar Documents

Publication Publication Date Title
DE102012215438B4 (de) System mit einem High-Power-Chip und einem Low-Power-Chip, das niedrige Verbindungsparasitäten aufweist
DE102013018599B4 (de) Verfahren zur Einbettung eines CPU/GPU/LOGIC-Chips in ein Substrat einer Gehäuse-auf-Gehäuse-Struktur
DE102013207326B4 (de) Hoch-Dichte-3D-Paket
DE102013018140B4 (de) Chip mit Gehäuse unter Verwendung eines Zwischenelementesubstrats mit durch Silizium hindurchgehenden Durchführungen
DE112012002506B4 (de) Mikroelektronische Vorrichtung, Stapelchippackung und Rechnersystem, das diese enthält, Verfahren zur Herstellung eines Mehrfachkanalkommunikationsweges in dieser und Verfahren zum Ermöglichen einer elektrischen Kommunikation zwischen Komponenten einer Stapelchippackung
DE112009002155B4 (de) Computersystem mit einer Hauptplatinenbaugruppe mit einem Gehäuse über einem direkt auf der Hauptplatine angebrachten Chip und Verfahren zu dessen Herstellung
DE102014108992B4 (de) Fließverhalten von Unterfüllmaterial für reduzierte Abstände zwischen den Chiplagen in Halbleiterpaketen
DE112009005576B4 (de) Mikroelektronisches Package und Verfahren zur Herstellung eines mikroelektronischen Packages
DE102014111829B4 (de) Ein Halbleitermodul und ein Verfahren zu dessen Fabrikation durch erweiterte Einbettungstechnologien
DE112007003111B4 (de) Verfahren zum Aufnehmen bestehender Siliziumchips in dreidimensional integrierte Stapel, Vorrichtung und System
CN104064551B (zh) 一种芯片堆叠封装结构和电子设备
DE102008040900B4 (de) Gestapelte IC-Struktur und Verfahren zum Bilden einer gestapelten IC-Struktur
DE102012103784B4 (de) Chipgehäusemodul für einen Chip, Gehäuse-auf-Gehäuse-Stapel und Verfahren zum Bilden eines Chipgehäusemoduls
DE102010016566B4 (de) Halbleiterbaustein mit mehreren Chips und Substrat in einer Metallkappe sowie Verfahren zur Herstellung eines solchen Halbleiterbausteins
DE102020122699A1 (de) Hochdichte zwischenverbindungen für integrierter-schaltkreis-gehäuse
DE112006002686T5 (de) Integrierte Mikrokanäle für 3D Through-Silicon-Architekturen
DE102014108328A1 (de) Gehäusebaugruppe für eingebettete Chips und zugehörige Techniken und Konfigurationen
DE10147084A1 (de) Halbleitervorrichtung vom gestapelten Typ
DE112019001942T5 (de) Packungsstrukturen und -verfahren für integrierte antennen-arrays
DE102007037543A1 (de) Gehäuse für eine integrierte Schaltung mit einer Wärmeabgabeeinheit und Verfahren zu dessen Herstellung
DE19821715A1 (de) Gehäuse mit einem Schaltkreisbauelement
DE102013018601A1 (de) Verbesserung des thermischen Verhaltens eines Logikchips in einer Gehäuse-auf-Gehäuse-Struktur
DE102020122692A1 (de) Organische interposer für integrierter-schaltkreis-gehäuse
DE102004001829A1 (de) Halbleitervorrichtung
DE102013111569B4 (de) Halbleiterpackages mit integrierter Antenne und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R082 Change of representative

Representative=s name: KRAUS & WEISERT PATENTANWAELTE PARTGMBB, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final