DE112019001942T5 - Packungsstrukturen und -verfahren für integrierte antennen-arrays - Google Patents

Packungsstrukturen und -verfahren für integrierte antennen-arrays Download PDF

Info

Publication number
DE112019001942T5
DE112019001942T5 DE112019001942.2T DE112019001942T DE112019001942T5 DE 112019001942 T5 DE112019001942 T5 DE 112019001942T5 DE 112019001942 T DE112019001942 T DE 112019001942T DE 112019001942 T5 DE112019001942 T5 DE 112019001942T5
Authority
DE
Germany
Prior art keywords
sub
antenna array
pattern
package
antenna
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112019001942.2T
Other languages
English (en)
Inventor
Xiaoxiong Gu
Duixian Liu
Christian Wilhelmus Baks
Alberto Valdes Garcia
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE112019001942T5 publication Critical patent/DE112019001942T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • H01Q21/065—Patch antenna array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/0087—Apparatus or processes specially adapted for manufacturing antenna arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32235—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15323—Connection portion the connection portion being formed on the die mounting surface of the substrate being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Wire Bonding (AREA)
  • Support Of Aerials (AREA)

Abstract

Eine Vorrichtung enthält eine Abdeckung einer Antennen-Array-Packung, die eine Abstrahlfläche, eine der Abstrahlfläche gegenüber angeordnete Passfläche und ein Array von Antennen-Array-Teilmustern aufweist, wobei jedes Antennen-Array-Teilmuster zumindest ein Antennenelement aufweist. Die Antennen-Array-Packung enthält darüber hinaus ein Array von Teilmuster-Schnittstellenpackungen, das an die Passfläche der Abdeckung der Antennen-Array-Packung gepasst ist. Jede Teilmuster-Schnittstellenpackung des Arrays von Teilmuster-Schnittstellenpackungen weist einen Packungsträger, eine integrierte Teilmusterschaltung, die elektrisch und mechanisch mit dem Packungsträger verbunden ist, und einen Satz von Schnittstellenleitungen auf, die den Antennenelementen des Antennen-Array-Teilmusters entsprechen, das der Teilmuster-Schnittstellenpackung entspricht. Verfahren zum Montieren der obigen Vorrichtung in eine Host-Schaltung werden ebenfalls hierin offenbart.

Description

  • HINTERGRUND
  • Die Erfindung bezieht sich allgemein auf Packungsstrukturen für drahtlose Einheiten und im Besonderen auf Techniken zum Packen von Antennen-Array-Strukturen mit Halbleiter-Chips wie zum Beispiel integrierten mm-Wellen-HF-Schaltungen zum Ausbilden kompakter, integrierter drahtloser Datenübertragungssysteme.
  • Beim Erstellen von drahtlosen Datenübertragungs-Packungsstrukturen mit integrierten Antennen-Arrays ist es wichtig, Packungskonstruktionen zu implementieren, die geeignete Antenneneigenschaften (z.B. hohe Effizienz, große Bandbreite, gute Strahlungseigenschaften usw.) und eine geeignete Konfigurierbarkeit des Arrays (z.B. Antennenelemente in Zeilen und Spalten) bereitstellen und gleichzeitig kostengünstige und zuverlässige Packungslösungen bereitstellen.
  • Zu typischen Ansätzen zum Packen von drahtlosen Datenübertragungssystemen zählen ein Erstellen einer Einzelpackung oder modulares Packen. Das Verwenden einer Einzelpackung erfordert ein Erstellen einer vollständig angepassten Packung für jede mögliche Antennenkonfiguration, die möglicherweise benötigt wird. Ein solcher Ansatz erhöht die Konstruktionskosten im Vorfeld, die Kosten der Nachbearbeitung in der Fertigung und die Lagerkosten. Ein modulares Packen senkt die oben genannten Kosten, verschlechtert jedoch die Einheitlichkeit und/oder die Genauigkeit der Platzierung der Antennenelemente großer Antennen-Arrays relativ zueinander und verringert dadurch die Leistungsfähigkeit der Antenne.
  • KURZDARSTELLUNG DER ERFINDUNG
  • Bei einer Ausführungsform der Erfindung enthält eine Vorrichtung eine Abdeckung einer Antennen-Array-Packung, die eine Abstrahlfläche, eine der Abstrahlfläche gegenüber angeordnete Passfläche und ein Array von Antennen-Array-Teilmustern aufweist, wobei jedes Antennen-Array-Teilmuster zumindest ein Antennenelement aufweist. Die Antennen-Array-Packung enthält darüber hinaus ein Array von Teilmuster-Schnittstellenpackungen, das an die Passfläche der Abdeckung der Antennen-Array-Packung gepasst ist. Jede Teilmuster-Schnittstellenpackung kann einen Packungsträger; eine integrierte Teilmusterschaltung, die elektrisch und mechanisch mit dem Packungsträger verbunden ist; und einen Satz von Schnittstellenleitungen aufweisen, die den Antennenelementen des Antennen-Array-Teilmusters entsprechen, das der Teilmuster-Schnittstellenpackung entspricht.
  • Jede Teilmuster-Schnittstellenpackung kann unterhalb eines entsprechenden Antennen-Array-Teilmusters des Arrays von Antennen-Array-Teilmustern angeordnet sein. Die integrierte Teilmusterschaltung kann durch Flip-Chip-Montage mit dem Packungsträger verbunden sein, und die Antennen-Array-Packung, die den Packungsträger enthält, kann auf einer Host-Schaltung montiert sein. Beispielsweise kann die Antennen-Array-Packung über einen Kugelgitter-Array(ball grid array, BGA)- oder einen Kontaktflächengitter-Array(land grid array, LGA)-Sockel auf der Host-Schaltung montiert sein. Die Host-Schaltung kann einen oder mehrere Kühlkörper aufweisen, die über eine Mehrzahl von Wärmeleitungen thermisch mit den integrierten Teilmusterschaltungen verbunden sind.
  • Verfahren zum Montieren der obigen Vorrichtung in eine Host-Schaltung werden ebenfalls hierin offenbart. Bei einer Ausführungsform der Erfindung enthält ein erstes Verfahren ein Bereitstellen der Abdeckung der Antennen-Array-Packung, ein Bereitstellen der Teilmuster-Schnittstellenpackungen, ein Passen der Mehrzahl von Teilmuster-Schnittstellenpackungen an die Passfläche der Abdeckung der Antennen-Array-Packung, um eine Antennen-Array-Packung herzustellen, und ein Montieren der Antennen-Array-Packung auf eine Host-Schaltung. Bei einer Ausführungsform der Erfindung enthält ein zweites Verfahren ein Bereitstellen der Abdeckung der Antennen-Array-Packung, ein Bereitstellen der Teilmuster-Schnittstellenpackungen und ein Montieren der Mehrzahl von Teilmuster-Schnittstellenpackungen auf eine Host-Schaltung. Das zweite Verfahren enthält darüber hinaus ein Passen der Mehrzahl von Teilmuster-Schnittstellenpackungen an die Passfläche der Abdeckung der Antennen-Array-Packung nach dem Montieren der Mehrzahl von Teilmuster-Schnittstellenpackungen auf die Host-Schaltung.
  • Die oben beschriebenen Vorrichtungen und Verfahren ermöglichen ein Bereitstellen von drahtlosen Datenübertragungssystemen mit gesenkten Konstruktionskosten im Vorfeld, Kosten der Nachbearbeitung in der Fertigung und Lagerkosten, ohne die Einheitlichkeit und die Genauigkeit der Platzierung der durch diese Systeme verwendeten Antennenelemente zu verschlechtern.
  • Figurenliste
  • Zum besseren Verständnis der Vorteile der Ausführungsformen der Erfindung erfolgt eine genauere Beschreibung der oben kurz beschriebenen Ausführungsformen unter Bezugnahme auf bestimmte Ausführungsformen, die in den beigefügten Zeichnungen veranschaulicht werden. In dem Verständnis, dass diese Zeichnungen lediglich einige Ausführungsformen der Erfindung darstellen und daher nicht so zu verstehen sind, dass sie den Umfang einschränken, werden die Ausführungsformen der Erfindung genauer und ausführlicher mithilfe der beigefügten Zeichnungen beschrieben und erläutert, in denen:
    • Die 1A, 1B und 1C Veranschaulichungen von Querschnittansichten von Antennen-Array-Packungen gemäß Ausführungsformen der Erfindung sind;
    • die 2A, 2B und 2C Veranschaulichungen von Draufsichten auf Abdeckungen von Antennen-Arrays gemäß Ausführungsformen der Erfindung sind;
    • die 3A, 3B und 3C Veranschaulichungen von Querschnittansichten von Antennen-Array-Packungen mit Abstandshalterrahmen gemäß Ausführungsformen der Erfindung sind; und
    • die 4A und 4B Ablaufpläne von Beispielen für ein Verfahren zum Fertigen von Antennensystemen gemäß Ausführungsformen der Erfindung sind.
  • AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
  • In dieser gesamten Beschreibung bedeutet eine Bezugnahme auf „eine Ausführungsform“ oder ähnliche Ausdrücke, dass ein(e) bestimmte(s) in Verbindung mit der Ausführungsform beschriebene(s) Merkmal, Struktur oder Eigenschaft in zumindest einer Ausführungsform enthalten ist. Folglich können sich die Wendungen „bei einer Ausführungsform“, „in einer Ausführungsform“ und ähnliche Ausdrücke in dieser gesamten Beschreibung sämtlich auf dieselbe Ausführungsform beziehen, wobei dies nicht zwingend der Fall ist, sondern „eine oder mehrere, jedoch nicht sämtliche Ausführungsformen“ bedeuten kann, es sei denn, dies ist ausdrücklich anders angegeben. Die Begriffe „enthält/enthalten“, „umfasst/umfassen“, „weist auf/weisen auf“ und Varianten davon bedeuten „enthält/enthalten, ist/sind jedoch nicht beschränkt auf“, es sei denn, dies ist ausdrücklich anders angegeben. Ein Aufzählen von Elementen bedeutet nicht, dass eines oder alle dieser Elemente sich gegenseitig ausschließen und/oder sich gegenseitig einschließen, es sei denn, dies ist ausdrücklich anders angegeben. Die Begriffe „ein“, „eine“ und „der“, „die“, „das“ beziehen sich auch auf „ein(e) oder mehrere“, es sei denn, dies ist ausdrücklich anders angegeben.
  • Die 1A, 1B und 1C sind Veranschaulichungen von Querschnittansichten mehrerer Beispiele für ein Antennen-Array-System 100 gemäß einer oder mehreren Ausführungsformen der Erfindung. Wie dargestellt, enthält das Antennen-Array-System 100 eine Antennen-Array-Packung 110, die mehrere Teilmuster-Schnittstellenpackungen 120 aufweist, die an eine Abdeckung 130 einer Antennen-Array-Packung gepasst sind. Die Antennen-Array-Packung 110 kann auf einer Host-Schaltung 140 montiert sein. Das Antennen-Array-System 100 ermöglicht eine kompakte, kostengünstige Integration von großen Antennen-Array-Strukturen mit drahtlosen Schaltungen, die mit den Antennen-Array-Strukturen verbunden sind.
  • Die Antennen-Array-Packung 110 kann einen Satz von Host-Schaltungsverbindern 112 enthalten, die elektrische und/oder mechanische Verbindungen mit der Host-Schaltung 140 bereitstellen. Bei der dargestellten Ausführungsform weisen die Host-Schaltungsverbinder 112 ein Array von Lötkugeln (BGA) mit gesteuertem Durchmesser und gesteuerter Höhe auf.
  • Die Antennen-Array-Packung 110 enthält ein oder mehrere Antennen-Arrays 114, die auf der Abdeckung 130 der Antennen-Array-Packung ausgebildet sind, die zum Senden und/oder Empfangen von elektromagnetischen Signalen wie mm-Wellen-Signalen verwendet werden können. In der dargestellten Ausführungsform enthält die Antennen-Array-Packung 110 ein einzelnes Antennen-Array 114, das Antennenelemente 134 aufweist, die durch eine oder mehrere leitende Strukturen ausgebildet sind, die auf einer oder mehreren Packungsschichten 132 der Abdeckung 130 der Antennen-Array-Packung platziert sind. Beispielsweise könnten die Antennenelemente 134 verschiedenen Typen von Antennen entsprechen, wie etwa Mikrostreifenantennen; (z.B. Patch- und Inverted-F-Antennen) Stapel-Patch-Antennen; Rahmenantennen; Dipolantennen; Schmetterlingsantennen; Fraktalantennen; Schlitzantennen; Wanderwellenantennen wie Wendel-, Spiral- und Yagi-Uda-Antennen; Reflektorantennen; und dergleichen.
  • Die Teilmuster-Schnittstellenpackungen 120 können Signale über einen Satz von Antennenzuleitungen 123 den Antennen-Arrays 114 bereitstellen und/oder Signale von diesen empfangen. Bei den dargestellten Ausführungsformen enthält jede Teilmuster-Schnittstellenpackung 120 Antennenzuleitungen 123, die einer Teilmenge der Antennenelemente 134 entsprechen, die hierin als Antennen-Array-Teilmuster 116 bezeichnet wird. Bei einigen Ausführungsformen der Erfindung ist jede Teilmuster-Schnittstellenpackung 120 unterhalb eines entsprechenden Antennen-Array-Teilmusters 116 angeordnet. Das Anordnen jeder Schnittstellenpackung 120 unterhalb des entsprechenden Antennen-Array-Teilmusters 116 verkürzt den Signalpfad zwischen der Packung 120 und den entsprechenden Antennenelementen 134 und kann die Leistungsfähigkeit verbessern. Darüber hinaus ermöglicht ein Platzieren der Antennen-Array-Teilmuster 116 auf der Abdeckung 130 der Antennen-Array-Packung und oberhalb der entsprechenden Teilmuster-Schnittstellenpackungen 120 ein angrenzendes Platzieren mehrerer Antennen-Array-Teilmuster 116 und verringert dadurch die Oberfläche des Antennen-Array-Systems 100. Bei einigen Ausführungsformen der Erfindung handelt es sich bei jedem Antennen-Array-Teilmuster 116 um ein Teil-Array des Antennen-Arrays 114.
  • Jede Teilmuster-Schnittstellenpackung 120 enthält einen Packungsträger 121, der mehrere Packungsschichten 122 aufweist, die dazu verwendet werden können, die Antennenzuleitungen 123 zu führen, die über einen oder mehrere Chip-Verbinder 126 mit einer oder mehreren integrierten Teilmusterschaltungen 125 verbunden sind. Die Chip-Verbinder 126 können C4-Lötkugeln aufweisen, die in der Größenordnung kleiner als die Lötkugeln der Host-Schaltungsverbinder 112 sind. Die integrierten Schaltungen 125 können über die Antennenzuleitungen 123 mit den Antennenelementen 134 verbunden sein und sonstige Funktionen wie zum Beispiel Frequenzumwandlungsfunktionen und Amplituden- und/oder Phasensteuerfunktionen für jedes Antennenelement 134 bereitstellen.
  • Bei einigen Ausführungsformen der Erfindung weist der Packungsträger 121 und/oder die Abdeckung 130 der Antennen-Array-Packung einen mehrschichtigen organischen Träger auf, der mithilfe bekannter Trägerfertigungstechnologien wie zum Beispiel SLC (Surface Laminar Circuit), HDI (High Density Interconnect) oder sonstiger Trägerfertigungstechniken erstellt sein kann, die die Ausbildung von mehrschichtigen Leiterplatten auf organischer Grundlage mit einer hohen Integrationsdichte ermöglichen. Mit diesen Trägerfertigungstechniken kann ein Trägersubstrat aus einem Stapel laminierter Schichten ausgebildet werden, der abwechselnde Schichten aus Metallisierungs- und dielektrischen/isolierenden Materialien aufweist, wobei die Metallisierungsschichten durch eine jeweilige Schicht eines dielektrischen/isolierenden Materials von darüberliegenden und/oder darunterliegenden Metallisierungsschichten getrennt sind. Die Metallisierungsschichten können aus Kupfer ausgebildet sein, und die dielektrischen/isolierenden Schichten können aus organischen Aufbau- und Kernmaterialien ausgebildet sein. Sonstige Typen von Materialien können für die Metallisierungs- und isolierenden Schichten des Packungsträgers 121 und/oder die Abdeckung 130 der Antennen-Array-Packung verwendet werden, zum Beispiel LCP (liquid crystal polymer, flüssigkristallines Polymer), Glas oder LTCC (lowtemperature co-fired ceramic, Niedertemperatur-Einbrandkeramik). Darüber hinaus ermöglichen diese Technologien die Ausbildung kleiner leitender Durchkontaktierungen (z.B. Teil- oder vergrabene Durchkontaktierungen zwischen angrenzenden Metallisierungsschichten) beispielsweise mithilfe von Laserablation, Photobildgebung oder Ätzen, um etwa die Ausbildung von Verdrahtungs- und Verbindungsstrukturen mit hoher Dichte innerhalb des Trägersubstrats zu ermöglichen.
  • Die integrierten Teilmusterschaltungen 125 können ein (nicht speziell dargestelltes) Metallisierungsmuster aufweisen, das auf der Seite des Chip-Verbinders (der oberen Seite, wie dargestellt) jedes Chips ausgebildet ist. Das Metallisierungsmuster kann Verbindungs-/Kontaktflächen enthalten, auf denen die Chip-Verbinder 126 ausgebildet sind. Die Verbindungs-/Kontaktflächen können zum Beispiel Massekontaktflächen, Gleichstromversorgungs-Kontaktflächen, Eingangs-/Ausgangs-Kontaktflächen, Steuersignal-Kontaktflächen, eine zugehörige Verdrahtung usw. enthalten, die als Teil einer BEOL(Back-End-of-Line)-Verdrahtungsstruktur der integrierten Teilmusterschaltungen 125 ausgebildet sind.
  • Jede integrierte Teilmusterschaltung 125 kann elektrisch und mechanisch über Flip-Chip-Montage (während der die Orientierung der Teilmuster-Schnittstellenpackung 120 gegenüber der dargestellten umgedreht werden kann) mit einer bestimmten Teilmuster-Schnittstellenpackung 120 und dadurch mit der Antennen-Array-Packung 110 verbunden sein. Abhängig von der Anwendung können die integrierten Teilmusterschaltungen 125 entweder einzeln oder gemeinsam HF-Schaltungen und darauf ausgebildete elektronische Bauelemente enthalten, darunter zum Beispiel eine Empfänger-, eine Sender- oder eine Sender-/Empfänger-Schaltung und sonstige aktive oder passive Schaltungselemente, die üblicherweise zum Implementieren von drahtlosen HF-Chips verwendet werden.
  • Die Abdeckung 130 der Antennen-Array-Packung kann eine Abstrahlfläche 136, von der bevorzugt elektromagnetische Strahlung emittiert wird, und eine Passfläche 138 enthalten, die zum Passen der Abdeckung 130 der Antennen-Array-Packung an die Teilmuster-Schnittstellenpackungen 120 verwendet wird. Bei einigen Ausführungsformen wird die Abdeckung 130 der Antennen-Array-Packung im Allgemeinen mithilfe eines Epoxidklebstoffs oder eines sonstigen Klebstoffmaterials an die Teilmuster-Schnittstellenpackung 120 und im Besonderen an den Packungsträger 121 gepasst. Alternativ kann die Abdeckung 130 der Antennen-Array-Packung über Befestigungselemente (siehe zum Beispiel die 3A bis 3C) oder über (nicht dargestellte) Lötkugeln und einen Aufschmelzlötprozess an die Teilmuster-Schnittstellenpackungen 120 gepasst werden.
  • Die Host-Schaltung 140 kann mehrere Schaltungsschichten 142 enthalten, die dazu verwendet werden können, Signalspuren zwischen den Host-Schaltungsverbindern 112 und den Bauelementen zu führen, die auf Abschnitten der Host-Schaltung 140 montiert sind, die in den gezeigten Beispielen nicht dargestellt sind. Bei einigen Ausführungsformen ist eine thermische Verbindungsschicht 127 zwischen der Host-Schaltung 140 und jeder integrierten Teilmusterschaltung 125 angeordnet. Die thermische Verbindungsschicht 127 kann die nichtaktive Fläche (die untere Fläche, wie dargestellt) der integrierten Teilmusterschaltung 125 thermisch mit einem Bereich der Host-Schaltung 140 verbinden, der mit einem Kühlkörper 144 und einer oder mehreren Wärmeleitungen 146 (z.B. metallgefüllten Durchkontaktierungen oder einem Fuß) ausgerichtet ist. Die thermische Verbindungsschicht 127 dient dazu, Wärme von der integrierten Teilmusterschaltung 125 zu den Wärmeleitungen 146 zu übertragen, die die Wärme zur Wärmeableitung (z. B. über Leitung, Konvektion und Strahlung) zu dem Kühlkörper 144 übertragen.
  • Die Antennenelemente 134 können über eine Vielfalt von Antennenzuleitungsstrukturen mit den Antennenzuleitungen 123 verbunden sein, darunter Strukturen, die Fachleuten bekannt sind, wie zum Beispiel aperturgekoppelten Strukturen und mikrostreifenzuleitungsgekoppelten Strukturen. Die Antennenzuleitungsstrukturen können innerhalb oder auf der Fläche der Abdeckung 130 der Antennen-Array-Packung und/oder der Teilmuster-Schnittstellenpackungen 120 angeordnet sein. Beispielsweise stellen die 1A und 1C Anordnungen dar, bei denen sich die Antennenzuleitungsstrukturen vollständig innerhalb der Teilmuster-Schnittstellenpackungen 120 befinden. Im Gegensatz dazu stellt 1B eine Anordnung dar, bei der sich zumindest ein Abschnitt der Antennenzuleitungsstrukturen in der Abdeckung 130 der Antennen-Array-Packung befindet. In der dargestellten Anordnung queren die Antennenzuleitungen 123 über Verbindungselemente 137 von den Teilmuster-Schnittstellenpackungen 120 in die Abdeckung 130 der Antennen-Array-Packung.
  • Zu Beispielen für mögliche Verbindungselemente 137 zählen Packung-auf-Packung-Verbindungen wie Säulen. Einige der Verbindungselemente 137 können mit Prüfstiften 139 verbunden sein, um ein Prüfen der integrierten Teilmusterschaltungen 125 zu ermöglichen. Bei einer weiteren, nicht dargestellten Anordnung können die Verbindungselemente 137 mit Mikrostreifen-Zuleitungsstrukturen verbunden sein, die eine direkte Verbindung mit den Antennenelementen 134 herstellen. Bei einer weiteren, nicht dargestellten Anordnung sind alle Verbindungselemente 137 mit externen Prüfstiften 139 verbunden, wodurch eine alternative Version der Packungsabdeckung ausgebildet wird, die konnektorisierte Messungen zu Prüfzwecken unterstützt. Solche Prüfungen können eine Nachbearbeitung montierter Antennen-Array-Packungen 110 erleichtern und Fertigungsverluste verringern.
  • Die 2A, 2B und 2C sind Veranschaulichungen von Draufsichten auf mehrere Beispiele für Abdeckungen 130 von Antennen-Arrays gemäß Ausführungsformen der Erfindung. Wie dargestellt, enthalten die Abdeckungen 130 der Antennen-Arrays eine 2-x-2-Konfiguration 200A (d.h. 2 Zeilen und 2 Spalten), eine 1-x-5-Konfiguration 200B (d.h. 1 Zeile und 5 Spalten) und eine 2-x-3-Konfiguration 200C (d.h. 2 Zeilen und 3 Spalten). In den dargestellten Beispielen sind die Zeilen- und Spaltengrenzen zur Verdeutlichung mit gestrichelten Linien angegeben. Jede Konfiguration ist an einen Satz von Teilmuster-Schnittstellenpackungen 120 gepasst, wobei die Anzahl der Packungen in dem Satz dem Produkt aus der Anzahl von Zeilen und der Anzahl von Spalten der jeweiligen Konfiguration entspricht.
  • Einem Fachmann ist ersichtlich, dass ein Bereitstellen der Antennen-Array-Packung 110 durch Passen von mehreren Teilmuster-Schnittstellenpackungen 120 an eine Abdeckung 130 der Antennen-Array-Packung, die der gewünschten Antennen-Array-Größe entspricht, die Komplexität des Bereitstellens von Antennen-Arrays verschiedener Größen (wie zum Beispiel den in den 2A bis 2C dargestellten) verringert. Darüber hinaus kann die Signalführung auf oder innerhalb der Abdeckung 130 des Antennen-Arrays insofern vereinfacht werden, als das Signalführungsmuster der Abdeckungen 130 der Antennen-Arrays mit verschiedenen Größen eine gemeinsame Einheitszelle verwenden kann, die für jedes Array-Teilmuster 116 innerhalb des Antennen-Arrays 114 verwendet (d.h. wiederholt) wird. Darüber hinaus kann eine Einheitlichkeit der Größe und Abstände der Antennenelemente 134 mit der gemeinsamen Abdeckung 130 der Antennen-Arrays erzielt werden.
  • Die 3A, 3B und 3C sind Veranschaulichungen von Querschnittansichten mehrerer Beispiele für Antennen-Array-Packungen 300 gemäß Ausführungsformen der Erfindung. Jedes dargestellte Beispiel enthält einen einzelnen Abstandshalterrahmen 310 mit Befestigungselementen 320, die den Abstandshalterrahmen zwischen der Abdeckung 130 der Antennen-Array-Packung und der Host-Schaltung 140 befestigen. Die Befestigungselemente 320 können eine Vielfalt von Befestigungsmitteln wie zum Beispiel Stifte, Nieten, Schrauben, Bolzen, Muttern oder dergleichen aufweisen.
  • 3A stellt eine Antennen-Array-Packung 300A mit einem Abstandshalterrahmen 310A und BGA-Schaltungsverbindern 112 dar, die eine direkte Verbindung mit der Host-Schaltung 140 herstellen, wie in den vorhergehenden Figuren dargestellt. 3B stellt eine Antennen-Array-Packung 300B mit einem Abstandshalterrahmen 310B und einem LGA-Interposer 330 dar, der zwischen den Schaltungsverbindern 112 und der Host-Schaltung 140 angeordnet ist. Ein Satz von Stiften 332 stellt eine elektrische Verbindung zwischen den Schaltungsverbindern 112 und der Host-Schaltung 140 sicher. Bei der dargestellten Anordnung ist der LGA-Interposer 330 in den Abstandshalterrahmen 310B integriert. 3C stellt eine Antennen-Array-Packung 300C mit einem Abstandshalterrahmen 310C mit mehreren Ebenen und Längenbefestigungselemente 320 mit mehreren Längen und einen LGA-Interposer 330 dar, die in den Abstandshalterrahmen 310C integriert sind. Der Abstandshalterrahmen 310C mit mehreren Ebenen ermöglicht eine direkte Befestigung der Packungsträger 121 über eine Öffnung 340 in der Abdeckung 130 des Antennen-Arrays und ein darin angeordnetes Befestigungselement 320.
  • Die 4A und 4B sind Ablaufpläne von zwei Beispielen für ein Verfahren 400 zum Fertigen von Antennensystemen gemäß Ausführungsformen der Erfindung. Ein erstes in 4A dargestelltes Beispiel enthält ein Bereitstellen 410 der Abdeckung der Antennen-Array-Packung, ein Passen 420 einer Mehrzahl von Teilmuster-Schnittstellenpackungen an die Passfläche der Abdeckung der Antennen-Array-Packung, um eine Antennen-Array-Packung herzustellen, und ein Montieren 430 der Antennen-Array-Packung auf eine Host-Schaltung. Die dargestellte Anordnung verwendet im Wesentlichen die Abdeckung als Substrat zum Erstellen einer Antennenpackung, die auf die Host-PCB montiert wird.
  • Ein zweites Beispiel 400B für das Verfahren 400 zum Fertigen von Antennensystemen enthält ein Bereitstellen 460 der Teilmuster-Schnittstellenpackungen und ein Montieren 470 der Mehrzahl von Teilmuster-Schnittstellenpackungen auf eine Host-Schaltung. Das zweite Beispiel enthält darüber hinaus ein Passen 480 der Mehrzahl von Teilmuster-Schnittstellenpackungen an die Passfläche der Abdeckung der Antennen-Array-Packung nach dem Montieren der Mehrzahl von Teilmuster-Schnittstellenpackungen auf die Host-Schaltung. Die dargestellte Anordnung montiert im Wesentlichen mehrere Teilmuster-Schnittstellenpackungen (Träger + RFIC) auf eine Host-PCB und deckt die Teilmuster-Schnittstellenpackungen mit einer gemeinsamen Antennenabdeckung ab.
  • Einem Fachmann ist ersichtlich, dass die hierin offenbarten Ausführungsformen der Erfindung einen modularen Ansatz zum Packen von drahtlosen Datenübertragungssystemen bereitstellen, der die Konstruktionskosten im Vorfeld, die Kosten der Nachbearbeitung in der Fertigung und die Lagerkosten senkt, ohne die Einheitlichkeit und die Genauigkeit der Platzierung der Antennenelemente von großen Antennen-Arrays relativ zueinander zu verschlechtern und ohne die Leistungsfähigkeit der Antenne zu verschlechtern.
  • Die hierin beschriebenen Merkmale, Vorteile und Eigenschaften der Ausführungsformen der Erfindung können in einer beliebigen geeigneten Weise kombiniert werden. Einem Fachmann ist bewusst, dass die Ausführungsformen der Erfindung ohne ein(en) oder mehrere der spezifischen Merkmale oder Vorteile einer bestimmten Ausführungsform der Erfindung umgesetzt werden kann. In anderen Fällen können zusätzliche Merkmale und Vorteile bei bestimmten Ausführungsformen der Erfindung zu erkennen sein, die möglicherweise nicht bei allen Ausführungsformen der Erfindung vorliegen.
  • In dieser gesamten Beschreibung bedeutet eine Bezugnahme auf „eine Ausführungsform“ oder ähnliche Ausdrücke, dass ein(e) bestimmte(s) in Verbindung mit der Ausführungsform beschriebene(s) Merkmal, Struktur oder Eigenschaft in zumindest einer Ausführungsform enthalten ist. Folglich können sich die Wendungen „bei einer Ausführungsform“, „in einer Ausführungsform“ und ähnliche Ausdrücke in dieser gesamten Beschreibung sämtlich auf dieselbe Ausführungsform beziehen, wobei dies nicht zwingend der Fall ist, sondern „eine oder mehrere, jedoch nicht sämtliche Ausführungsformen“ bedeuten kann, es sei denn, dies ist ausdrücklich anders angegeben. Die Begriffe „enthält/enthalten“, „umfasst/umfassen“, „weist auf/weisen auf“ und Varianten davon bedeuten „enthält/enthalten, ist/sind jedoch nicht beschränkt auf“, es sei denn, dies ist ausdrücklich anders angegeben. Ein Aufzählen von Elementen bedeutet nicht, dass eines oder alle dieser Elemente sich gegenseitig ausschließen und/oder sich gegenseitig einschließen, es sei denn, dies ist ausdrücklich anders angegeben. Die Begriffe „ein“, „eine“ und „der“, „die“, „das“ beziehen sich auch auf „ein(e) oder mehrere“, es sei denn, dies ist ausdrücklich anders angegeben.
  • Die schematischen Ablaufpläne und/oder schematischen Blockschaubilder in den Figuren veranschaulichen die Architektur, die Funktionalität und den Betrieb möglicher Implementierungen. Es ist außerdem zu beachten, dass bei einigen alternativen Implementierungen die in dem Block vermerkten Funktionen in einer anderen Reihenfolge als in den Figuren vermerkt auftreten können. Zwei nacheinander gezeigte Blöcke können zum Beispiel in Wirklichkeit im Wesentlichen gleichzeitig ausgeführt werden, oder die Blöcke können manchmal je nach entsprechender Funktionalität in umgekehrter Reihenfolge ausgeführt werden. Wenngleich in den Ablaufplänen und/oder Blockschaubildern verschiedene Arten von Pfeilen und Linien verwendet werden können, sind sie so zu verstehen, dass sie den Umfang der entsprechenden Ausführungsformen der Erfindung nicht einschränken. Tatsächlich können einige Pfeile oder sonstige Verbinder verwendet werden, um nur einen beispielhaften logischen Ablauf der dargestellten Ausführungsform der Erfindung anzugeben.
  • Die Beschreibung von Elementen in jeder Figur kann sich auf Elemente vorhergehender Figuren beziehen. Gleiche Bezugszeichen beziehen sich auf gleiche Elemente in sämtlichen Figuren einschließlich alternativer Ausführungsformen gleicher Elemente. Die Ausführungsformen der Erfindung können in sonstigen spezifischen Formen umgesetzt werden. Die beschriebenen Ausführungsformen der Erfindung sind in jeder Hinsicht lediglich als veranschaulichend und nicht als beschränkend zu betrachten. Der Umfang der Erfindung wird daher durch die beigefügten Ansprüche statt durch die obige Beschreibung angegeben. Sämtliche Änderungen, die in die Bedeutung und den Bereich der Gleichwertigkeit der Ansprüche fallen, sollen in deren Umfang eingeschlossen sein.

Claims (18)

  1. Vorrichtung, die aufweist: eine Abdeckung einer Antennen-Array-Packung, die eine Abstrahlfläche, eine der Abstrahlfläche gegenüber angeordnete Passfläche und ein Array von Antennen-Array-Teilmustern aufweist, wobei jedes Antennen-Array-Teilmuster zumindest ein Antennenelement aufweist; ein Array von Teilmuster-Schnittstellenpackungen, das an die Passfläche der Abdeckung der Antennen-Array-Packung gepasst ist; und wobei jede Teilmuster-Schnittstellenpackung des Arrays von Teilmuster-Schnittstellenpackungen einen Packungsträger, eine integrierte Teilmusterschaltung, die elektrisch und mechanisch mit dem Packungsträger verbunden ist, und einen Satz von Schnittstellenleitungen aufweist, die den Antennenelementen des Antennen-Array-Teilmusters entsprechen, das der Teilmuster-Schnittstellenpackung entspricht.
  2. Vorrichtung nach Anspruch 1, wobei jede Teilmuster-Schnittstellenpackung des Arrays von Teilmuster-Schnittstellenpackungen unterhalb eines entsprechenden Antennen-Array-Teilmusters der Antennen-Array-Teilmuster angeordnet ist.
  3. Vorrichtung nach Anspruch 1, wobei die integrierte Teilmusterschaltung durch Flip-Chip-Montage mit dem Packungsträger verbunden ist.
  4. Vorrichtung nach Anspruch 1, wobei die Abdeckung der Antennen-Array-Packung und das Array von Teilmuster-Schnittstellenpackungen eine Antennen-Array-Packung ausbilden.
  5. Vorrichtung nach Anspruch 4, wobei die Antennen-Array-Packung auf einer Host-Schaltung montiert ist.
  6. Vorrichtung nach Anspruch 5, wobei die Antennen-Array-Packung über einen Kugelgitter-Array(BGA)- oder einen Kontaktflächengitter-Array(LGA)-Sockel auf der Host-Schaltung montiert ist.
  7. Vorrichtung nach Anspruch 5, wobei die Host-Schaltung einen oder mehrere Kühlkörper aufweist, die über eine Mehrzahl von Wärmeleitungen thermisch mit der Mehrzahl von integrierten Teilmusterschaltungen verbunden sind.
  8. Vorrichtung nach Anspruch 7, wobei eine Wärmeleitung der einen oder mehreren Wärmeleitungen einen Fuß aufweist.
  9. Vorrichtung nach Anspruch 5, die des Weiteren einen Abstandshalterrahmen aufweist, der zwischen der Abdeckung der Antennen-Array-Packung und der Host-Schaltung angeordnet ist.
  10. Vorrichtung nach Anspruch 1, wobei die Abdeckung der Antennen-Array-Packung einen Satz von Antennenzuleitungen für jedes Antennen-Array-Teilmuster des Arrays von Antennen-Array-Teilmustern aufweist.
  11. Vorrichtung nach Anspruch 1, wobei die Abdeckung der Antennen-Array-Packung ein Prüfschnittstellenelement aufweist, das mit zumindest einer integrierten Teilmusterschaltung elektrisch verbunden ist.
  12. Vorrichtung nach Anspruch 1, wobei das Array von Teilmuster-Schnittstellenpackungen über eines oder mehreres von Stützkugeln, einem Klebstoff und zumindest einem Befestigungselement an der Passfläche der Abdeckung der Antennen-Array-Packung befestigt ist.
  13. Vorrichtung nach Anspruch 1, wobei die Abdeckung der Antennen-Array-Packung oder der Packungsträger mehrere Schichten aufweist.
  14. Vorrichtung nach Anspruch 1, wobei der Packungsträger Verbindungsflächen für ein Lotkugelgitter-Array aufweist.
  15. Vorrichtung nach Anspruch 1, wobei jedes Antennenelement einen Flecken eines leitenden Materials aufweist, der auf oder unterhalb der Abstrahlfläche angeordnet ist.
  16. Vorrichtung nach Anspruch 1, wobei die Antennenelemente auf mehreren Schichten der Abdeckung der Antennen-Array-Packung angeordnet sind.
  17. Verfahren, das aufweist: Bereitstellen einer Abdeckung einer Antennen-Array-Packung, die eine Abstrahlfläche, eine der Abstrahlfläche gegenüber angeordnete Passfläche und ein Array von Antennen-Array-Teilmustern aufweist, wobei jedes Antennen-Array-Teilmuster zumindest ein Antennenelement aufweist; Bereitstellen einer Mehrzahl von Teilmuster-Schnittstellenpackungen, wobei jede Teilmuster-Schnittstellenpackung der Mehrzahl von Teilmuster-Schnittstellenpackungen einen Packungsträger und eine integrierte Teilmusterschaltung aufweist, die mit Verbindungsflächen des Packungsträgers verbunden ist; und eines von einem: Passen der Mehrzahl von Teilmuster-Schnittstellenpackungen an die Passfläche der Abdeckung der Antennen-Array-Packung, um eine Antennen-Array-Packung herzustellen, und Montieren der Antennen-Array-Packung auf eine Host-Schaltung; und Montieren der Mehrzahl von Teilmuster-Schnittstellenpackungen auf eine Host-Schaltung und Passen der Mehrzahl von Teilmuster-Schnittstellenpackungen an die Passfläche der Abdeckung der Antennen-Array-Packung nach dem Montieren der Mehrzahl von Teilmuster-Schnittstellenpackungen auf die Host-Schaltung.
  18. Verfahren nach Anspruch 17, wobei jede Teilmuster-Schnittstellenpackung der Mehrzahl von Teilmuster-Schnittstellenpackungen unterhalb eines entsprechenden Antennen-Array-Teilmusters des Arrays von Antennen-Array-Teilmustern angeordnet wird, die durch die Abdeckung der Antennen-Array-Packung bereitgestellt werden, und wobei jede Teilmuster-Schnittstellenpackung der Mehrzahl von Teilmuster-Schnittstellenpackungen einen Satz von Schnittstellenleitungen aufweist, die den Antennenelementen des Antennen-Array-Teilmusters entsprechen, das der Teilmuster-Schnittstellenpackung entspricht.
DE112019001942.2T 2018-04-13 2019-03-05 Packungsstrukturen und -verfahren für integrierte antennen-arrays Pending DE112019001942T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/953,075 2018-04-13
US15/953,075 US11189905B2 (en) 2018-04-13 2018-04-13 Integrated antenna array packaging structures and methods
PCT/IB2019/051759 WO2019197916A1 (en) 2018-04-13 2019-03-05 Integrated antenna array packaging structures and methods

Publications (1)

Publication Number Publication Date
DE112019001942T5 true DE112019001942T5 (de) 2021-01-21

Family

ID=68160495

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112019001942.2T Pending DE112019001942T5 (de) 2018-04-13 2019-03-05 Packungsstrukturen und -verfahren für integrierte antennen-arrays

Country Status (6)

Country Link
US (1) US11189905B2 (de)
JP (1) JP7268949B2 (de)
CN (1) CN111954955B (de)
DE (1) DE112019001942T5 (de)
GB (1) GB2587106B (de)
WO (1) WO2019197916A1 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110401008B (zh) * 2018-04-25 2022-02-25 华为技术有限公司 带有封装天线的封装架构及通信设备
US20200212536A1 (en) * 2018-12-31 2020-07-02 Texas Instruments Incorporated Wireless communication device with antenna on package
KR102593888B1 (ko) * 2019-06-13 2023-10-24 삼성전기주식회사 안테나 모듈 및 이를 포함하는 전자기기
KR102603106B1 (ko) * 2019-09-04 2023-11-15 삼성전기주식회사 어레이 안테나
KR20210072938A (ko) * 2019-12-10 2021-06-18 삼성전기주식회사 안테나 기판 및 이를 포함하는 안테나 모듈
CN110994116B (zh) * 2019-12-24 2022-02-11 瑞声精密制造科技(常州)有限公司 一种天线的散热结构和天线组件
KR102283081B1 (ko) * 2020-01-30 2021-07-30 삼성전기주식회사 안테나 장치
KR20220111503A (ko) * 2021-02-02 2022-08-09 삼성전자주식회사 안테나 모듈 및 이를 포함하는 전자 장치
CN112994730A (zh) * 2021-02-04 2021-06-18 广东富宇鸿通讯有限公司 一种通信天线系统、通讯信号的收发方法、应用
KR20220114965A (ko) * 2021-02-09 2022-08-17 삼성전자주식회사 안테나 모듈 및 이를 포함하는 장치
US11710902B2 (en) 2021-02-09 2023-07-25 International Business Machines Corporation Dual-polarized magneto-electric antenna array
US12080936B2 (en) * 2021-04-01 2024-09-03 Hughes Network Systems, Llc Cavity resonance suppression using thermal pedestal arrangements in active electronically scanned array
US11876059B2 (en) * 2021-05-17 2024-01-16 Nxp Usa, Inc. Semiconductor device with directing structure and method therefor
WO2023282810A1 (en) * 2021-07-09 2023-01-12 Telefonaktiebolaget Lm Ericsson (Publ) Topside cooled antenna-in-package
US20230307846A1 (en) * 2022-03-22 2023-09-28 Intel Corporation High precision scalable packaging architecture based on radio frequency scanning
TWI793024B (zh) * 2022-05-26 2023-02-11 矽品精密工業股份有限公司 電子封裝件及其製法

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5512901A (en) * 1991-09-30 1996-04-30 Trw Inc. Built-in radiation structure for a millimeter wave radar sensor
JP4060445B2 (ja) * 1998-06-18 2008-03-12 三菱電機株式会社 アレーアンテナ給電装置
US20020170746A1 (en) * 2000-01-13 2002-11-21 Raj N Master Organic packages with solders for reliable flip chip connections
TW498961U (en) 2001-04-17 2002-08-11 Yu-Peng Liou Structure improvement of lamp holder for decorative light
JP2003309483A (ja) 2002-04-16 2003-10-31 Mitsubishi Electric Corp 高周波モジュール，アクティブフェーズドアレーアンテナ及び通信装置
JP2004363347A (ja) * 2003-06-05 2004-12-24 Oki Electric Ind Co Ltd 多層プリント基板
US7119745B2 (en) 2004-06-30 2006-10-10 International Business Machines Corporation Apparatus and method for constructing and packaging printed antenna devices
US7236666B2 (en) 2004-09-30 2007-06-26 Intel Corporation On-substrate microlens to couple an off-substrate light emitter and/or receiver with an on-substrate optical device
US7531407B2 (en) * 2006-07-18 2009-05-12 International Business Machines Corporation Semiconductor integrated circuit devices having high-Q wafer backside inductors and methods of fabricating same
US7671696B1 (en) 2006-09-21 2010-03-02 Raytheon Company Radio frequency interconnect circuits and techniques
US7675465B2 (en) * 2007-05-22 2010-03-09 Sibeam, Inc. Surface mountable integrated circuit packaging scheme
US7880677B2 (en) 2007-12-12 2011-02-01 Broadcom Corporation Method and system for a phased array antenna embedded in an integrated circuit package
GB2458656A (en) 2008-03-26 2009-09-30 Jonathan Gregory Leckey Compact integrated circuit antenna
US7696930B2 (en) * 2008-04-14 2010-04-13 International Business Machines Corporation Radio frequency (RF) integrated circuit (IC) packages with integrated aperture-coupled patch antenna(s) in ring and/or offset cavities
US7852281B2 (en) 2008-06-30 2010-12-14 Intel Corporation Integrated high performance package systems for mm-wave array applications
JP2010098274A (ja) * 2008-10-20 2010-04-30 Sibeam Inc 表面実装可能な集積回路のパッケージ化機構
EP2347440A1 (de) 2008-11-19 2011-07-27 Nxp B.V. Millimetterwellen-funkantennenmodul
US8587482B2 (en) 2011-01-21 2013-11-19 International Business Machines Corporation Laminated antenna structures for package applications
US8988299B2 (en) 2011-02-17 2015-03-24 International Business Machines Corporation Integrated antenna for RFIC package applications
US8901688B2 (en) 2011-05-05 2014-12-02 Intel Corporation High performance glass-based 60 ghz / mm-wave phased array antennas and methods of making same
KR101218989B1 (ko) 2011-07-15 2013-01-21 삼성전기주식회사 반도체 패키지 및 그 제조방법
US8816929B2 (en) 2011-07-27 2014-08-26 International Business Machines Corporation Antenna array package and method for building large arrays
US9203159B2 (en) 2011-09-16 2015-12-01 International Business Machines Corporation Phased-array transceiver
US8648454B2 (en) 2012-02-14 2014-02-11 International Business Machines Corporation Wafer-scale package structures with integrated antennas
US9711465B2 (en) 2012-05-29 2017-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Antenna cavity structure for integrated patch antenna in integrated fan-out packaging
US9153542B2 (en) * 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
US9721920B2 (en) * 2012-10-19 2017-08-01 Infineon Technologies Ag Embedded chip packages and methods for manufacturing an embedded chip package
US8952521B2 (en) * 2012-10-19 2015-02-10 Infineon Technologies Ag Semiconductor packages with integrated antenna and method of forming thereof
US9196951B2 (en) 2012-11-26 2015-11-24 International Business Machines Corporation Millimeter-wave radio frequency integrated circuit packages with integrated antennas
CN103869329A (zh) * 2012-12-13 2014-06-18 北京天中磊智能科技有限公司 一种一体化卫星导航芯片及其制造方法
JP5986499B2 (ja) * 2012-12-21 2016-09-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9413079B2 (en) 2013-03-13 2016-08-09 Intel Corporation Single-package phased array module with interleaved sub-arrays
US9461355B2 (en) * 2013-03-29 2016-10-04 Intel Corporation Method apparatus and material for radio frequency passives and antennas
US9214433B2 (en) * 2013-05-21 2015-12-15 Xilinx, Inc. Charge damage protection on an interposer for a stacked die assembly
US9806422B2 (en) * 2013-09-11 2017-10-31 International Business Machines Corporation Antenna-in-package structures with broadside and end-fire radiations
CN103618130B (zh) * 2013-10-18 2015-08-26 中国电子科技集团公司第十研究所 嵌入式智能蒙皮天线
US9531087B2 (en) 2013-10-31 2016-12-27 Sony Corporation MM wave antenna array integrated with cellular antenna
JP6279754B2 (ja) 2013-12-09 2018-02-14 インテル コーポレイション パッケージングされたダイ用のセラミック上アンテナ
US9659904B2 (en) 2013-12-12 2017-05-23 Intel Corporation Distributed on-package millimeter-wave radio
US9773742B2 (en) * 2013-12-18 2017-09-26 Intel Corporation Embedded millimeter-wave phased array module
US9472859B2 (en) 2014-05-20 2016-10-18 International Business Machines Corporation Integration of area efficient antennas for phased array or wafer scale array antenna applications
US9620464B2 (en) 2014-08-13 2017-04-11 International Business Machines Corporation Wireless communications package with integrated antennas and air cavity
US9331030B1 (en) 2014-12-15 2016-05-03 Industrial Technology Research Institute Integrated antenna package and manufacturing method thereof
US10340607B2 (en) 2015-08-26 2019-07-02 Qualcomm Incorporated Antenna arrays for communications devices
US11011853B2 (en) 2015-09-18 2021-05-18 Anokiwave, Inc. Laminar phased array with polarization-isolated transmit/receive interfaces
US10546835B2 (en) * 2015-12-22 2020-01-28 Intel Corporation Microelectronic devices designed with efficient partitioning of high frequency communication devices integrated on a package fabric
WO2017121477A1 (en) 2016-01-14 2017-07-20 Huawei Technologies Co., Ltd. Phased antenna array device
US10074900B2 (en) * 2016-02-08 2018-09-11 The Boeing Company Scalable planar packaging architecture for actively scanned phased array antenna system
SG10201913388VA (en) * 2016-06-24 2020-02-27 Agency Science Tech & Res Semiconductor package and method of forming the same
CN106207492B (zh) 2016-08-28 2019-06-28 中国电子科技集团公司第十研究所 高密度集成一体化瓦式有源相控阵天线架构
CN107564900B (zh) * 2017-08-29 2019-09-03 中国电子科技集团公司第五十八研究所 基于射频信号传输的扇出型封装结构及制造方法

Also Published As

Publication number Publication date
CN111954955A (zh) 2020-11-17
GB2587106B (en) 2022-05-18
WO2019197916A1 (en) 2019-10-17
US11189905B2 (en) 2021-11-30
US20190319338A1 (en) 2019-10-17
JP2021520739A (ja) 2021-08-19
JP7268949B2 (ja) 2023-05-08
CN111954955B (zh) 2023-05-23
GB202016144D0 (en) 2020-11-25
GB2587106A (en) 2021-03-17

Similar Documents

Publication Publication Date Title
DE112019001942T5 (de) Packungsstrukturen und -verfahren für integrierte antennen-arrays
EP3346548B1 (de) Modulanordnung mit eingebetteten komponenten und einer integrierten antenne, vorrichtung mit modulanordnungen und verfahren zur herstellung
EP3346544B1 (de) Waver level package mit integrierter oder eingebetteter antenne
DE102017202578B4 (de) Halbleitervorrichtung, die eine Antenne enthält, und Verfahren zur Herstellung einer Halbleitervorrichtung
US11004810B2 (en) Semiconductor package structure
DE102017200122B4 (de) Wafer Level Package mit integrierten Antennen und Mittel zum Schirmen, System dieses umfassend und Verfahren zu dessen Herstellung
DE112009002155B4 (de) Computersystem mit einer Hauptplatinenbaugruppe mit einem Gehäuse über einem direkt auf der Hauptplatine angebrachten Chip und Verfahren zu dessen Herstellung
DE102012215438B4 (de) System mit einem High-Power-Chip und einem Low-Power-Chip, das niedrige Verbindungsparasitäten aufweist
US9620464B2 (en) Wireless communications package with integrated antennas and air cavity
DE112016006695T5 (de) Gehäuse auf Antennengehäuse
DE102006023123B4 (de) Abstandserfassungsradar für Fahrzeuge mit einem Halbleitermodul mit Komponenten für Höchstfrequenztechnik in Kunststoffgehäuse und Verfahren zur Herstellung eines Halbleitermoduls mit Komponenten für ein Abstandserfassungsradar für Fahrzeuge in einem Kunststoffgehäuse
DE102011085348B4 (de) Integrierte Antennen in einem Waferebenengehäuse und Herstellungsverfahren dafür
DE102017218497A1 (de) Packungen für drahtlose Signalübertragung mit integrierter Antennengruppe
US6384343B1 (en) Semiconductor device
DE10147084A1 (de) Halbleitervorrichtung vom gestapelten Typ
DE102008040900A1 (de) Verbindungen mittels Chip-Durchkontaktierungen für gestapelte integrierte Schaltkreisstrukturen
DE102020100002B4 (de) Fan-out-packages und verfahren zu deren herstellung
DE112017007887T5 (de) Antennenpackage mit kugel-anbringungs-array zum verbinden von antennen- und basissubstraten
DE112012000285T5 (de) Laminierte Antennenstrukturen für Package-Anwendungen
TWI697084B (zh) R鏈結-用於封裝裝置的資料訊號接點之接地屏蔽附接結構及陰影孔洞；封裝裝置的垂直資料訊號互連件之垂直接地屏蔽結構及屏蔽柵欄；以及用於封裝裝置的光電模組連接器資料訊號接點及接點針腳之接地屏蔽技術
DE112015006965T5 (de) Patch-auf-interposer paket mit drahtloser kommunikationsschnittstelle
DE102019117199A1 (de) Fan-out-packages und verfahren zu deren herstellung
DE102020127625A1 (de) Mikroelektronisches gehäuse mit substratintegrierten komponenten
DE102018204330A1 (de) Teilweise geformte, direkte Chipanbringungsstruktur für Konnektivitätsmodullösungen
DE102022201741A1 (de) Mit Träger-Chiplage einschließlich Kondensatoren und thermischen Durchkontaktierungen gestapelte Chiplage einer integrierten Schaltung

Legal Events

Date Code Title Description
R012 Request for examination validly filed