DE102011085348B4 - Integrierte Antennen in einem Waferebenengehäuse und Herstellungsverfahren dafür - Google Patents

Integrierte Antennen in einem Waferebenengehäuse und Herstellungsverfahren dafür Download PDF

Info

Publication number
DE102011085348B4
DE102011085348B4 DE201110085348 DE102011085348A DE102011085348B4 DE 102011085348 B4 DE102011085348 B4 DE 102011085348B4 DE 201110085348 DE201110085348 DE 201110085348 DE 102011085348 A DE102011085348 A DE 102011085348A DE 102011085348 B4 DE102011085348 B4 DE 102011085348B4
Authority
DE
Germany
Prior art keywords
housing
structures
connection
chip
integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE201110085348
Other languages
English (en)
Other versions
DE102011085348A1 (de
Inventor
Josef Böck
Josef Lachner
Thorsten Meyer
Maciej Wojnowski
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102011085348A1 publication Critical patent/DE102011085348A1/de
Application granted granted Critical
Publication of DE102011085348B4 publication Critical patent/DE102011085348B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/44—Details of, or arrangements associated with, antennas using equipment having another main function to serve additionally as an antenna, e.g. means for giving an antenna an aesthetic aspect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q17/00—Devices for absorbing waves radiated from an antenna; Combinations of such devices with active antenna elements or systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
    • G01S7/03—Details of HF subsystems specially adapted therefor, e.g. common to transmitter and receiver
    • G01S7/032—Constructional details for solid-state radar subsystems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/11318—Manufacturing methods by local deposition of the material of the bump connector in liquid form by dispensing droplets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/13191—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H01L2224/14051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/145—Material
    • H01L2224/14505—Bump connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1451—Function
    • H01L2224/14515—Bump connectors having different functions
    • H01L2224/14517—Bump connectors having different functions including bump connectors providing primarily mechanical bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17517—Bump connectors having different functions including bump connectors providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/2101—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/215—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Abstract

Halbleitermodul, das folgende Merkmale aufweist: eine gedruckte Schaltungsplatine (206–606); ein Gehäuse (204–604), das eine Integrierte-Schaltung-Vorrichtung (202–602) (IC-Vorrichtung), die in einen Gehäuseformverbund eingebettet ist, und eine oder mehrere integrierte Antennenstrukturen (208–608) aufweist, die mit der IC-Vorrichtung (202–602) gekoppelt sind und konfiguriert sind, um eine elektromagnetische Strahlung für eine drahtlose Übertragung zu erzeugen; und eine Bondverbindungsstruktur mit dreidimensionalen Verbindungsstrukturen (210–610), konfiguriert, um das Gehäuse (204–604) physisch mit der gedruckten Schaltungsplatine (206–606) zu verbinden; wobei die zumindest eine der integrierten Antennenstrukturen (208–608) in einer größeren Mitte-zu-Mitte-Distanz von der IC-Vorrichtung (202–602) angeordnet ist als jegliche der dreidimensionalen Verbindungsstrukturen (210–610).

Description

  • Die vorliegende Offenbarung bezieht sich allgemein auf Verfahren und Systeme, die sich auf Hochfrequenz-(HF-)Kommunikationsvorrichtungen beziehen.
  • Bei Millimeterwellen-Radarsystemen (z. B. für Automobilsicherheit und Komfortanwendungen) sind Antennenstrukturen auf Hochfrequenzsubstraten oder gedruckten Hochfrequenzschaltungsplatinen (HF PCBs; high frequency printed circuit boards) platziert, was die Gesamtkosten des Entwurfs aufgrund der zusätzlichen hohen Ausgaben für solche Hochfrequenzsubstrate erhöht. Antennen, wie z. B. Mikrostreifenantennen (z. B. Patch-Antennen), sind häufig auf diese speziellen Hochfrequenzsubstrate gebaut. HF PCBs basieren häufig konstruktiv auf Rogers, Taconic oder anderen PTFE-Materialien.
  • Eine Millimeterwellen-Ausgangsleistung kann auf einer monolithischen integrierten Mikrowellenschaltung eines Halbleiters (MMIC; monolithic microwave integrated circuit) erzeugt sein, die ebenfalls auf der HF PCB angeordnet sein kann. MMIC-Vorrichtungen führen üblicherweise Funktionen aus, wie z. B. Mikrowellenmischen, Leistungsverstärkung, rauscharme Verstärkung und Hochfrequenzschalten. Die Eingänge und Ausgänge an MMIC-Vorrichtungen passen häufig zu einer charakteristischen Impedanz (z. B. 50 Ohm) und sind mit einer Antenne verbunden. Diese Verbindungen zwischen MMIC-Vorrichtungen und einer Antenne umfassen allgemein eine verlustbehaftete Chip/Platine-Schnittstelle (z. B. Bonddrähte).
  • Immer wenn eine Leistungsquelle, wie z. B. MMIC-Vorrichtungen, Leistung zu einer Last liefert, wird die Last am effizientesten geliefert, wenn die Impedanz der Last gleich ist zu oder übereinstimmt mit der konjugiert Komplexen der Impedanz der Quelle (Impedanzanpassung). Damit zwei Impedanzen konjugiert Komplexe sind, ist ihr Widerstand gleich und ihrer Reaktanz ist gleich in der Größe aber mit unterschiedlichem Vorzeichen. Eine solche Impedanzanpassung zwischen Antennen und Chipausgang kann unter großen Herstellungstoleranzen des Bondprozesses leiden und auf der Verdrahtung einer gedruckten Schaltungsplatine (PCB; printed circuit board).
  • Aufgrund eines großen Bedarfs nach einer effizienten, weniger teueren und kosteneffektiven Radarerfassung sehen sich Lieferanten der Herausforderung der Lieferung von Antennengehäusen mit maximalem Potentialbereich, Datenrate und Leistung gegenüber, die in demselben Radarsystem integriert ist.
  • Die US 2006/0276157 A1 beschreibt einen Ansatz, um eine Antenne und eine integrierte Schaltung gemeinsam in einem Gehäuse anzuordnen, wobei ein die integrierte Schaltung umfassender Chip und das Antennenelement Lotkugeln mit einer gedruckten Schaltungsplatine verbunden sind. Die Anordnung umfasst einen Lead-Frame mit einem zentralen Abschnitt zur Anordnung des Chips sowie mit externen Anschlussvorsprüngen für eine Bondverbindung mit dem Chip. Der Lead-Frame umfasst ferner eine Struktur zur Definition der Antenne, die ebenfalls über Bondverbindungen mit dem Chip verbunden ist.
  • DE 10 2005 015 109 B4 beschreibt ein Verfahren zum Montieren von Halbleiterchips auf einem Substrat mittels Flip-Chip Technologie um einseitig auf einem Substrat befestigte Halbleiterchips herzustellen ohne eine Halterung einsetzen zu müssen, die nach dem Lötprozess wieder zu entfernen ist. Eine erste und eine zweite Bump-Reihe werden gebildet und durch eine Lötprozess wird der Halbleiterchip befestigt.
  • Die DE 10 2008 038 175 B4 beschreibt eine Halbleiteranordnung mit einen Halbleiterchip; einen den Halbleiterchip bedeckenden Formkörper, wobei der Formkörper ein Feld von Aussparungen in einer ersten Oberfläche des Formkörpers umfasst und die Aussparungen nicht durch den Formkörper hindurchreichen; ersten Kontaktelementen; und elastischen Elementen in den Aussparungen, welche die ersten Kontaktelemente mit dem Formkörper verbinden.
  • Die DE 10 2010 001 407 A1 beschreibt ein Halbleitermodul zur Erzeugung und/oder zum Empfang elektromagnetischer Strahlung. Das Modul umfasst eine Gehäuse-Vergussmasse-Schicht auf, sowie ein IC-Bauelement mit einem integrierten Schaltkreis, das in die Gehäuse-Vergussmasse-Schicht eingebettet ist. Eine Zwischenschicht mit einer Umverdrahtungsschicht, die an dem IC-Bauelement angeschlossen ist, dient dazu, das IC-Bauelement extern anzuschließen. Außerdem ist wenigstens eine integrierte Antennenstruktur vorgesehen, die innerhalb der Zwischenschicht angeordnet und an dem IC-Bauelement angeschlossen ist.
  • Die DE 10 2006 001 767 A1 beschreibt ein Halbleitermodul mit Halbleiterchips. Das Halbleitermodul hat eine koplanare Unterseite, die eine aktive Oberseite mindestens eines Halbleiterchips und eine Oberseite einer Kunststoffgehäusemasse aufweist. Die koplanare Unterseite besitzt eine Verdrahtungsstruktur, die im Zentrum gleichmäßig verteilt Außenkontaktflächen aufweist. Auf den Außenkontaktflächen sind Außenkontakte angeordnet. Auf den Randbereichen der koplanaren Unterseite ist mindestens ein oberflächenmontierbares Halbleiterbauelement angeordnet.
  • Die US 2004/0232543 A1 beschreibt eine elektronische Komponente mit einem Kunststoffgehäuse, welches einen Halbleiterchip enthält. Auf der Unterseite des Kunststoffgehäuses sind externe Kontakte zur Verbindung mit Kontakten des Halbleiterchips und zur Verbindung mit Lötmittel angeordnet.
  • Die US 7 098 077 B2 beschreibt Verfahren zum Vereinzeln von Halbleiterchips bei dem die Vereinzelung durch einen einzigen, kontinuierlichen Schnitt um den Umfang des Chips erfolgt.
  • Es ist die Aufgabe der vorliegenden Erfindung, ein Halbleitermodul und ein Verfahren zum Herstellen eines Halbleitermoduls mit verbesserten Charakteristika zu schaffen.
  • Die Aufgabe wird gelöst durch die Merkmale der unabhängigen Ansprüche. Weiterbildungen finden sich in den abhängigen Ansprüchen.
  • Das Nachfolgende stellt eine vereinfachte Zusammenfassung dar, um ein grundlegendes Verständnis von einem oder mehreren Aspekten der Erfindung zu geben. Diese Zusammenfassung ist keine umfassende Übersicht der Erfindung und soll auch nicht Schlüsselelemente oder kritische Elemente der Erfindung identifizieren. Stattdessen ist es der primäre Zweck der Zusammenfassung, einige Konzepte der Erfindung in vereinfachter Form als Einleitung für die detailliertere Beschreibung zu geben, die später vorgelegt wird.
  • Ein Halbleitermodul mit integrierter Elektronik (das z. B. Antennen umfasst) in einem einzelnen Gehäuse ist hierin bereitgestellt, um eine Bondverbindungsstruktur mit einer Mehrzahl von individuellen Bondelementen bzw. Verbindungselementen zu liefern, die auf einen relativ kleinen Bereich des Bodens eines Gehäuses begrenzt sind. Genauer gesagt kann das Halbleitermodul eine Bondverbindungsstruktur aufweisen, die konfiguriert ist, ein integriertes Gehäuse, das eine IC und eine oder mehrere integrierte Antennenstrukturen aufweist, mit einer gedruckten Schaltungsplatine (PCB) zu verbinden, wobei die integrierten Antennenstrukturen in einer größeren Mitte-zu-Mitte-Distanz von der IC-Vorrichtung angeordnet sind als die dreidimensionalen Verbindungsstrukturen. Daher sind die Bondverbindungsstrukturen auf einen Verbindungsbereich begrenzt (z. B. d. h. < 30% als der Bereich der Bodenoberfläche eines Gehäuses), was verursacht, dass sich ein Teil des Gehäuses, das die eine oder die mehreren Antennenstrukturen enthält, über die Bondverbindungsstruktur hinaus erstreckt. Eine solche Bondverbindungsstruktur führt zu einem Gehäuse, das in Kontakt mit einer PCB in einem relativ kleinen Bereich ist (d. h. einem Verbindungsbereich), und die Last des Gehäuses unterstützt.
  • Die nachfolgende Beschreibung und die angehängten Zeichnungen erläutern darstellende Aspekte und Implementierungen der Erfindung detailliert. Diese sind nur für einige der verschiedenen Möglichkeiten anzeigend, wie die Prinzipien der Erfindung eingesetzt werden können.
  • Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
  • 1a–1b ein Halbleitermodul bei Raumtemperatur und bei einer erhöhten Temperatur;
  • 2a eine Querschnittsansicht von einem Ausführungsbeispiel eines Halbleitermoduls, das eine oder mehrere Antennenstrukturen aufweist, die sich über die Bondverbindungsstruktur hinaus erstrecken;
  • 2b eine exemplarische Draufsicht von einem Ausführungsbeispiel eines Halbleitermoduls, das eine oder mehrere Antennenstrukturen aufweist, die sich über die Bondverbindungsstruktur hinaus erstrecken;
  • 2c eine Nahansicht eines Abschnitts des Halbleitermoduls aus 2b, die die Beabstandung zwischen einer IC und einer Bondschnittstellenstruktur bzw. einer Antenne zeigt;
  • 3a–3e verschiedene Ausführungsbeispiele von Draufsichten eines Halbleitermoduls, wobei ein Teil des Gehäuses eine Antenne enthält, die als eine freitragende Struktur auf einer PCB befestigt ist;
  • 4a–4b zwei exemplarische Ausführungsbeispiele eines Halbleitermoduls, das eine oder mehrere Stützstrukturen aufweist, die mit dem Gehäuse gekoppelt sind, um zu verhindern, dass das Gehäuse kippt;
  • 5 eine Draufsicht von Gehäusen mit nicht rechteckiger Form, die eine oder mehrere Antennen enthalten;
  • 6a stellt eine Draufsicht eines Halbleitermoduls von einem Ausführungsbeispiel der vorliegenden Offenbarung dar;
  • 6b–6d stellen verschiedene Ausführungsbeispiele eines Querschnitts eines Halbleitermoduls gemäß einigen Aspekten der vorliegenden Offenbarung dar; und
  • 7 ist ein Flussdiagramm, das ein Verfahren zum Herstellen eines Halbleitermoduls darstellt.
  • Eine oder mehrere Implementierungen der vorliegenden Erfindung werden nun Bezug nehmend auf die angehängten Zeichnungen beschrieben, in denen gleiche Bezugszeichen verwendet werden, um durchgehend auf gleiche Elemente Bezug zu nehmen.
  • Integriert-Wafer-Gehäuse können mit Antennenstrukturen integriert sein, die mit einem integrierten Schaltungschip (IC-Chip) durch eine Zuführstruktur gekoppelt sind, die direkt mit dem Chip verbunden ist, und ohne eine Bondschnittstellenstruktur, die außerhalb von Bondanschlussflächenverbindungen der IC-Vorrichtung ist. Zum Beispiel kann zumindest eine Antenne mit dem Chip durch eine Schnittstellenschicht integriert sein, die eine Metallisierungsschicht aufweist (z. B. Umverteilungsschicht), die mit einem Gehäuseformgebungsverbund gekoppelt ist, in den der Chip eingebettet ist. Die Schnittstellenschicht integriert die Antennenkomponenten direkt in demselben Gehäuse und kann ferner dreidimensionale Verbindungsstrukturen aufweisen (z. B. Lötkugeln), die konfiguriert sind, um den Chip extern anzuschließen. Teuere Hochfrequenzsubstrate und verlustbehaftete Schnittstellen werden dadurch für integrierte Antennen beseitigt, die innerhalb eines Gehäuses bei Hochfrequenzanwendungen enthalten sind (z. B. Millimeterwellenradarerfassung).
  • Die Erfinder haben jedoch erkannt, das ein Gehäuse eines Halbleitermoduls und eine gedruckte Schaltungsplatine (PCB) unterschiedliche Wärmeausdehnungskoeffizienten aufweisen können, was zu einer mechanischen Belastung zwischen dem Gehäuse und der PCB während Temperaturänderungen führen kann. Zum Beispiel stellt 1a ein Halbleitermodul 100 dar, das Bondverbindungsstrukturen 102 aufweist (z. B. Lötkugeln), die zwischen einem Gehäuse 104 und einer PCB 106 bei Raumtemperatur angeordnet sind.
  • 1b stellt ein Halbleitermodul 108 dar, das Bondverbindungsstrukturen 102 aufweist, die zwischen einem Gehäuse 104 und einer PCB 106 bei erhöhter Temperatur angeordnet sind. Bei der erhöhten Temperatur (1b) werden das Gehäuse 104 und die PCB 106 jeweils einer Wärmeausdehnung ausgesetzt. Wie in 1b gezeigt ist, wird das Gehäuse 104 einer Wärmeausdehnung unterzogen (dargestellt durch Linie 110), die unterschiedlich ist zu (z. B. kleiner ist) als die Wärmeausdehnung (dargestellt durch Linie 112) der PCB 106. Die Differenz bei der Wärmeausdehnung verursacht eine mechanische Belastung auf die Verbindungsstrukturen (z. B. Lötkugeln), die zwischen dem Gehäuse 104 und der PCB 106 angeordnet sind (z. B. ist die mechanische Belastung auf Lötkugel 114 geringer als die mechanische Belastung auf Lötkugel 116).
  • Während typischer Zuverlässigkeitstests können Halbleitermodule ausgeprägten Temperaturwechseln ausgesetzt werden (z. B. von –40°C auf +125°C). Über tausende von Temperaturwechsel bzw. Temperaturzyklen hinweg kann die mechanische Belastung Risse oder elektrische Kurzschlüsse verursachen, die sich in den Verbindungsstrukturen bilden. Daher ist üblicherweise der Bereich eines Gehäuses, in dem integrierte Antennen gebildet sein können, durch Zuverlässigkeitsaspekte begrenzt, da die Zuverlässigkeit von großen Gehäusen (z. B. größer als 10 mm) nicht garantiert werden kann.
  • Die Erfinder haben ebenfalls erkannt, da die mechanische Belastung auf die Bondverbindungsstrukturen (z. B. Lötkugeln) als eine Funktion der Distanz zwischen den Bondverbindungsstrukturen zunimmt, dass eine mechanische Belastung verringert werden kann durch Platzieren von Bondverbindungsstrukturen nahe beieinander (z. B. da die Menge des Materials, das zwischen den Lötkugeln angeordnet ist, reduziert wird, wodurch der Betrag der thermischen Ausdehnung zwischen den Lötkugeln reduziert wird).
  • Daher kann das Halbleitermodul, das hierin vorgesehen ist, eine Bondverbindungsstruktur mit einer Mehrzahl von individuellen Bondelementen aufweisen, die auf einen relativ kleinen Bereich des Bodens eines Gehäuses begrenzt sind und die die Last des Gehäuses trägt. Genauer gesagt kann das Halbleitermodul eine Bondverbindungsstruktur aufweisen, die konfiguriert ist, um ein integriertes Gehäuse, das eine IC und eine oder mehrere integrierte Antennenstrukturen aufweist, mit einer gedruckten Schaltungsplatine (PCB) zu verbinden, wobei die integrierten Antennenstrukturen in einer größeren Mitte-zu-Mitte-Distanz von der IC-Vorrichtung angeordnet sind als die 3D-Verbindungsstrukturen. Daher sind die Bondverbindungsstrukturen auf einen Verbindungsbereich begrenzt (z. B. < 30% als der Bereich der Bodenoberfläche eines Gehäuses), der verursacht, dass sich die eine oder die mehreren Antennenstrukturen radial auswärts von der IC über die Bondverbindungsstruktur hinaus erstrecken. Bei einem Ausführungsbeispiel erlaubt die Platzierung von Bondverbindungsstrukturen in der Nähe einer IC-Vorrichtung, dass sich zumindest ein Teil des Gehäuses, der eine integrierte Antenne enthält, auswärts von der IC-Vorrichtung über die Bondverbindungsstruktur hinaus als Teil einer freitragenden Struktur erstreckt.
  • 2a stellt eine Querschnittsansicht eines ersten Ausführungsbeispiels eines Halbleitermoduls 200 dar, das eine oder mehrere integrierte Antennenstrukturen 208 aufweist, die sich auswärts von der IC 202 über die Bondverbindungsstruktur 210 hinaus erstrecken (d. h. eine oder mehrere integrierte Antennen aufweisen, die in einer größeren Mitte-zu-Mitte-Distanz von der IC-Vorrichtung konfiguriert sind als jegliche individuellen Bondelemente der Bondverbindungsstruktur). Die Bondverbindungsstruktur 210 ist konfiguriert, um physisch mit einem Gehäuse 204 an einem Verbindungsbereich verbunden zu sein (definiert durch Bereich 212), der ein Teil des Bereichs des Bodens des Gehäuses ist. Zum Beispiel können die Lötkugeln durch eine 3 mm Mitte-zu-Mitte-Distanz entlang einer x-Achse getrennt sein, um ein Gehäuse mit einer Länge von 9 mm entlang der x-Achse zu tragen. Wie in 2a gezeigt ist, kann die Platzierung der Bondverbindungsstruktur 210 eine freitragende Struktur bilden, wobei ein Teil des Gehäuses 204, der eine Antenne 208 enthält, als eine freitragende Struktur befestigt ist (z. B. außerhalb des Verbindungsbereichs), die durch die Bondverbindungsstruktur 210 in dem Verbindungsbereich 212 getragen wird. Daher weist die freitragende Struktur, die durch die Bondverbindungsstruktur getragen wird, zumindest einen Teil von einer oder mehreren der zumindest einen integrierten Antennenstruktur auf.
  • Das Begrenzen der Bondstrukturen 210 auf einen Verbindungsbereich 212 (gezeigt in 2a in zwei Dimensionen) zwischen dem Gehäuse 204 und der PCB 206 reduziert die thermische Fehlanpassung zwischen dem Gehäuse 204 und der PCB 206 durch Reduzieren des Bereichs, der innerhalb des Umfangs der Bondstrukturen enthalten ist (z. B. Änderung des Bereichs aufgrund Wärmeausdehnung, ΔA = α2AiΔT, wobei Ai der Anfangsbereich ist und α der Wärmeausdehnungskoeffizient).
  • 2b stellt eine exemplarische Draufsicht eines Halbleitermoduls 214 dar, das eine oder mehrere Antennenstrukturen 208 aufweist, die sich über die Bondverbindungsstruktur 210 hinaus erstrecken (d. h. in einer aufgefächerten Struktur, wobei die Lötkugeln außerhalb des IC-Chipbereichs angeordnet sind). Wie in 2b gezeigt ist, ist der Verbindungsbereich 212 ein Teil des Bereichs der Bodenoberfläche des Gehäuses 204. Bei einem Ausführungsbeispiel weist der Verbindungsbereich 212 eine Bondverbindungsstruktur 210 mit einer Mehrzahl von Lötkugeln auf und an dem Umfang des Gehäuses 204 außerhalb des Verbindungsbereichs 212 sind eine oder mehrere Antennenstrukturen 208 in das Gehäuse 204 eingebettet (z. B. in einen Gehäuseformverbund eingebettet). Bei einem Ausführungsbeispiel, gezeigt in 2c, ist zumindest eine der Mehrzahl der Antennenstrukturen 208a von der IC-Vorrichtung 202 in einer Mitte-zu-Mitte-Distanz d1 konfiguriert, die größer ist als die Mitte-zu-Mitte-Distanz d2,x zwischen der IC-Vorrichtung 202 und der Bondverbindungsstruktur 210 (z. B. d1 > d2,1, d2,2, d2,3, etc.).
  • Dementsprechend, wie in 2a–2c gezeigt ist, ermöglicht die Platzierung der Bondverbindungsstruktur 210 (z. B. Lötkugeln) innerhalb eines begrenzten Verbindungsbereichs 212, der einen Teil des Bereichs der Bodenoberfläche eines Gehäuses aufweist (z. B. unter einem kleinen Teil eines Gehäuses), dass ein größeres Gehäuse 204 mit einer PCB 206 gekoppelt wird. Das größere Gehäuse 204 kann größere Antennen 208 für relativ niedrige Betriebsfrequenzen aufweisen oder kann eine Mehrzahl von Antennen 208 aufweisen, die ein Antennenarray aufweisen (z. B. zur Verwendung bei einem Strahlbildungsarray).
  • Bei verschiedenen Ausführungsbeispielen kann der Verbindungsbereich an unterschiedlichen Positionen an dem Gehäuse angeordnet sein. Zum Beispiel kann bei einem nicht einschränkenden Ausführungsbeispiel (z. B. gezeigt in 2a) der Verbindungsbereich an einem Rand des Gehäuses angeordnet sein, um eine freitragende Struktur zu bilden (d. h. das Gehäuse kann sich wesentlich über den Verbindungsbereich hinaus in eine Richtung erstrecken). Bei einem anderen nicht einschränkenden Ausführungsbeispiel (z. B. gezeigt in 3a) kann der Verbindungsbereich an der Mitte des Gehäuses angeordnet sein, um eine doppelte freitragende Struktur zu bilden (d. h. das Gehäuse kann sich wesentlich über den Verbindungsbereich hinaus in zwei entgegengesetzten Richtungen erstrecken). Zusätzliche Ausführungsbeispiele mit unterschiedlichen Platzierungen des Verbindungsbereichs sind ebenfalls denkbar.
  • 3a–3e stellen verschiedene Ausführungsbeispiele eines Halbleitermoduls mit einem Gehäuse 304 dar, das eine oder mehrere integrierte Antennenstrukturen 308 aufweist, die sich auswärts von einer IC 302 über Bondverbindungsstrukturen 310 hinaus erstreckt (d. h. mit einer oder mehreren integrierten Antennen, die bei einer größeren Mitte-zu-Mitte-Distanz von der IC-Vorrichtung konfiguriert sind als jegliche individuellen Bondelemente der Bondverbindungsstrukturen). Es wird darauf hingewiesen, dass die Ausführungsbeispiele von 3a–3e nichteinschränkende exemplarische Ausführungsbeispiele sind, die dem Leser beim Verstehen helfen sollen. Dementsprechend sind alternative Entwürfe von Halbleitermodulen mit einer oder mehreren eingebetteten Antennen 308, die sich über Bondverbindungsstrukturen 310 hinaus erstrecken, möglich.
  • 3a stellt ein Halbleitermodul 300 mit einem Gehäuse 304 dar, das eine oder mehrere integrierte Antennen 308 aufweist, die auf unterschiedlichen Seiten eines integrierten Chips 302 angeordnet sind. Die Antennen 308 können mit dem integrierten Chip 302 mit Hilfe einer Umverteilungsschicht 312 gekoppelt sein, die sich über die Bondverbindungsstruktur 310 hinaus erstreckt. Bei einem Ausführungsbeispiel ermöglicht die Umverteilungsschicht 312, dass die Antennen 308 außerhalb der Bondstruktur versetzt werden 310 (d. h. radial außerhalb der Bondstruktur relativ zu der IC 302), wodurch ein Gehäuse geliefert wird, das groß genug ist, dass unterschiedliche Antennen (z. B. Antennen 308a und 308b) lokal isoliert werden. Die lokale Isolation der Antennen 308 kann ein Nebensprechen zwischen den Antennen reduzieren und/oder verbesserte Strahlungscharakteristika gegenüber Antennen liefern, die keine lokale Isolation zwischen einander aufweisen.
  • 3b stellt ein alternatives Ausführungsbeispiel dar, bei dem ein Halbleitermodul 314 ein Gehäuse 304 aufweist, das integrierte Antennen 308 aufweist, die durch eine räumliche Distanz d2 getrennt sind, die größer ist als die Größe d1 entweder der Antenne 308a oder 308b (d. h. d2 > d1).
  • 3c stellt ein alternatives Ausführungsbeispiel dar, bei dem ein Halbleitermodul 316 ein Gehäuse aufweist, das zwei integrierte Antennen 308a und 308b aufweist, die elektrisch voneinander durch eine elektrisch isolierende Abschirmschicht 318 isoliert sind. Bei einem Ausführungsbeispiel weist die elektrisch isolierende Abschirmschicht 318 einen Massedraht auf. Bei einem weiteren Ausführungsbeispiel kann der Massedraht eine Umverteilungsschicht des Gehäuses 304 aufweisen, die mit einem Masseanschluss verbunden ist.
  • 3d stellt ein alternatives Ausführungsbeispiel dar, bei dem ein Halbleitermodul 320 ein Antennenarray aufweist (das z. B. Antennen 308a bis 308h aufweist). Wie in 3d gezeigt ist, sind acht Antennen 308a bis 308h innerhalb des Gehäuses 304 angeordnet. Bei zusätzlichen Ausführungsbeispielen können mehr oder weniger Antennen innerhalb des Gehäuses 304 bei einer unterschiedlichen räumlichen Konfiguration enthalten sein.
  • 3e stellt ein alternatives Ausführungsbeispiel eines Halbleitermoduls 322 mit einem Antennenarray dar. In 3e sind die Antennen 308a bis 308h, die innerhalb eines Antennenarrays enthalten sind, miteinander unter Verwendung einer Umverteilungsschicht 312 des Gehäuses 304 gekoppelt.
  • Wie in 3a–3e gezeigt ist, kann durch Begrenzen der Bondverbindungsstrukturen 310 die Größe eines Gehäuses 304 zunehmen, ohne die mechanische Belastung auf die Bondstrukturen 310 zu erhöhen, um eine größere Anzahl von Antennen (wie z. B. in 3b gezeigt ist) oder große Antennen (für Niedrigfrequenzantennen) unterzubringen.
  • Große Gehäusegrößen können dazu führen, dass ein Gehäuse leicht kippt (z. B. während dem Löten), wenn der Schwerpunkt des Gehäuses außerhalb des Verbindungsbereichs liegt. Bei solchen Ausführungsbeispielen können eine oder mehrere Stützstrukturen gebildet sein, um zu verhindern, dass das Gehäuse kippt. Bei einem Ausführungsbeispiel können die eine oder die mehreren Stützstrukturen um den Umfang des Gehäuses angeordnet sein, um eine mechanische Stütze des Gehäuses zu liefern, ohne eine elektrische Verbindung zwischen dem Gehäuse und der PCB zu bilden. Da die Stützstrukturen keine elektrische Verbindung zwischen dem Gehäuse und der PCB bilden, können die Stützstrukturen mechanischer Belastung ausgesetzt werden, aufgrund von Temperaturänderungen (z. B. Zuverlässigkeitstemperaturwechsel), ohne Probleme der elektrischen Verbindung zwischen dem Gehäuse und der PCB zu verursachen.
  • 4a–4b stellen zwei exemplarische nicht einschränkende Ausführungsbeispiele eines Halbleitermoduls dar, bei dem eine oder mehrere Stützstrukturen mit dem Gehäuse gekoppelt sind, um zu verhindern, dass das Gehäuse kippt. Das Halbleitermodul 400 bzw. 412 umfasst eine IC 402 und eine oder mehrere integrierte Antennenstrukturen 408.
  • Wie in 4a gezeigt ist, sind die eine oder die mehreren Stützstrukturen 414 an dem Umfang des Gehäuses angeordnet und konfiguriert, um eine mechanische Stütze zu dem Gehäuse 404 hinzuzufügen (z. B. das Gehäuse in einer konstanten Distanz von der PCB zu halten), ohne eine elektrische Verbindung mit der PCB 406 herzustellen. Da keine elektrische Verbindung zwischen dem Gehäuse 404 und der PCB 406 gebildet ist, können die Stützstrukturen 414 entfernt von den Verbindungen der Bondverbindungsstrukturen 404 angeordnet sein, ohne Probleme der elektrischen Verbindung zwischen dem Gehäuse und der PCB während einer Temperaturwechselbeanspruchung zu verursachen. Wenn z. B. eine Temperaturänderung auftritt, kann sich das Gehäuse 404 um eine größere Distanz ausdehnen als die PCB 406, wodurch verursacht wird, dass die Oberseite der Stützstruktur sich um eine größere Distanz nach rechts bewegt als der Boden (der mit der PCB gekoppelt ist). Wenn jedoch keine elektrische Verbindung zwischen dem Gehäuse 404 und der PCB 406 vorliegt, ist die mechanische Belastung harmlos.
  • Bei einem Ausführungsbeispiel sind die eine oder die mehreren Stützstrukturen 414 konfiguriert, um eine mechanische Stütze zu dem Gehäuse 404 hinzuzufügen, ohne eine starre mechanische Verbindung mit der PCB 406 zu erzeugen (d. h. die Stützstruktur ist nicht an die PCB angebracht). Da keine starre mechanische Verbindung zwischen dem Gehäuse 404 und der PCB 406 gebildet ist, können die Stützstrukturen 414 entfernt von den Verbindungen der Bondverbindungsstrukturen 410 angeordnet sein, ohne eine mechanische Belastung während der Temperaturwechselbeanspruchung zu verursachen.
  • Es wird darauf hingewiesen, dass die eine oder die mehreren Stützstrukturen 414 durch einen breiten Bereich aus Anwendungen gebildet werden können, da eine genaue Platzierung der Stützstruktur nicht wesentlich ist. Zum Beispiel können gedruckte Stützstrukturen während der Herstellung eines Gehäuses gebildet werden (z. B. vor der Vereinzelung). Bei verschiedenen nicht einschränkenden Ausführungsbeispielen können die Stützstrukturen 414 dispensiert bzw. dosiert, dosiergestrahlt oder auf das Gehäuse im Siebdruckverfahren aufgebracht werden. Die Stützstrukturen 414 können ferner eine Vielzahl von leitenden oder nichtleitenden Materialien aufweisen. Bei einem Ausführungsbeispiel weist die Stützstruktur ein gedrucktes Polymer auf, das als ein Teil des Gehäuses gebildet ist. Bei alternativen Ausführungsbeispielen kann die Stützstruktur Epoxide, Silikone, Thermoplaste, Duroplaste oder gefüllte Materialien aufweisen.
  • Bei einem bestimmten Ausführungsbeispiel, gezeigt in 4b, können die Stützstrukturen eine oder mehrere Lötkugeln 416 aufweisen. Bei einem solchen Ausführungsbeispiel kann eine Lötkugel 416 an dem Gehäuse gebildet sein, ohne eine gegenüberliegende Metallanschlussfläche auf der PCB, so dass keine elektrische Verbindung zu der PCB während eines Lötschrittes erzeugt wird (z. B. liefert die Stützlötkugel 416 im Gegensatz zu den Bondverbindungsstrukturen 410 keine elektrische Verbindung zwischen dem Gehäuse 404 und de PCB 406). Daher ist die mechanische Belastung auf die Stützlötkugeln 416 während der Temperaturwechselbeanspruchung des Halbleitermoduls nicht nachteilhaft. Bei einem Ausführungsbeispiel können die Lötkugeln 416 an dem freitragenden Ende des Gehäuses konfiguriert sein, um das Gehäuse 404 während des Lötens horizontal zu halten.
  • Obwohl 2 bis 4 Halbleitermodule darstellen, die rechteckige Gehäuse aufweisen, wird darauf hingewiesen, dass ein Gehäuse, das eine oder mehrere integrierte Antennen enthält, auch ein nicht rechteckiges Gehäuse aufweisen kann. Bei einem Ausführungsbeispiel ermöglichen Stützstrukturen (die z. B. Stützstrukturen aus 4a–4b entsprechen) die Verwendung von nichtrechteckigen Gehäusen, die keinen Schwerpunkt um die Bondstrukturen/Verbindungsbereich aufweisen.
  • Bei einem Ausführungsbeispiel kann das Gehäuse, das hierin bereitgestellt ist, unter Verwendung eines Waferebenengehäusebildungs-(WLP; wafer level packaging)Prozesses gebildet werden, wobei die integrierte Schaltung auf Waferebene gehäust wird anstelle des traditionellen Prozesses der Anordnung des Gehäuses von jeder individuellen IC nach der Wafervereinzelung. Bei einem Ausführungsbeispiel kann z. B. eine erste dielektrische Polymerschicht auf einen Wafer aufgebracht werden, um die IC-Bauelemente zu hausen. Eine Neuverdrahtungsmetallschicht (z. B. Cu, Al, etc.) kann dann über die dielektrische Schicht aufgebracht werden und nachfolgend durch eine andere dielektrische Schicht abgedeckt werden, die als die Lötmaske dient. Eine Underbump-Metallisierungsschicht (Metallisierungsschicht unter dem Lötpunkt) kann dann an Orten aufgebracht werden, die nachfolgend durch die Verbindungsstrukturen belegt werden sollen. Nachdem die Verbindungsstrukturen angebracht wurden, können Flip-Chip-Techniken verwendet werden, um das Gehäuse mit der PCB zu koppeln.
  • Bei einem Ausführungsbeispiel, bei dem ein WLP-Häusungsverfahren verwendet wird, können nichtrechteckige Gehäuse gebildet werden durch Laservereinzelung des Gehäuses. 5 stellt ein Ausführungsbeispiel von Gehäusen 502 dar, die unter Verwendung von Laservereinzelung gebildet werden, um eine nichtrechteckige Form aufzuweisen. Wie in 5 gezeigt ist, kann ein integrierter Chip (IC; integrated chip) innerhalb eines nichtrechteckigen Gehäuses 502 angeordnet sein, das eine Mehrzahl von Antennen aufweist. Die Verwendung von nichtrechteckigen Gehäusen 502 ermöglicht, dass die Raumanforderungen der Gehäuse mit integrierten Antennen minimiert werden. Wie z. B. in 5 gezeigt ist, können die nichtrechteckigen Gehäuse 502 benachbart zueinander auf einem Wafer gebildet sein, wodurch ermöglicht wird, dass nicht zugeordnete Teile eines Gehäuses für ein benachbartes Gehäuse verwendet werden. Ein Laservereinzelungswerkzeug kann verwendet werden, um die Gehäuse entlang Schnittlinien 504 zu trennen, was zu einer Mehrzahl von nichtrechteckig geformten Gehäusen führt.
  • 6a–6d stellen detailliertere Ausführungsbeispiele des Halbleitermoduls dar, das hierin bereitgestellt wird. 6a stellt eine Draufsicht eines Halbleitermoduls 600 mit integrierten Antennenstrukturen gemäß einem exemplarischen Ausführungsbeispiel der Offenbarung dar und das einstückig gehäust ist mit einem Chip 602 einer integrierten Schaltung IC, für eine Drahtloskommunikation. Das Modul 600 kann z. B. integrierte Antennenstrukturen 608a und 608b aufweisen, die darin eingebettet sind und in den IC-Chip 602 integriert sind. Obwohl hierin zwei Antennenstrukturen 608a und 608b dargestellt sind, ist die Offenbarung nicht auf eine spezifische Anzahl von Antennenstrukturen beschränkt. Das Modul 600 weist daher zumindest eine integrierte Antennenstruktur zum Senden/Empfangen von Kommunikationssignalen auf (z. B. Millimeterwellenausgangssignalen).
  • Das Halbleitermodul 600 kann ein Wafergehäuse 604 aufweisen, z. B. ein eingebettetes Waferebenen-Kugelgitterarray-Gehäuse (eWLB; embedded wafer level ball grid array), das den IC-Chip 602 aufweist. Der IC-Chip 602 kann jede Art eines integrierten Schaltungschips sein, wie z. B. jeder Siliziumchip, der in dem Gehäuse 604 eingebettet ist. Zum Beispiel kann der IC-Chip 602 ein monolithischer integrierter Mikrowellenschaltungschip (MMIC-Chip) für Mikrowellentechnikprozesse sein. MMIC-Vorrichtungen führen üblicherweise Funktionen aus, wie z. B. Mikrowellenmischen, Leistungsverstärkung, geräuscharme Verstärkung und Hochfrequenzschalten. MMICs sind abmessungstechnisch klein (von ungefähr 1 mm2 bis 10 mm2) und können durch Massenfertigung hergestellt werden, was die Ausbreitung von Hochfrequenzvorrichtungen ermöglicht hat, wie z. B. zellularen Telefonen. MMICs haben wesentliche Vorteile, das ist die Transistorbauelementgeschwindigkeit und ein halbisolierendes Substrat. Beide Faktoren können den Entwurf von Hochfrequenzschaltungsfunktionen unterstützen.
  • Das Wafergehäuse 604 kann dreidimensionale (3D) Bondverbindungs-/Schnittstellenstrukturen 610 aufweisen, wie z. B. Lötkugeln, die in ihrem Wesen oberflächenbefestigbar sein können. Die 3D-Bondverbindungsstrukturen 610 können externe Kontakte, mechanische Stützen und/oder eine Beabstandung zwischen dem Wafergehäuse 604 und den externen Kontakten aufweisen (z. B. Gehäuseanschlussleitungen auf einer gedruckten Schaltungsplatine). Zum Beispiel können die 3D-Verbindungsstrukturen 610 elektrische Verbindungen zwischen aktiven Komponenten des IC-Chips 602 oder externen Komponenten liefern. Die Verbindungsstrukturen können verschiedene Bondmaterialien aufweisen, wie z. B. Bondmetalle (z. B. Sn, Ag und/oder Cu).
  • Wie oben angegeben wurde, ermöglicht die Begrenzung der Bondstrukturen auf einen begrenzten Bereich des Gehäuses eine Reduktion bei der thermischen Fehlanpassung zwischen der PCB und dem Gehäuse und schränkt daher eine Verbindungsbeschädigung aufgrund mechanischer Belastung ein, die durch Wärmewechselbeanspruchung verursacht wird. Wie z. B. in 6a gezeigt ist, ermöglicht die Platzierung der Bondverbindungsstruktur 610 in der Nähe einer IC-Vorrichtung, dass sich zumindest ein Teil einer integrierten Antenne radial auswärts von der IC-Vorrichtung über die Bondverbindungsstruktur hinaus erstreckt.
  • Die integrierte Antennenstruktur 608a und die integrierte Antennenstruktur 608b können verwendet werden, um drahtlose Kommunikationssignale zu senden und/oder zu empfangen, um eine Sende-/Empfangsvorrichtung zu bilden. Während die integrierte Antennenstruktur 608a und 608b als zwei separate Antennenstrukturen dargestellt ist, können sie ferner eine Antennenstruktur sein, die als ein Sende-/Empfangsgerät zum Senden und/oder Empfangen wirkt. Zusätzlich dazu können mehr als zwei Antennenstrukturen in dem Gehäuse 604 integriert sein und in verschiedenen Winkeln für ein optimiertes Verhalten und ein Minimieren der gegenseitigen Kopplung positioniert sein.
  • Die eine oder die mehreren integrierten Antennenstrukturen können ferner einen beliebigen von verschiedenen Typen von planaren Antennen aufweisen. Zum Beispiel können die Antennenstrukturen 608a und/oder 608b Dipolantennen, gefaltete Dipolantennen, Ringantennen, rechteckige Schleifenantennen, Patch-Antennen, koplanare Patch-Antennen, Schlitzantennen, Monopolantennen etc. aufweisen, zusätzlich zu einem oder mehreren von verschiedenen Typen von Antennenspeisungs- und/oder Impedanzanpassungsnetzwerken, wie z. B. symmetrischen Differenzleitungen, koplanaren Leitungen etc., wie ein Durchschnittsfachmann auf dem Gebiet erkennen würde.
  • Bei einem Ausführungsbeispiel kann die integrierte Antennenstruktur 608a und/oder 608b in das Gehäuse 604 mit dem Chip 602 und dem Gehäuseformverbund 612 integriert sein. Zum Beispiel kann die integrierte Antenne 608a und/oder 608b in dieselbe Schicht integriert sein wie die 3D-Verbindungsstrukturen 610 (z. B. Lötkugeln), durch eine Schnittstellenschicht, die eine Umverteilungs- oder Metallisierungsschicht aufweist (wie nachfolgend erörtert wird). Dies kann ermöglichen, dass die Antennen mit dem Siliziumchip 602 innerhalb des Gehäuses 604 ohne eine Bondschnittstellenstruktur in Kontakt kommen, die außerhalb der Bondanschlussflächenverbindungen 616 der IC-Vorrichtung ist. Da das Gehäuse 604 eine gemeinsame Oberfläche aufweist, wo der gehäuste Formverbund 612 und der Chip 602 in ein Wafergehäuse 604 kombiniert sind, kann die Zwischenverbindung zwischen den Antennenstrukturen 608a, 608b und dem Siliziumchip 602 in einem Waferherstellungsprozessfluss ausgeführt werden. Somit können die Kosten von teureren Hochfrequenzsubstraten, die häufig für Wellenradarsysteme verwendet werden (z. B. Millimeterwellenradarsysteme wie z. B. für Automobilsicherheit und Komfortanwendungen) vermieden werden. Zusätzlich dazu muss die Impedanzanpassung zwischen Antennen und Chipausgang nicht unter großen Toleranzen des Bondprozesses und der Verdrahtung der gedruckten Schaltungsplatine leiden.
  • Bezug nehmend nun auf 6b ist ein Ausführungsbeispiel eines Querschnitts des Halbleitermoduls 600 entlang der Linie 6b-6b dargestellt. Bei dem darstellenden Beispiel von 6b ist ein gedrucktes Schaltungsplatinensubstrat 606 mit dem Gehäuse 604 über Lötkugeln 610 und Zwischenverbindungen 620 gekoppelt. Das Gehäuse 604 (wie oben erörtert wurde) kann eine Gehäuseformverbundschicht 626 aufweisen, die den Gehäuseformverbund 612 und den IC-Chip 602 aufweist, und eine Schnittstellenschicht 617, die eine Umverteilungsschicht 621 mit daran gekoppelten integrierten Strukturen und eine dielektrische Beschichtung 619 aufweist.
  • Der Gehäuseformverbund 612 kann sehr geringe Verluste haben und ist ein sehr gutes Substrat für Anwendungen, die kleine Gehäuse benötigen, wie z. B. bei RF- oder Drahtloskommunikationschips (z. B. für Mikrowellenradarerfassung). Der Gehäuseformverbund 612 kann ein organisches Polymer aufweisen, wie z. B. ein Epoxidmaterial, das ein anorganisches Füllmaterial aufweist (z. B. Siliziumdioxid). Die Gehäuseformverbundschicht 626 kann den IC-Chip 602 eingebettet in den Gehäuseformverbund 612 aufweisen, wobei eine im Wesentlichen planare Oberfläche 624 daran und während der Wafergehäuseverarbeitung gebildet werden kann.
  • Das Gehäuse 604 weist ferner die Schnittstellenschicht 617 auf einer Oberfläche der Gehäuseformverbundschicht 626 auf, die eine Metallschicht/Ebene oder die Umverteilungsschicht 621 in der dielektrischen Beschichtung 619 aufweist, wo die Inhalte von dem Chip 602 zu dem Gehäuse 604 verbunden und integriert sind. Das Gehäuse 604, das die Umverteilungsschicht 621 und die Gehäuseformverbundschicht 626 aufweist, kann eine Breite w von ungefähr 200 bis 800 Mikrometern aufweisen. Ein typischer Wert w ist ungefähr 450 Mikrometer.
  • Das Gehäuse 604 weist ferner die 3D-Verbindungsstrukturen 610 auf (z. B. Lötkugeln), die eine weitere Abmessung zu dem Gehäuse 604 hinzufügen. Die Kugeln 610 sind die Schnittstelle von dem IC-Chip 602 zu der Außenwelt (z. B. außerhalb der Gehäuseformverbundschicht 604), und können einen Durchmesser von größer als 500 Mikrometer bis ungefähr 200 Mikrometer oder weniger aufweisen. Die Distanz zwischen den Kugeln kann von größer als 1 mm bis 0,3 mm oder weniger reichen. Ein typisches Ausführungsbeispiel würde Kugeldurchmesser von 300 Mikrometern und einen Abstand von 0,5 mm aufweisen. Die 3D-Bondverbindungsstrukturen 310 können externe Kontakte, mechanische Unterstützung und/oder Beabstandung zwischen dem Gehäuse 604 und externen Kontakten 620 liefern (z. B. Gehäuseanschlussleitungen auf einer gedruckten Schaltungsplatine).
  • Zwischen dem Gehäuse 604 und der gedruckten Schaltungsplatine 606 kann ein Lufthohlraum 628 sein. Bei einem Ausführungsbeispiel kann der Lufthohlraum 628 nur mit Luft und/oder einem Füllmittel 632 gefüllt sein (wie in 6c dargestellt ist), wie z. B. einem Unterfüllmittel, das einen Epoxidverbund aufweist (nicht gezeigt). Die gedruckte Schaltungsplatine (PCB) 606 kann eine Masseebene und/oder einen Reflektor 622 aufweisen, der auf der PCB 606 und innerhalb des Lufthohlraums 628 positioniert ist. Der Reflektor 622 kann gegenüberliegend zu und beabstandet von der integrierten Antennenstruktur 608a und/oder 608b sein zum Bereitstellen einer direktiven Strahlung 618 in einer Richtung von dem Gehäuse 604 und/oder von der PCB 606. Ohne den Masseort/-reflektor 622 könnte die Strahlung der Energie von den Antennenstrukturen in beiden Richtungen verlaufen, nach oben und durch den Gehäuseformverbund sowie durch die Rückseite des Gehäuses. Mit dem Reflektor 622 wird eine direktive Strahlung 618 im Wesentlichen senkrecht zu der PCB oder dem Gehäuse zu der Außenwelt gerichtet. Bei einem Ausführungsbeispiel können weitere Reflektorstrukturen (nicht gezeigt) oder zusätzliche Metallschichten innerhalb der Schnittstellenschicht 617, wie z. B. Metallstäbe (nicht gezeigt) auf einer Seite der Antennenstruktur 608 platziert sein zum weiteren Leiten einer direktiven Strahlung 618 zu einer spezifischen Richtung.
  • Bei einem Ausführungsbeispiel ist die Antennenstruktur 608 mit der Gehäuseformverbundschicht 626 und dem IC-Chip 602 innerhalb der Schnittstellenschicht 617 durch die Umverteilungsschicht 621 darin integriert. Zum Beispiel kann die Antennenstruktur 608 an derselben Umverteilungsschicht 614 gebildet sein wie die Bondschnittstellenstruktur, die die Lötkugeln oder 3D-Verbindungsstrukturen 610 aufweist. Die integrierte Antennenstruktur 608 kann somit mit dem IC-Chip 602 von der Umverteilungsschicht 621 über die Metallisierungsschicht 630 darin gekoppelt sein. Da die Antennenstruktur 608 direkt in das Gehäuse 604 integriert ist, wird kein zusätzliches Substrat spezifisch für die Antennenstruktur 608 benötigt. Die Metallisierungsschicht 630 kann ferner Metallverbindungen (z. B. Kupfer) zum Verbinden der 3D-Bondverbindungsstrukturen 610 und/oder der integrierten Antennenstruktur 608 mit Bondanschlussflächenverbindungen 616 des IC-Chips 602 aufweisen.
  • Durch Integrieren der Antennenstrukturen direkt in den IC-Chip 602 in der Gehäuseformverbundschicht 604 werden keine zusätzlichen Hochfrequenzsubstrate oder verlustbehaftete Schnittstellen zum Integrieren von Antennen eingelagert. Somit können Kostenstrukturen für den Entwurf reduziert werden. Zusätzlich dazu können verlustarme Verbindungen zwischen Antennen und einer Halbleitervorrichtung mit Hilfe solcher hochpräzise auf Waferebene verarbeiteten Module erreicht werden, wie oben erörtert wurde. Folglich können Anwendungen (z. B. Automobilsicherheit, Totwinkelüberwachung und/oder Parkhilfe) schließlich ohne Hochfrequenzverbindungen auf der Schaltungsplatine implementiert werden.
  • Bezug nehmend auf 6c ist ein Ausführungsbeispiel eines Querschnitts des Halbleitermoduls 600 entlang der Linien 6b-6b dargestellt, das ähnlich ist zu 6b. Der Lufthohlraum/Zwischenraum 628 ist zwischen der Schnittstellenschicht 617 und der Masseebene/Reflektor 622 angeordnet. Bei einem Ausführungsbeispiel wird ein zusätzliches Material eingeführt, das ein Füllstoff und/oder Unterfüllstoff 632 ist, derart, dass wesentlich weniger Luft oder keine Luft in dem Lufthohlraum 628 vorliegt. Dadurch können die Strahlungseigenschaften der Antenne verändert werden. Zum Beispiel kann der Füllstoff verwendet werden, um die thermische Belastung zwischen der PCB-Platine 606 und dem IC-Chip 602 zu reduzieren (z. B. eine Flip-Chip-Vorrichtung). Mit dem Füllstoff 632 kann die Zuverlässigkeit im Hinblick auf die Temperaturwechselbeanspruchung verbessert werden. Der Füllstoff 632 kann vom Typ eines Epoxid- oder organischen Materials sein. Der Füllstoff 632 weist eine unterschiedliche dielektrische Konstante auf als Luft (ungefähr 1). Folglich kann die effektive elektrische Distanz zwischen der integrierten Antennenstruktur 608 und dem Reflektor 622 verbessert werden. Zum Beispiel kann die effektive elektrische Distanz ungefähr ein Viertel einer Wellenlänge der Antennenstrahlung sein.
  • Bezug nehmend nun auf 6d ist ein anderes Ausführungsbeispiel eines Querschnitts des Halbleitermoduls 600 entlang der Linien 6b-6b gezeigt, die ähnlich ist zu 6b. 6d stellt ein Ausführungsbeispiel des Moduls 600 dar, das ferner eine Antennenstruktur 636 aufweist, die auf der Oberfläche 624 oder Rückseite des Moduls 600 angeordnet ist zum Modulieren der Feldrichtwirkung der direktiven Strahlung bzw. Richtstrahlung 618 der integrierten Antennenstruktur 608. Die Antennenstruktur 636 kann jegliche Metallschicht sein, die z. B. die Oberfläche 624 oder Rückseite des Moduls 600 überlagert und kann jegliche verschiedene Geometrie aufweisen zum Unterstützen der Strahlung auf der Vorder- oder gegenüberliegenden Seite des Moduls. Bei einem Ausführungsbeispiel kann die Antennenstruktur 600 zumindest ein parasitäres Element aufweisen (so wie z. B. eine parasitäre Antennenstruktur), das auf der Oberfläche 624 der Gehäuseformverbundschicht 626 angeordnet ist. Alternativ kann die Antennenstruktur 636 andere Strukturen aufweisen und kann jegliche gewünschte Geometrie sein, wie z. B. eine Schlitzantenne, die die Strahlungscharakteristika der Antenne verbessern kann.
  • Die Oberfläche 624 kann im Wesentlichen planar sein und gegenüberliegend zu einer anderen Oberfläche der Gehäuseformverbundschicht 626, die mit der Schnittstellenschicht 617 gekoppelt ist. Die Antennenstruktur 636 kann z. B. gegenüberliegend zu der integrierten Antennenstruktur 608 und in einer parallelen Konfiguration zu derselben angeordnet sein. Bei anderen Ausführungsbeispielen kann die Antennenstruktur an anderen Orten auf der Oberfläche 624 angeordnet sein, als in 6d dargestellt ist. Zum Beispiel kann die Antennenstruktur 636 Silizium oder den Chip 602 teilweise oder vollständig überlagern und/oder die Rückseite oder Oberfläche 624 des Moduls 600 teilweise oder vollständig überlagern. Wo die Antennenstruktur Silizium oder den Chip 602 überlagert, kann die Antenne ferner mit Masse verbunden sein und kann daher elektrisch mit der integrierten Antennenstruktur verbunden sein.
  • Die Antennenstruktur 636 kann ein Funkantennenelement sein, das z. B. keinen verdrahteten Eingang aufweist, sondern stattdessen Funkwellen absorbiert, die von einem anderen aktiven Antennenelement (z. B. integrierte Antenne 608) in der Nähe abgestrahlt werden. Dann kann das Element 636 Funkwellen gleichphasig zu dem aktiven Element rückstrahlen, so dass sie zu dem gesendeten Gesamtsignal hinzukommen. Dies kann die Antennenstruktur und Strahlbreite ändern. Die Antennenstruktur 636 kann ferner verwendet werden, um die Strahlungsparameter einer nahe liegenden aktiven Antenne zu ändern. Zum Beispiel kann die Antennenstruktur 636 eine parasitäre Mikrostreifen-Patch-Antenne sein, die über der integrierten Antennenstruktur 608 angeordnet ist, die bei einem Ausführungsbeispiel ebenfalls eine Patch-Antenne sein kann. Diese Antennenkombination schwingt bei einer leicht niedrigeren Frequenz als das Originalelement und kann somit die Impedanzbandbreite der integrierten Antennenstrukturen erhöhen, die in die Schnittstellenschicht 617 eingebettet sind.
  • 7 stellt ein Flussdiagramm eines exemplarischen Verfahrens 700 dar, das verwendet werden kann (z. B. durch eine Steuerschaltung betrieben werden kann), um ein Halbleitermodul zu bilden, das eine oder mehrere integrierte Antennenstrukturen aufweist, die sich auswärts von der IC über eine Bondverbindungsstruktur mit einer Mehrzahl von individuellen Bondelementen erstreckt (d. h. mit einer oder mehreren integrierten Antennen, die mit einer größeren Mitte-zu-Mitte-Distanz von der IC-Vorrichtung konfiguriert sind als jegliche individuellen Bondelemente der Bondverbindungsstrukturen).
  • Während das Verfahren 700 nachfolgend als eine Reihe aus Handlungen oder Ereignissen dargestellt und beschrieben ist, wird darauf hingewiesen, dass die dargestellte Reihenfolge solcher Handlungen oder Ereignisse nicht in einem einschränkenden Sinn interpretiert werden soll. Zum Beispiel können einige Handlungen in unterschiedlichen Reihenfolgen auftreten und/oder gleichzeitig zu anderen Handlungen oder Ereignissen, abgesehen von jenen, die hierin dargestellt und/oder beschrieben sind. Zusätzlich dazu sind möglicherweise nicht alle dargestellten Handlungen erforderlich, um einen oder mehrere Aspekte oder Ausführungsbeispiele der Offenbarung hierin zu implementieren. Ferner können eine oder mehrere der Handlungen, die hierin gezeigt sind, in einer oder mehreren separaten Handlungen und/oder Phasen ausgeführt werden.
  • Bei 702 wird ein integrierter Schaltungschip (IC-Chip) bereitgestellt und in einem Gehäuseformverbund eingebettet.
  • Bei 704 wird eine Schnittstellenschicht innerhalb desselben Gehäuses zum Integrieren von Komponenten gebildet, mit dem Chip, innerhalb des Formverbunds. Die Schnittstellenschicht ist auf der Oberfläche gebildet und mit dem IC-Chip und dem Gehäuseformverbund gekoppelt. Das Verfahren zum Bilden der Schnittstellenschicht beginnt bei 706 und weist das Bilden einer Umverteilungsschicht auf. Diese Schicht kann eine Metallisierungsschicht sein, die aus einer Metallebene gebildet ist, z. B. einer Kupferplatte darin. Diese Schicht liefert die Metallisierungsverbindungskomponenten der Schnittstellenschicht mit dem IC-Chip. Zum Beispiel ist bei 708 zumindest eine Antennenstruktur zu dem IC-Chip innerhalb des Gehäuses durch die Umverteilungsschicht des Gehäuses integriert.
  • Zusätzlich dazu werden bei 710 ebenfalls dreidimensionale (3D) Verbindungsstrukturen (z. B. Lötkugeln) gebildet und mit dem IC-Chip durch die Umverteilungsschicht in der Nähe des IC-Chips integriert, um zu veranlassen, dass zumindest ein Teil einer Antenne angeordnet ist, um sich über die Bondstrukturen hinaus zu erstrecken. Daher weist das Halbleitermodul eine Bondschnittstellenstruktur auf, die auf einen reduzierten Teil des Gehäuses beschränkt ist. Anders ausgedrückt kann die Bondschnittstellenstruktur auf einen Verbindungsbereich mit einem Bereich begrenzt sein, der wesentlich kleiner ist (z. B. < 30%) als der Bereich der Bodenoberfläche eines Gehäuses. Eine solche Bondschnittstellenstruktur führt zu einem Gehäuse, das in Kontakt mit einer PCB in einem relativ kleinen Bereich ist (z. B. einem Verbindungsbereich), und das die Last des Gehäuses stützt.
  • Bei 712 kann eine dielektrische oder isolierende Beschichtung gebildet werden.
  • Bei 714 werden optional eine oder mehrere Stützstrukturen gebildet. Die eine oder die mehreren Stützstrukturen können um den Umfang eines Gehäuses angeordnet sein, um eine mechanische Stütze für das Gehäuse zu liefern, ohne eine elektrische Verbindung mit der PCB zu bilden. Die Stützstruktur kann durch eine Vielzahl an Anwendungen gebildet werden, da eine genaue Platzierung der Stützstruktur nicht wesentlich ist. Zum Beispiel können gedruckte Stützstrukturen während der Herstellung eines Gehäuses gebildet werden. Bei verschiedenen, nicht einschränkenden Ausführungsbeispielen kann die Stützstruktur z. B. dispensiert bzw. dosiert, dosiergestrahlt oder auf das Gehäuse im Siebdruckverfahren aufgebracht werden. Bei einem Ausführungsbeispiel können die Stützstrukturen eine oder mehrere Lötkugeln aufweisen, die physisch mit dem Gehäuse verbunden sind und keine elektrische Verbindung zwischen dem Gehäuse und einer PCB bilden.
  • Bei 716 wird das Gehäuse optional vereinzelt. Bei einem Ausführungsbeispiel kann das Vereinzeln ein Laservereinzeln aufweisen, was die Bildung von nicht rechteckigen Gehäusen ermöglicht, wodurch eine effiziente Verwendung der Raumanforderungen für die Gehäuse mit einer oder mehreren integrierten Antennen ermöglicht wird.
  • Obwohl Beispiele von Techniken, die mit einigen Implementierungen konsistent sind, im Hinblick auf eine oder mehrere Implementierungen oben dargestellt und beschrieben wurden, können Änderungen und/oder Modifikationen an den dargestellten Beispielen ausgeführt werden, ohne von dem Wesen und dem Schutzbereich der angehängten Ansprüche abzuweichen. Obwohl z. B. die Gehäuse, die hierin beschrieben sind, als Fan-Out-Gehäuse (fan-out; im gewünschten Abstand auf dem Gehäuse untergebracht) dargestellt sind (d. h. Gehäuse mit Lötkugeln außerhalb des IC-Chipbereichs), ist dies nur ein nicht einschränkendes Ausführungsbeispiel. Bei alternativen Ausführungsbeispielen können die Gehäuse Fan-In-Gehäuse aufweisen (d. h. Gehäuse mit Lötkugeln innerhalb des IC-Chipbereichs).
  • Insbesondere im Hinblick auf die verschiedenen Funktionen, die durch die oben beschriebenen Komponenten oder Strukturen ausgeführt werden (Anordnungen, Vorrichtungen, Schaltungen, Systeme, etc.), sollen die Ausdrücke (die eine Bezugnahme auf eine „Einrichtung” umfassen), die verwendet werden, um solche Komponenten zu beschreiben, jeglicher Komponente oder Struktur entsprechen, außer anderweitig angegeben, die die spezifizierte Funktion der beschriebenen Komponente ausführt (z. B. die funktional entsprechend ist), obwohl sie nicht strukturell entsprechend ist zu der offenbarten Struktur, die die Funktion bei den hierin dargestellten exemplarischen Implementierungen der Erfindung ausführt. Zusätzlich dazu, während ein bestimmtes Merkmal der Erfindung möglicherweise nur im Hinblick auf eine von verschiedenen Implementierungen offenbart wurde, kann ein solches Merkmal mit einem oder mehreren anderen Merkmalen der anderen Implementierungen kombiniert werden, wie es für jegliche gegebene oder bestimmte Anwendung erwünscht oder vorteilhaft sein kann. Ferner, zu dem Ausmaß, dass die Ausdrücke „umfassen”, „umfasst”, „haben”, „hat”, „mit” oder Varianten derselben entweder in der detaillierten Beschreibung oder den Ansprüchen verwendet werden, sollen solche Ausdrücke umfassend sein auf eine Weise ähnlich zu dem Ausdruck „aufweisen”.

Claims (13)

  1. Halbleitermodul, das folgende Merkmale aufweist: eine gedruckte Schaltungsplatine (206–606); ein Gehäuse (204–604), das eine Integrierte-Schaltung-Vorrichtung (202–602) (IC-Vorrichtung), die in einen Gehäuseformverbund eingebettet ist, und eine oder mehrere integrierte Antennenstrukturen (208–608) aufweist, die mit der IC-Vorrichtung (202–602) gekoppelt sind und konfiguriert sind, um eine elektromagnetische Strahlung für eine drahtlose Übertragung zu erzeugen; und eine Bondverbindungsstruktur mit dreidimensionalen Verbindungsstrukturen (210–610), konfiguriert, um das Gehäuse (204–604) physisch mit der gedruckten Schaltungsplatine (206–606) zu verbinden; wobei die zumindest eine der integrierten Antennenstrukturen (208–608) in einer größeren Mitte-zu-Mitte-Distanz von der IC-Vorrichtung (202–602) angeordnet ist als jegliche der dreidimensionalen Verbindungsstrukturen (210–610).
  2. Modul gemäß Anspruch 1, bei dem die dreidimensionalen Verbindungsstrukturen (210–610) oberflächenbefestigbare Lötkugeln aufweisen.
  3. Modul gemäß Anspruch 1 oder 2, bei dem die Bondverbindungsstruktur konfiguriert ist, um physisch mit dem Gehäuse (204–604) an einer Position verbunden zu sein, die das Gehäuse (204–604) als eine freitragende Struktur unterstützt, gestützt durch die Bondverbindungsstruktur, die zumindest einen Teil von einer oder mehreren der zumindest einen integrierten Antennenstruktur (208–608) aufweist.
  4. Modul gemäß einem der Ansprüche 1 bis 3, das ferner eine oder mehrere Stützstrukturen (414, 416) aufweist, die physisch mit dem Gehäuse (404) gekoppelt sind und keine elektrische Verbindung zwischen der gedruckten Schaltungsplatine (406) und dem Gehäuse (404) aufweisen, wobei die Stützstrukturen (414, 416) in einer größeren Mitte-zu-Mitte-Distanz von der IC-Vorrichtung (202–602) angeordnet sind als die dreidimensionalen Verbindungsstrukturen (210–610).
  5. Modul gemäß Anspruch 4, bei dem die eine oder die mehreren Stützstrukturen eine oder mehrere Lötkugeln (416) aufweisen, die mit dem Gehäuse (404) gekoppelt sind.
  6. Modul gemäß einem der Ansprüche 1 bis 5, bei dem die Bondverbindungsstruktur physisch mit einem Verbindungsbereich des Gehäuses (204–604) gekoppelt ist, der kleiner ist als 40% des Gesamtbereichs einer Bodenoberfläche des Gehäuses (204–604).
  7. Modul gemäß einem der Ansprüche 1 bis 6, bei dem die eine oder die mehreren integrierten Antennenstrukturen (208–608) eine Mehrzahl von Antennenstrukturen aufweisen, die jeweils auf unterschiedlichen Seiten der IC-Vorrichtung (202–602) angeordnet sind.
  8. Modul gemäß einem der Ansprüche 1 bis 7, bei dem die eine oder die mehreren integrierten Antennenstrukturen eine Mehrzahl von Antennenstrukturen (308) aufweisen, die räumlich durch eine Abschirmschicht (318) getrennt sind.
  9. Modul gemäß Anspruch 8, bei dem die elektrisch isolierende Abschirmschicht (318) eine Umverteilungsschicht aufweist, die elektrisch mit einem Masseanschluss verbunden ist.
  10. Modul gemäß einem der Ansprüche 1 bis 9, bei dem das Gehäuse unter Verwendung eines Waferebenen-Gehäusebildungsprozesses gebildet wurde und bei dem das Gehäuse eine nichtrechteckige Form aufweist, die durch Laservereinzelung gebildet wurde.
  11. Verfahren zum Herstellen eines Halbleitermoduls, wobei das Verfahren folgende Schritte aufweist: Bereitstellen eines Gehäuses (204–604), das einen Integrierte-Schaltung-Chip (202–602) (IC-Chip) innerhalb einer Gehäuseformverbundschicht mit einer Oberfläche und zumindest eine integrierte Antennenstruktur (208–608), die mit dem IC-Chip (202–602) durch eine auf der Oberfläche gebildete Umverteilungsschicht gekoppelt ist, aufweist; und Bilden einer Bondverbindungsstruktur mit dreidimensionalen Verbindungsstrukturen (210–610), die zum physischen Verbinden des Gehäuses (204–604) mit einer gedruckten Schaltungsplatine (206–606) konfiguriert sind, wobei die dreidimensionalen Verbindungsstrukturen (210–610) mit dem IC-Chip (202–602) durch die Umverteilungsschicht gekoppelt sind; wobei die zumindest eine der integrierten Antennenstrukturen (208–608) mit einer größeren Mitte-zu-Mitte-Distanz von dem IC-Chip (202–602) konfiguriert ist als jede der dreidimensionalen Verbindungsstrukturen (210–610).
  12. Verfahren gemäß Anspruch 11, bei dem die Bondverbindungsstruktur konfiguriert ist zum physischen und elektrischen Verbinden des IC-Chip (202–602), außerhalb der Gehäuseformverbundschicht, mit der gedruckten Schaltungsplatine (206–606) (PCB) an einen Verbindungsbereich, der an einer Position angeordnet ist, die das Gehäuse (204–604) als eine freitragende Struktur stützt, gestützt durch die Bondverbindungsstruktur, die zumindest einen Teil von einer oder mehreren der zumindest einen integrierten Antennenstruktur (208–608) außerhalb des Verbindungsbereichs aufweist.
  13. Verfahren gemäß Anspruch 12, das ferner folgenden Schritt aufweist: Bilden einer Stützstruktur, die physisch mit dem Gehäuse (204–604) gekoppelt ist und keine elektrische Verbindung zwischen der gedruckten Schaltungsplatine (202–602) und dem Gehäuse (204–604) aufweist, wobei die Stützstruktur außerhalb des Verbindungsbereichs konfiguriert ist.
DE201110085348 2010-10-28 2011-10-27 Integrierte Antennen in einem Waferebenengehäuse und Herstellungsverfahren dafür Active DE102011085348B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/914,274 US8451618B2 (en) 2010-10-28 2010-10-28 Integrated antennas in wafer level package
US12/914,274 2010-10-28

Publications (2)

Publication Number Publication Date
DE102011085348A1 DE102011085348A1 (de) 2012-05-03
DE102011085348B4 true DE102011085348B4 (de) 2014-12-04

Family

ID=45935852

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201110085348 Active DE102011085348B4 (de) 2010-10-28 2011-10-27 Integrierte Antennen in einem Waferebenengehäuse und Herstellungsverfahren dafür

Country Status (2)

Country Link
US (2) US8451618B2 (de)
DE (1) DE102011085348B4 (de)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8368519B2 (en) * 2007-10-10 2013-02-05 International Business Machines Corporation Packaging a semiconductor wafer
US8278749B2 (en) 2009-01-30 2012-10-02 Infineon Technologies Ag Integrated antennas in wafer level package
DE102011075552A1 (de) * 2011-05-10 2012-11-15 Robert Bosch Gmbh Schaltungsanordnung für Radaranwendungen
KR101426584B1 (ko) * 2011-12-09 2014-08-06 주식회사 만도 레이더 장치 및 그 조립 방법
US20130233598A1 (en) * 2012-03-08 2013-09-12 International Business Machines Corporation Flexible film carrier to increase interconnect density of modules and methods thereof
US9711465B2 (en) 2012-05-29 2017-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Antenna cavity structure for integrated patch antenna in integrated fan-out packaging
US9196958B2 (en) 2012-07-26 2015-11-24 Apple Inc. Antenna structures and shield layers on packaged wireless circuits
US9252491B2 (en) 2012-11-30 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Embedding low-k materials in antennas
WO2014089521A1 (en) * 2012-12-07 2014-06-12 Anayas360.Com, Llc Highly integrated millimeter-wave soc layout techniques
JP5621951B1 (ja) * 2012-12-19 2014-11-12 株式会社村田製作所 チップ部品の実装構造およびモジュール部品
KR101412946B1 (ko) * 2012-12-20 2014-06-26 삼성전기주식회사 안테나 및 프론트 엔드 모듈
WO2014108744A1 (en) 2013-01-09 2014-07-17 Freescale Semiconductor, Inc. Electronic high frequency device and manufacturing method
CN105409060B (zh) 2013-07-29 2018-09-04 株式会社村田制作所 天线一体型无线模块以及该模块的制造方法
US9230926B2 (en) 2013-08-31 2016-01-05 Infineon Technologies Ag Functionalised redistribution layer
US9910145B2 (en) 2013-12-19 2018-03-06 Infineon Technologies Ag Wireless communication system, a radar system and a method for determining a position information of an object
US9917372B2 (en) * 2014-06-13 2018-03-13 Nxp Usa, Inc. Integrated circuit package with radio frequency coupling arrangement
US9620841B2 (en) 2014-06-13 2017-04-11 Nxp Usa, Inc. Radio frequency coupling structure
US10103447B2 (en) 2014-06-13 2018-10-16 Nxp Usa, Inc. Integrated circuit package with radio frequency coupling structure
US9583842B2 (en) * 2014-07-01 2017-02-28 Qualcomm Incorporated System and method for attaching solder balls and posts in antenna areas
US9799954B2 (en) * 2014-08-29 2017-10-24 Advanced Micro Devices, Inc. Apparatus with multi-directional radiation capability using multiple antenna elements
US10225925B2 (en) * 2014-08-29 2019-03-05 Nxp Usa, Inc. Radio frequency coupling and transition structure
US9887449B2 (en) * 2014-08-29 2018-02-06 Nxp Usa, Inc. Radio frequency coupling structure and a method of manufacturing thereof
US9444135B2 (en) 2014-09-19 2016-09-13 Freescale Semiconductor, Inc. Integrated circuit package
US9673150B2 (en) 2014-12-16 2017-06-06 Nxp Usa, Inc. EMI/RFI shielding for semiconductor device packages
US10317512B2 (en) * 2014-12-23 2019-06-11 Infineon Technologies Ag RF system with an RFIC and antenna system
US10725150B2 (en) 2014-12-23 2020-07-28 Infineon Technologies Ag System and method for radar
FR3032556B1 (fr) 2015-02-11 2017-03-17 Commissariat Energie Atomique Dispositif de transmission rf a reflecteur d'ondes electromagnetiques integre
US9832867B2 (en) 2015-11-23 2017-11-28 Medtronic, Inc. Embedded metallic structures in glass
US9941201B1 (en) * 2016-02-02 2018-04-10 Altera Corporation Magnetically decoupled inductor structures
US10128203B2 (en) * 2016-02-02 2018-11-13 Taiwan Semiconductor Manufacturing Company Ltd. Fan-out package structure, antenna system and associated method
JP6869649B2 (ja) * 2016-06-13 2021-05-12 ラピスセミコンダクタ株式会社 半導体装置、通信システムおよび半導体装置の製造方法。
US10128192B2 (en) 2016-07-22 2018-11-13 Mediatek Inc. Fan-out package structure
US9991181B2 (en) 2016-08-31 2018-06-05 Qorvo Us, Inc. Air-cavity package with enhanced package integration level and thermal performance
US9974158B2 (en) 2016-08-31 2018-05-15 Qorvo Us, Inc. Air-cavity package with two heat dissipation interfaces
US9935026B2 (en) 2016-08-31 2018-04-03 Qorvo Us, Inc. Air-cavity package with dual signal-transition sides
US10593634B2 (en) 2016-12-30 2020-03-17 Analog Devices, Inc. Packaged devices with integrated antennas
CN110062956B (zh) * 2016-12-30 2023-10-10 英特尔公司 用于高频通信的利用三维堆叠超薄封装模块设计的微电子器件
DE102017200124A1 (de) 2017-01-05 2018-07-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Wafer Level Packages mit integrierter oder eingebetteter Antenne
DE102017200122B4 (de) 2017-01-05 2020-07-23 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Wafer Level Package mit integrierten Antennen und Mittel zum Schirmen, System dieses umfassend und Verfahren zu dessen Herstellung
DE102017200121A1 (de) * 2017-01-05 2018-07-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Wafer Level Package mit zumindest einem integrierten Antennenelement
US10516207B2 (en) 2017-05-17 2019-12-24 Nxp B.V. High frequency system, communication link
US10944180B2 (en) 2017-07-10 2021-03-09 Viasat, Inc. Phased array antenna
US10186492B1 (en) * 2017-07-18 2019-01-22 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and manufacturing method thereof
US10700024B2 (en) * 2017-08-18 2020-06-30 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US10483617B2 (en) * 2017-09-29 2019-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure
US11024979B2 (en) * 2017-09-29 2021-06-01 Taiwan Semiconductor Manufacturing Co., Ltd. 3D IC antenna array with laminated high-k dielectric
EP3698436B1 (de) * 2017-10-18 2022-02-23 CommScope Technologies LLC Breitbandige gestapelte patch-strahlungselemente und zugehörige phasengesteuerte gruppenantennen
US10700410B2 (en) 2017-10-27 2020-06-30 Mediatek Inc. Antenna-in-package with better antenna performance
US11211687B2 (en) * 2017-12-07 2021-12-28 Sj Semiconductor (Jiangyin) Corporation Method of fabricating a semiconductor structure with an antenna module
DE102018100958B3 (de) 2018-01-17 2019-03-14 Infineon Technologies Ag Verfahren zum bilden einer chipanordnung, chipanordnung, verfahren zum bilden eines chipbausteins und chipbaustein
KR102022353B1 (ko) 2018-01-18 2019-09-18 삼성전기주식회사 안테나 모듈
US10679924B2 (en) 2018-03-05 2020-06-09 Win Semiconductors Corp. Semiconductor device with antenna integrated
US10957982B2 (en) 2018-04-23 2021-03-23 Samsung Electro-Mechanics Co., Ltd. Antenna module formed of an antenna package and a connection member
US11011815B2 (en) 2018-04-25 2021-05-18 Texas Instruments Incorporated Circularly-polarized dielectric waveguide launch for millimeter-wave data communication
US10818588B2 (en) * 2019-01-31 2020-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, package structure and method of fabricating the same
CN113013125B (zh) * 2019-12-20 2024-07-09 奥特斯奥地利科技与系统技术有限公司 嵌入有在侧向上位于堆叠体的导电结构之间的内插件的部件承载件
IT202000001819A1 (it) * 2020-01-30 2021-07-30 St Microelectronics Srl Circuito integrato e dispositivo elettronico comprendente una pluralita' di circuiti integrati accoppiati elettricamente tramite un segnale di sincronizzazione
IT202000001822A1 (it) 2020-01-30 2021-07-30 St Microelectronics Srl Circuito integrato e dispositivo elettronico comprendente una pluralita' di circuiti integrati accoppiati elettricamente tramite un segnale di sincronizzazione instradato attraverso il circuito integrato
US20230090365A1 (en) * 2021-09-23 2023-03-23 Texas Instruments Incorporated Fan-out package with antenna
US11942391B2 (en) * 2021-11-30 2024-03-26 Qorvo Us, Inc. System in package with flip chip die over multi-layer heatsink stanchion
US11772962B1 (en) * 2022-08-04 2023-10-03 Taiwan Semiconductor Manufacturing Company Ltd. MEMS package and forming method thereof

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040232543A1 (en) * 2001-07-31 2004-11-25 Bernd Goller Electronic component with a plastic housing and method for production thereof
US7098077B2 (en) * 2004-01-20 2006-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor chip singulation method
US20060276157A1 (en) * 2005-06-03 2006-12-07 Chen Zhi N Apparatus and methods for packaging antennas with integrated circuit chips for millimeter wave applications
DE102005015109B4 (de) * 2005-04-01 2007-06-21 Robert Bosch Gmbh Verfahren zum Montieren von Halbleiterchips auf einem Substrat und entsprechende Anordnung
DE102006001767A1 (de) * 2006-01-12 2007-07-26 Infineon Technologies Ag Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102010001407A1 (de) * 2009-01-30 2010-09-30 Infineon Technologies Ag Integrierte Antennen auf Wafer-Ebene
DE102008038175B4 (de) * 2007-09-06 2011-07-07 Infineon Technologies AG, 85579 Halbleiteranordnung und Verfahren zur Herstellung von Halbleiteranordnungen

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323735B1 (en) * 2000-05-25 2001-11-27 Silicon Laboratories, Inc. Method and apparatus for synthesizing high-frequency signals utilizing on-package oscillator circuit inductors
US7041533B1 (en) * 2000-06-08 2006-05-09 Micron Technology, Inc. Stereolithographic method for fabricating stabilizers for semiconductor devices
US6686649B1 (en) 2001-05-14 2004-02-03 Amkor Technology, Inc. Multi-chip semiconductor package with integral shield and antenna
US7369090B1 (en) * 2001-05-17 2008-05-06 Cypress Semiconductor Corp. Ball Grid Array package having integrated antenna pad
KR20040025680A (ko) * 2001-05-17 2004-03-24 사이프레스 세미컨덕터 코포레이션 볼 그리드 어레이 안테나
US6770955B1 (en) 2001-12-15 2004-08-03 Skyworks Solutions, Inc. Shielded antenna in a semiconductor package
US6621140B1 (en) * 2002-02-25 2003-09-16 Rf Micro Devices, Inc. Leadframe inductors
EP1563570A1 (de) 2002-11-07 2005-08-17 Fractus, S.A. Integriertes schaltungsgehäuse mit miniaturantenne
JP2005026518A (ja) * 2003-07-03 2005-01-27 Toshiba Corp 半導体装置、電子回路装置および半導体装置の実装方法
US7444734B2 (en) 2003-12-09 2008-11-04 International Business Machines Corporation Apparatus and methods for constructing antennas using vias as radiating elements formed in a substrate
US7119745B2 (en) 2004-06-30 2006-10-10 International Business Machines Corporation Apparatus and method for constructing and packaging printed antenna devices
KR20050084978A (ko) 2005-05-06 2005-08-29 프레이투스, 에스.에이. 소형 안테나를 포함한 집적 회로 패키지
DE102006023123B4 (de) 2005-06-01 2011-01-13 Infineon Technologies Ag Abstandserfassungsradar für Fahrzeuge mit einem Halbleitermodul mit Komponenten für Höchstfrequenztechnik in Kunststoffgehäuse und Verfahren zur Herstellung eines Halbleitermoduls mit Komponenten für ein Abstandserfassungsradar für Fahrzeuge in einem Kunststoffgehäuse
JP4749795B2 (ja) 2005-08-05 2011-08-17 新光電気工業株式会社 半導体装置
US7504721B2 (en) 2006-01-19 2009-03-17 International Business Machines Corporation Apparatus and methods for packaging dielectric resonator antennas with integrated circuit chips
US7518221B2 (en) 2006-01-26 2009-04-14 International Business Machines Corporation Apparatus and methods for packaging integrated circuit chips with antennas formed from package lead wires
DE102006007381A1 (de) 2006-02-15 2007-08-23 Infineon Technologies Ag Halbleiterbauelement für einen Ultraweitband-Standard in der Ultrahochfrequenz-Kommunikation und Verfahren zur Herstellung desselben
KR100714310B1 (ko) 2006-02-23 2007-05-02 삼성전자주식회사 변압기 또는 안테나를 구비하는 반도체 패키지들
US7518229B2 (en) 2006-08-03 2009-04-14 International Business Machines Corporation Versatile Si-based packaging with integrated passive components for mmWave applications
WO2008111914A1 (en) 2007-03-09 2008-09-18 Nanyang Technological University An integrated circuit structure and a method of forming the same
TW200933758A (en) * 2008-01-17 2009-08-01 En-Min Jow Semiconductor package with antenna and manufacture method thereof
JP2008259250A (ja) 2008-07-31 2008-10-23 Fractus Sa 微小アンテナを含む集積回路パッケージ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040232543A1 (en) * 2001-07-31 2004-11-25 Bernd Goller Electronic component with a plastic housing and method for production thereof
US7098077B2 (en) * 2004-01-20 2006-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor chip singulation method
DE102005015109B4 (de) * 2005-04-01 2007-06-21 Robert Bosch Gmbh Verfahren zum Montieren von Halbleiterchips auf einem Substrat und entsprechende Anordnung
US20060276157A1 (en) * 2005-06-03 2006-12-07 Chen Zhi N Apparatus and methods for packaging antennas with integrated circuit chips for millimeter wave applications
DE102006001767A1 (de) * 2006-01-12 2007-07-26 Infineon Technologies Ag Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102008038175B4 (de) * 2007-09-06 2011-07-07 Infineon Technologies AG, 85579 Halbleiteranordnung und Verfahren zur Herstellung von Halbleiteranordnungen
DE102010001407A1 (de) * 2009-01-30 2010-09-30 Infineon Technologies Ag Integrierte Antennen auf Wafer-Ebene

Also Published As

Publication number Publication date
US9064787B2 (en) 2015-06-23
US20130241059A1 (en) 2013-09-19
US20120104574A1 (en) 2012-05-03
US8451618B2 (en) 2013-05-28
DE102011085348A1 (de) 2012-05-03

Similar Documents

Publication Publication Date Title
DE102011085348B4 (de) Integrierte Antennen in einem Waferebenengehäuse und Herstellungsverfahren dafür
DE102010001407B4 (de) Integrierte Antennen auf Wafer-Ebene
DE102017223561B4 (de) Hochfrequenzbauelement-Packages und Verfahren zum Bilden derselben
DE102017202578B4 (de) Halbleitervorrichtung, die eine Antenne enthält, und Verfahren zur Herstellung einer Halbleitervorrichtung
EP3346544B1 (de) Waver level package mit integrierter oder eingebetteter antenne
DE69628253T2 (de) Ultrahochfrequenzfunkgerät
DE102014105845B4 (de) Integriertes Schaltungsmodul mit Wellenleiter-Übergangselement
DE102013111581A1 (de) Halbleiterpackages mit integrierter Antenne und Verfahren zu deren Herstellung
DE102016107678B4 (de) Halbleitervorrichtungen mit on-chip-antennen und deren herstellung
DE112017001710T5 (de) Mikrowellenantenneneinrichtung, Verpackungs- und Herstellungsverfahren
DE102013111569B4 (de) Halbleiterpackages mit integrierter Antenne und Verfahren zu deren Herstellung
EP3346494B1 (de) Wafer level package mit zumindest einem integrierten antennenelement
EP1726063B1 (de) Mikrowellenantenne für in flip-chip-technologie hergestellte halbleiterbaugruppen
DE102021112540B4 (de) Antennenvorrichtung und -verfahren
DE102019128779B4 (de) Hochfrequenz-Vorrichtung mit Hochfrequenz-Signalführungselement und zugehöriges Herstellungsverfahren
WO2004064158A2 (de) Halbleitermodul mit internen aufgefächerten höchstfrequenzverbindungen
DE102022127749A1 (de) Mikroelektronikbauelementgehäuse mit integrierter antenne
DE102018129019A1 (de) Halbleitervorrichtung und verfahren zur herstellung
DE102012025433B4 (de) Verfahren zur Gehäusung von Sub-Millimeterwellen-Halbleiterschaltungen sowie mit dem Verfahren herstellbares Halbleitermodul
DE102017127139A1 (de) Halbleitervorrichtung mit einer Abschirmung gegen elektromagnetische Störbeeinflussung
US20230317644A1 (en) Routable multilevel package with multiple integrated antennas
DE102019134673A1 (de) Antennen-package zur signalübertragung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R084 Declaration of willingness to licence