DE102013111581A1 - Halbleiterpackages mit integrierter Antenne und Verfahren zu deren Herstellung - Google Patents

Halbleiterpackages mit integrierter Antenne und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE102013111581A1
DE102013111581A1 DE201310111581 DE102013111581A DE102013111581A1 DE 102013111581 A1 DE102013111581 A1 DE 102013111581A1 DE 201310111581 DE201310111581 DE 201310111581 DE 102013111581 A DE102013111581 A DE 102013111581A DE 102013111581 A1 DE102013111581 A1 DE 102013111581A1
Authority
DE
Germany
Prior art keywords
semiconductor package
antenna structure
substrate
antenna
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE201310111581
Other languages
English (en)
Inventor
Gottfried Beer
Ottmar Geitner
Walter Hartner
Mehran Pour Mousavi
Klaus Pressel
Maciej Wojnowski
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/736,553 external-priority patent/US8952521B2/en
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102013111581A1 publication Critical patent/DE102013111581A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q19/00—Combinations of primary active antenna elements and units with secondary devices, e.g. with quasi-optical devices, for giving the antenna a desired directional characteristic
    • H01Q19/10—Combinations of primary active antenna elements and units with secondary devices, e.g. with quasi-optical devices, for giving the antenna a desired directional characteristic using reflecting surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Aerials With Secondary Devices (AREA)
  • Details Of Aerials (AREA)

Abstract

Bei einer Ausführungsform der vorliegenden Erfindung enthält ein Halbleiterpackage (1) ein Substrat mit einer ersten Hauptoberfläche und einer gegenüberliegenden zweiten Hauptoberfläche. Ein Chip (10) ist in dem Substrat angeordnet. Der Chip (10) enthält mehrere Kontaktpads (35) an der ersten Hauptoberfläche. Eine erste Antennenstruktur (50) ist an der ersten Hauptoberfläche angeordnet. Ein Reflektor (45) ist an der zweiten Hauptoberfläche angeordnet.

Description

  • Die vorliegende Anmeldung beansprucht die Priorität zur Europäischen Patentanmeldung 12007249.1 , die am 19 Oktober 2012 eingereicht wurde und die durch Bezugnahme hier aufgenommen ist.
  • Die Anmeldung betrifft die folgenden, gleichzeitig anhängigen eigenen Patentanmeldungen: laufende Nr. 13/736,097, eingereicht am 8. Januar 2013; und laufende Nr. ..., Anwaltsaktenzeichen Nr.: INF 2012 P 51103 US, eingereicht am 8. Januar 2013, wobei die Anwendungen durch Bezugnahme hier aufgenommen sind.
  • Die vorliegende Erfindung betrifft allgemein Halbleiterpackages und insbesondere Halbleiterpackages mit integrierter Antenne und Verfahren zu deren Herstellung.
  • In jüngster Zeit ist das Interesse am Millimeterwellenspektrum bei 10 GHz bis 300 GHz drastisch angestiegen. Das Auftreten preiswerter Hochleistungs-CMOS-Technologie hat für Systemdesigner und Serviceprovider neue Perspektiven eröffnet, da es die Entwicklung von Millimeterwellenfunkgeräten mit der gleichen Kostenstruktur wie Funkgeräte ermöglicht, die im Gigahertzbereich oder darunter arbeiten. In Kombination mit verfügbaren ultrabreiten Bandbreiten macht dies das Millimeterwellenspektrum attraktiver als jemals zuvor zum Unterstützen einer neuen Klasse von Systemen und Anwendungen, die von Ultrahochgeschwindigkeitsdatenübertragung, Videoverteilung, tragbarem Radar, Erfassung, Detektion bis zu Bildgebung aller Arten reichen. Dieses Spektrum auszunutzen erfordert jedoch die Fähigkeit zum Auslegen und Herstellen zuverlässiger, preiswerter, effizienter Antennen, die mit Millimeterwellen-Halbleiterbauelementen arbeiten.
  • Bei Millimeterwellensystemen, wie etwa z. B. Radare für Autosicherheit und Komfort, werden Antennenstrukturen auf Hochfrequenzsubstraten oder Hochfrequenzleiterplatten (HF-PCBs) platziert. Antennen wie etwa Mikrostreifenantennen (z. B. Patchantennen) werden oftmals auf diesen speziellen Hochfrequenzsubstraten aufgebaut. HF-PCBs basieren konstruktionsmäßig oftmals auf Rogers-, Taconic- oder anderen PTFE-Materialien. Ein derartiger Aufbau erhöht jedoch die Gesamtkosten aufgrund der besonders hohen Kosten für solche Hochfrequenzsubstrate und ihre Montage.
  • Millimeterwellenausgangsleistung kann auf einer monolithischen integrierten Halbleitermikrowellenschaltung (MMIC – Monolithic Microwave Integrated Circuit) generiert werden, die sich ebenfalls auf der HF-PCB befinden kann. Die Eingänge und Ausgänge an MMIC-Bauelementen passen häufig an eine charakteristische Impedanz (z. B. 50 Ohm) und koppeln an eine Antenne. Diese Zwischenverbindungen zwischen MMIC-Bauelementen und der Antenne beinhalten allgemein eine verlustbehaftete Chip-Platinen-Schnittstelle (z. B. Bonddrähte).
  • Dementsprechend besteht ein Bedarf an effizienten, weniger aufwendigen und kosteneffektiven Antennenpackages für Millimeterwellenanwendungen.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung umfasst ein Halbleiterpackage (im Folgenden auch bezeichnet als Halbleitergehäuse) ein Substrat mit einer ersten Hauptoberfläche und einer gegenüberliegenden zweiten Hauptoberfläche. Ein erster Chip ist in dem Substrat angeordnet. Der erste Chip umfasst mehrere Kontaktpads an der ersten Hauptoberfläche. Eine erste Antennenstruktur ist in dem Substrat angeordnet. Ein Reflektor ist in dem Substrat angeordnet.
  • In einer Ausgestaltung kann die erste Antennenstruktur an der ersten Hauptoberfläche angeordnet sein und der Reflektor kann an der zweiten Hauptoberfläche angeordnet sein. In noch einer Ausgestaltung kann das Halbleiterpackage weiterhin Folgendes umfassen: ein Kapselungsmittel, das um eine Seitenwand des ersten Chips herum angeordnet ist, wobei das Kapselungsmittel das Substrat bildet; und Durchkapselungsvias, die in dem Kapselungsmittel angeordnet und an die mehreren Kontaktpads gekoppelt sind. In noch einer Ausgestaltung kann das Halbleiterpackage weiterhin umfassen eine über der ersten Hauptoberfläche angeordnete Umverdrahtungsschicht, wobei die Durchkapselungsvias an die mehreren Kontaktpads durch die Umverdrahtungsschicht gekoppelt sind und wobei die Antennenstruktur Teil der Umverdrahtungsschicht ist. In noch einer Ausgestaltung kann das Halbleiterpackage weiterhin umfassen eine in der Umverdrahtungsschicht angeordnete zweite Antennenstruktur. In noch einer Ausgestaltung kann das Halbleiterpackage weiterhin umfassen einen in dem Kapselungsmittel bei dem ersten Chip angeordneten eingebetteten Kühlkörper. In noch einer Ausgestaltung kann die erste Antennenstruktur eine Dipolantenne, eine gefaltete Dipolantenne, eine Ringantenne, eine Rechteckschleifenantenne, eine Patchantenne oder eine koplanare Patchantenne umfassen. In noch einer Ausgestaltung kann die erste Antennenstruktur ein Antennenarray umfassen. In noch einer Ausgestaltung kann das Halbleiterpackage weiterhin umfassen einen zweiten Chip, der ein passives Bauelement und/oder ein aktives Bauelement umfasst, bei dem ersten Chip angeordnet. In noch einer Ausgestaltung kann die Antennenstruktur eine Komponente umfassen, die konfiguriert ist zum Emittieren von Strahlung in einer Richtung senkrecht zur ersten Hauptoberfläche. In noch einer Ausgestaltung kann das Halbleiterpackage weiterhin umfassen eine zweite Antennenstruktur, wobei die erste Antennenstruktur eine erste Komponente umfasst, die konfiguriert ist zum Emittieren von Strahlung in einer ersten Richtung senkrecht zur ersten Hauptoberfläche, und wobei die zweite Antennenstruktur eine zweite Komponente zum Emittieren von Strahlung in einer zweiten Richtung parallel zur ersten Hauptoberfläche umfasst. In noch einer Ausgestaltung kann das Halbleiterpackage weiterhin umfassen einen über dem ersten Chip angeordneten Kühlkörper. In noch einer Ausgestaltung kann das Halbleiterpackage weiterhin umfassen eine über der ersten Antennenstruktur angeordnete dielektrische Linse. In noch einer Ausgestaltung kann das Halbleiterpackage weiterhin Folgendes umfassen: einen in dem Substrat angeordneten ersten Viastab, wobei die erste Antennenstruktur innerhalb des ersten Viastabs angeordnet ist. In noch einer Ausgestaltung kann das Halbleiterpackage weiterhin umfassen eine innerhalb des ersten Viastabs angeordnete zweite Antennenstruktur. In noch einer Ausgestaltung kann das Halbleiterpackage weiterhin Folgendes umfassen: einen in dem Substrat angeordneten zweiten Viastab; eine innerhalb des zweiten Viastabs angeordnete zweite Antennenstruktur und eine in dem Package angeordnete dritte Antennenstruktur.
  • Gemäß einer alternativen Ausführungsform der vorliegenden Erfindung umfasst ein Halbleitersystem ein Halbleiterpackage und eine gedruckte Leiterplatte. Das Halbleiterpackage umfasst ein Substrat, das ein Kapselungsmittel umfasst. Das Substrat weist eine erste Hauptoberfläche und eine gegenüberliegende zweite Hauptoberfläche auf. Ein Chip ist in dem Substrat angeordnet. Der Chip umfasst mehrere Kontaktpads an der ersten Hauptoberfläche. Eine erste Antennenstruktur befindet sich bei der ersten Hauptoberfläche. Ein Reflektor befindet sich bei der zweiten Hauptoberfläche. Mehrere externe Kontaktpads sind an der zweiten Hauptoberfläche angeordnet. Die gedruckte Leiterplatte weist eine Vorderseite und Rückseite auf. Die gedruckte Leiterplatte umfasst Kontaktpads an der Vorderseite, die elektrisch an die mehreren externen Kontakte gekoppelt sind. Die Vorderseite ist der zweiten Hauptoberfläche des Halbleiterpackage zugewandt.
  • In einer Ausgestaltung kann die gedruckte Leiterplatte weiterhin Folgendes umfassen: thermische Kontaktpads an der Vorderseite, die thermisch an die zweite Hauptoberfläche des Substrats gekoppelt ist; eine hintere Platte, die an der Rückseite der gedruckten Leiterplatte angeordnet ist; und mehrere Durchvias, die die thermischen Kontaktpads mit der hinteren Platte koppeln. In noch einer Ausgestaltung kann das Halbleitersystem weiterhin umfassen Durchkapselungsvias, die in dem Kapselungsmittel angeordnet und an die mehreren Kontaktpads gekoppelt sind, wobei das Kapselungsmittel um eine Seitenwand des Chips herum angeordnet ist. In noch einer Ausgestaltung kann das Halbleitersystem weiterhin Folgendes umfassen: mehrere auf den mehreren externen Kontakten angeordnete Lotkugeln und mehrere auf dem Reflektor angeordnete thermische Lotkugeln, wobei das Halbleiterpackage unter Verwendung der mehreren Lotkugeln und der mehreren thermischen Lotkugeln an der gedruckten Leiterplatte angebracht ist.
  • Gemäß einer alternativen Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren zum Ausbilden eines Halbleiterpackage das Ausbilden eines rekonstituierten Substrats, das einen in ein Kapselungsmittel eingebetteten Chip umfasst. Das rekonstituierte Substrat umfasst eine erste Hauptoberfläche und eine gegenüberliegende zweite Hauptoberfläche. Der Chip umfasst mehrere Kontaktpads an der ersten Hauptoberfläche. Eine vorderseitige Umverdrahtungsschicht ist über der ersten Hauptoberfläche des rekonstituierten Substrats ausgebildet. Die vorderseitige Umverdrahtungsschicht umfasst eine Antennenstruktur. Eine rückseitige Umverdrahtungsschicht ist unter der zweiten Hauptoberfläche des rekonstituierten Substrats ausgebildet. Die rückseitige Umverdrahtungsschicht umfasst einen Reflektor.
  • In einer Ausgestaltung kann wobei das Ausbilden der rückseitigen Umverdrahtungsschicht das Ausbilden mehrerer externer Kontakte an der zweiten Hauptoberfläche umfassen. In noch einer Ausgestaltung kann das Verfahren weiterhin Folgendes umfassen: Ausbilden mehrerer Lotkugeln auf den mehreren externen Kontakten und Ausbilden mehrerer thermischer Lotkugeln auf der zweiten Hauptoberfläche. In noch einer Ausgestaltung kann das Verfahren weiterhin umfassen das Einbetten von Viastäben, passiven Elementen und/oder Dies in dem Kapselungsmittel des rekonstituierten Substrats. In noch einer Ausgestaltung kann das Ausbilden des rekonstituierten Substrats das Einbetten eines Kühlkörpers in dem Kapselungsmittel umfassen. In noch einer Ausgestaltung kann das Verfahren weiterhin umfassen das Ausbilden einer dielektrischen Linse über der Antennenstruktur.
  • Gemäß einer alternativen Ausführungsform der vorliegenden Erfindung umfasst eine Verfahren zum Ausbilden eines Halbleiterpackage das Ausbilden eines Substrats mit einer ersten Hauptoberfläche und einer gegenüberliegenden zweiten Hauptoberfläche. Das Substrat umfasst einen Chip, der mehrere Kontaktpads an der ersten Hauptoberfläche enthält. Eine Antennenstruktur und ein Reflektor werden in dem Substrat ausgebildet.
  • In einer Ausgestaltung kann das Ausbilden der ersten Antennenstruktur das Ausbilden der ersten Antennenstruktur innerhalb einer ersten Umverdrahtungsschicht an der ersten Hauptoberfläche umfassen. In noch einer Ausgestaltung kann das Ausbilden des Reflektors das Ausbilden des Reflektors innerhalb einer zweiten Umverdrahtungsschicht an der zweiten Hauptoberfläche umfassen. In noch einer Ausgestaltung kann das Ausbilden der Antennenstruktur das Ausbilden der ersten Antennenstruktur innerhalb eines Viastabs umfassen, wobei der Viastab innerhalb des Substrats ausgebildet ist.
  • Für ein umfassenderes Verständnis der vorliegenden Erfindung und ihrer Vorteile wird mm auf die folgenden Beschreibungen in Verbindung mit der beiliegenden Zeichnung Bezug genommen. Es zeigt:
  • 1, die die 1A–1C enthält, ein Halbleiterpackage gemäß einer Ausführungsform der vorliegenden Erfindung, wobei 1A eine Querschnittsansicht darstellt, während die 1B und 1C geschnittene Draufsichten darstellen;
  • 2 eine geschnittene Draufsicht auf ein Halbleiterpackage, die eine Dipolantenne gemäß einer alternativen Ausführungsform der vorliegenden Erfindung darstellt;
  • 3 eine geschnittene Draufsicht auf ein Halbleiterpackage, die eine gefaltete Dipolantenne gemäß einer alternativen Ausführungsform der vorliegenden Erfindung darstellt;
  • 4 eine geschnittene Draufsicht auf ein Halbleiterpackage, die eine Ringantenne gemäß einer alternativen Ausführungsform der vorliegenden Erfindung darstellt;
  • 5 eine geschnittene Draufsicht auf ein Halbleiterpackage, die eine Schleifenantenne gemäß einer alternativen Ausführungsform der vorliegenden Erfindung darstellt;
  • 6 eine geschnittene Draufsicht auf ein Halbleiterpackage, die eine koplanare Patchantenne gemäß einer alternativen Ausführungsform der vorliegenden Erfindung darstellt;
  • 7 eine geschnittene Draufsicht auf ein Halbleiterpackage, die ein Antennenarray gemäß einer alternativen Ausführungsform der vorliegenden Erfindung darstellt;
  • 8 eine geschnittene Draufsicht auf ein Halbleiterpackage mit einem passiven Bauelement gemäß einer alternativen Ausführungsform der vorliegenden Erfindung;
  • 9 eine Querschnittsansicht eines Halbleiterpackage mit mehreren Halbleiterchips gemäß einer alternativen Ausführungsform der vorliegenden Erfindung;
  • 10 eine Querschnittsansicht eines Halbleiterpackage mit mehreren gestapelten Halbleiterchips gemäß einer alternativen Ausführungsform der vorliegenden Erfindung;
  • 11, die die 11A–11B beinhaltet, ein Halbleiterpackage mit einem Kühlkörper gemäß einer alternativen Ausführungsform der vorliegenden Erfindung, wobei 11A eine Querschnittsansicht ist, während 11B eine Draufsicht ist;
  • 12, die die 12A–12B beinhaltet, ein Halbleiterpackage mit einem eingebetteten Kühlkörper gemäß einer alternativen Ausführungsform der vorliegenden Erfindung, wobei 12A eine Querschnittsansicht ist, während 12B eine Draufsicht auf das Halbleiterpackage ist;
  • 13 ein Halbleiterpackage mit einer dielektrischen Linse, die über der Antennenstruktur angeordnet ist, gemäß einer alternativen Ausführungsform der vorliegenden Erfindung;
  • 14, die die 14A–14F beinhaltet, ein Halbleiterpackage während verschiedener Fabrikationsstadien gemäß einer Ausführungsform der vorliegenden Erfindung;
  • 15 ein Halbleiterpackage mit einer in einem Viastab angeordneten integrierten Antenne;
  • 16 ein Halbleiterpackage mit einer integrierten Antenne mit einer zusätzlichen Mikrostreifenleitung gemäß einer Ausführungsform der Erfindung;
  • 17 ein Halbleiterpackage mit einem in den Viastab integrierten Reflektor gemäß einer alternativen Ausführungsform der vorliegenden Erfindung;
  • 18, die die 18A und 18B beinhaltet, ein Halbleiterpackage mit einer in einem oder mehreren Viastäben integrierten mehrdimensionalen Antenne gemäß einer alternativen Ausführungsform der vorliegenden Erfindung,
  • 19 ein Halbleiterpackage mit einem in den Viastab integrierten Direktor gemäß einer alternativen Ausführungsform der vorliegenden Erfindung;
  • 20, die die 20A–20C beinhaltet, ein vergrößerte Ansicht der in ein Halbleiterpackage integrierten Antennenstrukturen gemäß Ausführungsformen der Erfindung und
  • 21, die die 21A–21G beinhaltet, ein Halbleiterpackage während verschiedener Fabrikationsstadien gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Entsprechende Zahlen und Symbole der verschiedenen Figuren beziehen sich allgemein auf entsprechende Teile, sofern nicht etwas anderes angegeben ist. Die Figuren wurden gezeichnet, um die relevanten Aspekte der Ausführungsformen deutlich zu veranschaulichen, und sind nicht notwendigerweise maßstabsgetreu gezeichnet.
  • Die Herstellung und Verwendung verschiedener Ausführungsformen werden unten ausführlich erörtert. Es versteht sich jedoch, dass die vorliegende Erfindung viele anwendbare erfindungsgemäße Konzepte bereitstellt, die in einer großen Vielzahl spezifischer Kontexte verkörpert werden können. Die erörterten spezifischen Ausführungsformen veranschaulichen lediglich spezifische Wege zum Herstellen und Verwenden der Erfindung und beschränken nicht den Schutzbereich der Erfindung.
  • In ein Halbleiterpackage integrierte herkömmliche Antennen weisen viele Probleme auf. Bei herkömmlichen Antennendesigns wird die Antenne in den Fan-Out-Bereich des Halbleiterpackage integriert. Sei solchen herkömmlichen Antennendesigns wird ein Reflektor auf der oberen Oberfläche der gedruckten Leiterplatte unter der Antenne platziert. Folglich hängen kritische Parameter einer Antenne wie etwa Impedanzanpassung, Bandbreite, Richtcharakteristik usw. stark von dem Abstand zwischen der Antenne und der gedruckten Leiterplatte (PCB – Printed Circuit Board) ab. Dieser Abstand wird jedoch während der Montage des Halbleiterpackage bestimmt und ist kein eng kontrollierter Prozess, was zu großen Variationen bei den elektrischen Parameter bei der Antenne führt. Dieser Abstand hängt insbesondere von der Größe der Lotkugeln, der Lötpaste, der das Halbleiterpackage mit der PCB anbringenden Aufschmelzverarbeitung ab.
  • Zudem sollte der Abstand oder die Teilung zwischen der Antenne und dem Reflektor λ/4 nicht übersteigen, wobei λ die Freiraumwellenlänge bezeichnet, um maximale Strahlung in der Richtung senkrecht zur PCB sicherzustellen und alle mehrfachen Strahlungsmaxima (sogenannte Nebenzipfel) zu vermeiden. Wenn beispielsweise die Höhe der Lotkugeln etwa 200 μm beträgt, entspricht dies einem akzeptablen Abstand von λ/20 bei 80 GHz und λ/15 bei 100 GHz. Die Bandbreite der Antenne hängt jedoch umgekehrt von dem Abstand ab. Der Abstand von 200 μm zwischen der Antenne und dem Reflektor auf der PCB ist nicht optimal, weil er die für die Antenne verfügbare Bandbreite begrenzt. Größere Abstände sind für Breitbandanwendungen und zum Reduzieren der Empfindlichkeit gegenüber Montagetoleranzen vorteilhaft. Deshalb begrenzt der Einsatz von Lotkugeln zum Definieren des Abstands die Bandbreite der Antenne.
  • Aufgrund der Platzierung des Reflektors innerhalb der PCB geht zudem wertvolle Grundfläche auf der PCB verloren, die ansonsten für Leitungsführungsfunktionen verwendet werden könnte. Ein derartiges Design beschränkt oder begrenzt weiterhin die Verwendung von Unterfüllmaterialien zwischen dem Halbleiterpackage und der gedruckten Leiterplatte. Weiterhin werden Lotkugeln auf dem Halbleiterchip platziert, um das Wärmemanagement des Chips zu verbessern. Die Lotkugeln verbrauchen jedoch eine große Fläche der Chipoberfläche, die für andere Kontakte nicht verwendet werden kann.
  • Bei verschiedenen Ausführungsformen überwinden Ausführungsformen der vorliegenden Erfindung diese und andere Probleme durch Ausbilden des Reflektors als eine Dünnfilmschicht auf einer Seite des Halbleiterpackage, während die Antenne als eine andere Dünnfilmschicht auf einer gegenüberliegenden Seite des Halbleiterpackage ausgebildet wird. Somit bestimmt vorteilhafterweise die Dicke des Halbleiterpackage den Abstand zwischen der Antenne und dem Reflektor im Gegensatz zu herkömmlichen Designs. Die Dicke des Halbleiterpackage kann innerhalb höherer Prozesstoleranzen als herkömmliche Lotausbildungsprozesse gesteuert werden. Die gegenüberliegenden Seiten des Halbleiterpackage können unter Verwendung von innerhalb des Halbleiterpackage ausgebildeten Durchgangsvias zusammengeschaltet werden.
  • Eine strukturelle Ausführungsform der vorliegenden Erfindung wird anhand von 1 beschrieben. Weitere strukturelle Ausführungsformen der vorliegenden Erfindung werden anhand der 2–13 und wieder in 15–20 beschrieben. Verfahren zum Herstellen des Halbleiterpackage werden anhand der 14 und 21 beschrieben.
  • 1, die die 1A–1C beinhaltet, veranschaulicht ein Halbleiterpackage gemäß einer Ausführungsform der vorliegenden Erfindung. 1A veranschaulicht eine Querschnittsansicht, während die 1B und 1C geschnittene Draufsichten darstellen.
  • Unter Bezugnahme auf 1A wird ein Halbleiterpackage 1 über einer gedruckten Leiterplatte 100 montiert. Bei verschiedenen Ausführungsformen umfasst das Halbleiterpackage 1 mindestens einen in ein Kapselungsmittel 20 eingebetteten Halbleiterchip 10. Der Halbleiterchip 10 kann bei einer oder mehreren Ausführungsformen eine beliebige Art von Schaltungsanordnung umfassen. Bei einer oder mehreren Ausführungsformen umfasst der Halbleiterchip 10 einen integrierten Schaltungschip für Funkkommunikation. Bei einer oder mehreren Ausführungsformen umfasst der Halbleiterchip 10 Ausgänge und/oder Eingänge für eine Antennenstruktur für Funkkommunikation. Der Halbleiterchip 10 kann bei einer oder mehreren Ausführungsformen ein Siliziumchip sein. Bei verschiedenen Ausführungsformen kann der Halbleiterchip 10 ein monolithischer integrierter Mikrowellenschaltungschip (MMIC – Monolithic Microwave Integrated Circuit) für Mikrowellentechnikprozesse sein. MMIC-Chips können Funktionen wie etwa Mikrowellenmischen, Leistungsverstärkung, rauscharme Verstärkung und Hochfrequenzschalten ausführen. MMIC-Chips können massenproduziert sein und sind von ihren Abmessungen her klein, beispielsweise von etwa 1 mm2 bis etwa 10 mm2, was den Betrieb von Hochfrequenzeinrichtungen wie etwa beispielsweise Smartphones und Mobiltelefonen, Radaranwendungen ermöglicht.
  • Bei einer oder mehreren Ausführungsformen umfasst das Halbleiterpackage 1 eine an den Halbleiterchip 10 gekoppelte integrierte Antennenstruktur 50. Bei verschiedenen Ausführungsformen kann die Antennenstruktur 50 zum Übertragen/Empfangen von Kommunikationssignalen zu dem Halbleiterchip 10 konfiguriert sein. Bei einer oder mehreren Ausführungsformen kann die Antennenstruktur 50 zum Übertragen oder Empfangen von Millimeterwellensignalen konfiguriert sein.
  • Bei einer oder mehreren Ausführungsformen kann das Halbleiterpackage 1 beispielsweise ein Wafer-Level-Package und ein Embedded-Wafer-Level-Package umfassen. Bei einer oder mehreren Ausführungsformen kann das Wafer-Level-Package ein Embedded-Wafer-Level-Ball-Grid-Array-Package sein. Bei einer oder mehreren Ausführungsformen kann das Halbleiterpackage 1 ein ”Chip in Laminate-Package” umfassen. Wie dargestellt, ist der Halbleiterchip 10 in das Kapselungsmittel 20 eingebettet, was den Halbleiterchip 10 von anderen Bauelementen isoliert, während gleichzeitig der Halbleiterchip 10 geschützt wird.
  • Der Halbleiterchip 10 enthält eine Schaltungsanordnung, die aktive Bauelemente wie etwa Transistoren, Dioden, Thyristoren und andere, die auf einer ersten Hauptoberfläche ausgebildet sind, enthält. Wie dargestellt, sind die aktiven Bauelemente 11 bei der oberen Oberfläche des Halbleiterchips 10 ausgebildet. Im Gegensatz dazu weist die untere Oberfläche des Halbleiterchips 10 möglicherweise keine aktiven Bauelemente auf. Deshalb enthält die obere Oberfläche des Halbleiterchips 10 mehrere Kontaktpads 35 zum Verbinden mit den Bauelementen innerhalb des Halbleiterchips 10.
  • Bei verschiedenen Ausführungsformen umfasst das Halbleiterpackage 1 ein Fan-Out-Package. Das Embedded-Wafer-Level-Packaging ist eine Erweiterung des standardmäßigen Wafer-Level-Packaging, bei dem das Packaging auf einem künstlichen Wafer realisiert wird. Sei einem Package vom Fan-Out-Typ befinden sich mindestens einige der externen Kontaktpads und/oder Leitungen, die den Halbleiterchip 10 mit den externen Kontaktpads verbinden, seitlich außerhalb des Umrisses des Halbleiterchips 10 oder schneiden zumindest den Umriss des Halbleiterchips 10. Somit wird bei Packages vom Fan-Out-Typ ein peripher äußerer Teil des Package des Halbleiterchips 10 in der Regel (zusätzlich) zum elektrischen Bonden des Package an externe Anwendungen wie etwa Applikationsplatinen usw. verwendet. Dieser äußere Teil des Package, der den Halbleiterchip 10 umgibt, vergrößert effektiv den Kontaktbereich des Package bezüglich der Grundfläche des Halbleiterchips 10, was somit zu gelockerten Einschränkungen hinsichtlich Packagepadgröße und Teilung bezüglich einer späteren Verarbeitung, z. B. Second-Level-Assembly, führt.
  • Bei verschiedenen Ausführungsformen enthält das Halbleiterpackage 1 eine vorderseitige Umverdrahtungsschicht 61 an einer Vorderseite 6 und eine rückseitige Umverdrahtungsschicht 71 auf einer Rückseite 7. Die vorderseitige Umverdrahtungsschicht 61 enthält eine vorderseitige Isolierschicht 30, die vorderseitige Umverdrahtungsleitungen 40, mehrere Viapads 60 und mindestens eine Antennenstruktur 50 umfasst. Somit liefern die in der vorderseitigen Umverdrahtungsschicht 61 verfügbaren. Übertragungsleitungen verlustarme Zwischenverbindungen zwischen dem Halbleiterchip 10 und der Antennenstruktur 50. Für einen Fachmann ist es offensichtlich, dass die Vorderseite zusätzliche Bauelemente tragen kann, die in einem bestimmten Abstand von der Antennenstruktur auf Pads der vorderseitigen Umverdrahtungsschicht 61 montiert sind (nicht dargestellt). Die vorderseitige Umverdrahtungsschicht 61 und die rückseitige Umverdrahtungsschicht 71 können mehr als eine Metallschicht umfassen.
  • Analog enthält die rückseitige Umverdrahtungsschicht 71 eine rückseitige Isolierschicht 55, die Umverdrahtungsleitungen, mehrere externe Kontakte 65 und einen Reflektor 45 umfasst. Der Reflektor 45 verbessert die Richtcharakteristik der Antenne, so dass die Antenne primär in einer Richtung senkrecht zur Hauptoberfläche des Halbleiterpackage 1 sendet. Bei Abwesenheit des Reflektors 45 wird ein erheblicher Teil der von der Antenne übertragenen Energie in die darunterliegende gedruckte Leiterplatte gelenkt.
  • Bei verschiedenen Ausführungsformen umfasst das Halbleiterpackage 1 die mehreren externen Kontakte 65 auf der Rückseite 7 des Halbleiterpackage 1. Die Rückseite 7 des Halbleiterpackage 1 befindet sich gegenüber der Vorderseite 6 des Halbleiterpackage 1, die sich bei der oberen Oberfläche des Halbleiterchips 10 befindet, während sich die Rückseite 7 des Halbleiterpackage 1 bei der unteren Oberfläche des Halbleiterchips 10 befindet.
  • Die mehreren Kontaktpads 35 auf der oberen Oberfläche des Halbleiterchips 10 sind an die mehreren externen Kontakte 65 an der Rückseite 7 des Halbleiterpackage 1 gekoppelt. Bei verschiedenen Ausführungsformen sind die mehreren Kontaktpads 35 auf der oberen Oberfläche des Halbleiterchips 10 durch vorderseitige Umverdrahtungsleitungen 40 und durch Durchkapselungsvias 70 an die mehreren externen Kontakte 65 gekoppelt. Die vorderseitigen Umverdrahtungsleitungen 40 sind über der oberen Oberfläche des Halbleiterchips 10 ausgebildet und koppeln die mehreren Kontaktpads 35 an mehrere Viapads 60 (siehe auch 1B). Die mehreren Viapdads 60 sind unter Verwendung der Durchkapselungsvias 70 an die mehreren externen Kontakte 65 gekoppelt.
  • Unter Bezugnahme auf 1B sind einige der mehreren Kontaktpads 35 auf der oberen Oberfläche des Halbleiterchips 10 an mehrere Antennenstrukturen 50 gekoppelt. In 1B sind zwei Antennenstrukturen 50 dargestellt, während bei verschiedenen Ausführungsformen eine kleinere oder größere Anzahl von Antennenstrukturen verwendet werden kann. Die mehreren Kontaktpads 35 werden für externe Strom-/Masse- und Niederfrequenzsignalkontakte verwendet und sorgen auch für mechanische Stütze.
  • Bei verschiedenen Ausführungsformen kann die integrierte Antennenstruktur 50 eine beliebige Art von Antenne wie etwa planare Antennen umfassen. 1B veranschaulicht eine Patchantenne gemäß einer Ausführungsform. Bei einer alternativen Ausführungsform kann die Antennenstruktur 50 eine Peitschenantenne (gerade Metallleitung) umfassen. Bei einer Ausführungsform umfasst die Antennenstruktur 50 ein innerhalb einer Umverdrahtungsschicht des Halbleiterpackage 1 ausgebildetes Metallfeld. Der Reflektor 45 auf der Rückseite 7 ist größer als das die Antennenstruktur 50 bildende Metallfeld und ist geerdet.
  • Unter Bezugnahme auf 1C sind die mehreren externen Kontakte 65 auf der Rückseite 7 des Halbleiterpackage 1 angeordnet. Außerdem ist ein Reflektor 45 auf der Rückseite 7 des Halbleiterpackage 1 angeordnet. Bei verschiedenen Ausführungsformen überlappt der Reflektor 45 die Antennenstruktur 50 auf der Vorderseite 6.
  • Bei einer oder mehreren Ausführungsformen ist der Reflektor 45 größer als das die Antennenstruktur 50 bildende Metallfeld, um stabile Strukturen und geringere Umgebungsempfindlichkeit zu produzieren. Bei einer oder mehreren Ausführungsformen besitzt der Reflektor 45 die mindestens 1,5-fache Größe der Antennenstruktur 50. Bei einer oder mehreren Ausführungsformen besitzt der Reflektor 45 die mindestens doppelte Größe der Antennenstruktur 50. Bei einer oder mehreren Ausführungsformen besitzt der Reflektor 45 die mindestens 5-fache Größe der Antennenstruktur 50. Bei einer oder mehreren Ausführungsformen besitzt der Reflektor 45 die mindestens etwa 1,1- bis etwa 10-fache Größe der Antennenstruktur 50. Bei einer oder mehreren Ausführungsformen besitzt der Reflektor 45 die mindestens etwa 1,5- bis etwa 5-fache Größe der Antennenstruktur 50. Bei einigen Ausführungsformen jedoch kann der Reflektor 45 etwa von der gleichen Größe sein oder nur geringfügig (~1,05×) größer als das Feld der Antennenstruktur 50 sein.
  • Wie in 1A und 1C dargestellt, sind mehrere KontaktLotkugeln 80 unter den mehreren externen Kontaktelementen 65 angeordnet und erstrecken sich aus dem Halbleiterpackage 1 heraus. Die mehreren KontaktLotkugeln 80 sind zwischen die mehreren externen Kontakte 65 und die PCB-Kontaktpads 110 an der oberen Oberfläche der gedruckten Leiterplatte 100 gekoppelt.
  • Analog sind mehrere thermische Lotkugeln 90 unter der Chiprückseite und/oder unter dem Reflektor 45 angeordnet. Die mehreren thermischen Lotkugeln 90 sind an die thermischen Kontaktpads 120 an der oberen Oberfläche der gedruckten Leiterplatte 100 gebondet. Die mehreren thermischen Lotkugeln 90 sind optional und werden bei einigen Ausführungsformen möglicherweise nicht verwendet.
  • Die gedruckte Leiterplatte 100 enthält das PCB-Kontaktpad 110 und die thermischen Kontaktpads 120 an der oberen Oberfläche. Die gedruckte Leiterplatte 100 enthält den rückseitigen Kühlkörper 130 auf der hinteren Oberfläche. Die thermischen Kontaktpads 120 sind durch Durchvias 140 an den rückseitigen Kühlkörper 130 gekoppelt. Die gedruckte Leiterplatte 100 kann eine andere Schaltungsanordnung umfassen, z. B. Metallleitungen und Vias zum Verbinden des Halbleiterpackage 1 mit anderen Komponenten auf der gedruckten Leiterplatte 100. Die vorderseitige Umverdrahtungsschicht 61 des Halbleiterpackage 1 kann zusätzliche, auf Pads der vorderseitigen Umverdrahtungsschicht 61 in einem gewissen Abstand von der nicht dargestellten Antennenstruktur montierte Bauelemente tragen. Die vorderseitige Umverdrahtungsschicht 61 und die rückseitige Umverdrahtungsschicht 71 können bei verschiedenen Ausführungsformen mehr als eine Metallschicht umfassen. Bei verschiedenen Ausführungsformen könnten mehr als ein Chip und/oder passive Elemente in das Halbleiterpackage 1 eingebettet sein.
  • Vorteilhafterweise überwinden Ausführungsformen der Erfindung viele der Beschränkungen eines herkömmlichen Antennendesigns. Beispielsweise wird der Abstand zwischen der Antenne und dem Reflektor durch die Packagedicke eingestellt und ist gegenüber Montagetoleranzen unempfindlich. Der vergrößerte Abstand, z. B. über 200 μm, zwischen der Antenne und dem Reflektor ermöglicht das Realisieren von Antennen mit größeren Bandbreiten. Weiterhin kann die Dicke des Halbleiterpackage 1 so geändert werden, dass anderen Antennenanforderungen und somit anderen Millimeterwellenanwendungen genügt wird. Somit ermöglichen Ausführungsformen der vorliegenden Erfindung das Ausbilden stabiler Antennen mit besseren elektrischen Eigenschaften. Weiterhin gibt es keine Beschränkungen hinsichtlich der Leitungsführung innerhalb der PCB im Gegensatz zu herkömmlichen Antennendesigns, weil der Reflektor nicht innerhalb der PCB ausgebildet ist, sondern vielmehr innerhalb des Halbleiterpackage 1 integriert ist.
  • Als zusätzlicher Vorteil kann der ganze Bereich unter dem Halbleiterchip 10 für thermische Lotkugeln 90 verwendet werden, ohne die chipinterne Schaltungsanordnung zu beeinflussen, die nun auf der gegenüberliegenden Seite des Siliziumchip platziert ist. Dies führt zu einer besseren Wärmeableitung und ermöglicht das Skalieren des Halbleiterchips 10 auf kleinere Abmessungen, ohne das Wärmemanagement zu beeinträchtigen.
  • 2 zeigt eine geschnittene Draufsicht auf ein Halbleiterpackage gemäß einer alternativen Ausführungsform der vorliegenden Erfindung. Die geschnittene Draufsicht von 2 kann einer in 1A gezeigten Schnittlinie 1B-1B entsprechen.
  • Wie in 2 dargestellt, weist die Antennenstruktur 50 bei dieser Ausführungsform eine Dipolantenne auf. Die Dipolantenne enthält zwei parallel und in der gleichen Linie miteinander orientierte Metallleitungen, wobei sie ein kleiner Raum trennt.
  • 3 zeigt eine geschnittene Draufsicht auf ein Halbleiterpackage gemäß einer alternativen Ausführungsform der vorliegenden Erfindung. Die geschnittene Draufsicht von 3 kann einer in 1A gezeigten Schnittlinie 1B-1B entsprechen.
  • Unter Bezugnahme auf 3 ist die Antennenstruktur 50 die gefaltete Dipolantenne. Die Enden der Antennenstruktur 50 sind zum Mittelpunkt zurückgefaltet. Diese Antennenstruktur 50 kann eine größere Bandbreite als die in 2 dargestellte Dipolantenne aufweisen.
  • 4 zeigt eine geschnittene Draufsicht auf ein Halbleiterpackage gemäß einer alternativen Ausführungsform der vorliegenden Erfindung. Die geschnittene Draufsicht von 4 kann einer in 1A gezeigten Schnittlinie 1B-1B entsprechen.
  • Wie als nächstes in 4 dargestellt, ist die Antennenstruktur 50 bei dieser Ausführungsform eine Ringantenne. Bei weiteren Ausführungsformen kann die Antennenstruktur 50 eine Choke-Ring-Antenne sein.
  • 5 zeigt eine geschnittene Draufsicht auf ein Halbleiterpackage gemäß einer alternativen Ausführungsform der vorliegenden Erfindung. Die geschnittene Draufsicht von 5 kann einer in 1A gezeigten Schnittlinie 1B-1B entsprechen.
  • Wie weiter in 5 dargestellt, ist die Antennenstruktur 50 bei einer alternativen Ausführungsform die Rechteckschleifenantenne.
  • 6 zeigt eine geschnittene Draufsicht auf ein Halbleiterpackage gemäß einer alternativen Ausführungsform der vorliegenden Erfindung. Die geschnittene Draufsicht von 6 kann einer in 1A gezeigten Schnittlinie 1B-1B entsprechen.
  • Wie weiter in 6 dargestellt, kann die Antennenstruktur 50 bei einer alternativen Ausführungsform eine koplanare Patchantenne sein.
  • 7 zeigt eine geschnittene Draufsicht auf ein Halbleiterpackage gemäß einer alternativen Ausführungsform der vorliegenden Erfindung. Die geschnittene Draufsicht von 7 kann einer in 1A gezeigten Schnittlinie 1B-1B entsprechen.
  • Bei verschiedenen Ausführungsformen kann die Antennenstruktur 50 ein Antennenarray umfassen. Das Antennenarray kann in verschiedenen Ausführungsformen in einer beliebigen geeigneten Struktur oder einem Array von Strukturen (oben beschrieben) ausgebildet sein. Bei verschiedenen Ausführungsformen können die Antennenelemente des Antennenarrays so angeordnet sein, dass sie eine 1- oder 2-dimensionale Struktur bilden. Bei verschiedenen Ausführungsformen kann die Antennenstruktur 50 andere Antennenstrukturen umfassen, einschließlich anderer Schlitzantennen, Monopolantennen und anderer.
  • 8 zeigt eine geschnittene Draufsicht auf ein Halbleiterpackage, das ein passives Bauelement gemäß einer alternativen Ausführungsform der vorliegenden Erfindung enthält.
  • In verschiedenen Ausführungsformen kann das Halbleiterpackage 1 ein passives Bauelement 51 wie etwa einen Induktor, einen Widerstand, einen Kondensator, in dem Kapselungsmittel 20 (z. B. 1) und/oder der vorderseitigen Umverdrahtungsschicht 61 angeordnet, enthalten. Beispielsweise kann das passive Bauelement 51 eine Spule beinhalten, die bei einer Ausführungsform in der vorderseitigen Umverdrahtungsschicht 61 bei der Antennenstruktur 50 angeordnet ist.
  • 9 zeigt eine Querschnittsansicht eines Halbleiterpackage, das mehrere Halbleiterchips gemäß einer alternativen Ausführungsform der vorliegenden Erfindung enthält.
  • Unter Bezugnahme auf 9 kann das Halbleiterpackage 1 bei einer oder mehreren Ausführungsformen mehr als einen Halbleiterchip umfassen. Wie dargestellt, können ein erster Halbleiterchip 10A und ein zweiter Halbleiterchips 10B innerhalb des Kapselungsmittels 20 ausgebildet sein. Bei einer oder mehreren Ausführungsformen ist mindestens einer der Halbleiterchips an die Antennenstruktur 50 gekoppelt. Bei einigen Ausführungsformen kann sowohl der erste Halbleiterchip 10A als auch der zweite Halbleiterchip 10B an eine Antennenstruktur 50 gekoppelt sein.
  • 10 zeigt eine Querschnittsansicht eines Halbleiterpackage, das mehrere gestapelte Halbleiterchips gemäß einer alternativen Ausführungsform der vorliegenden Erfindung enthält.
  • Im Gegensatz zu der vorausgegangenen Ausführungsform kann diese Ausführungsform weiterhin über dem ersten und dem zweiten Halbleiterchip 10A und 10B angeordnete gestapelte Halbleiterchips enthalten. Wie dargestellt, kann ein dritter Halbleiterchip 11A über dem ersten Halbleiterchip 10A angeordnet sein, und der vierte Halbleiterchip 11B kann über dem zweiten Halbleiterchip 10B angeordnet sein. Der dritte Halbleiterchip 11A und der vierte Halbleiterchip 11B können bei verschiedenen Ausführungsformen integrierte Schaltungen oder diskrete Chips oder passive Elemente umfassen. Der dritte Halbleiterchip 11A und der vierte Halbleiterchip 11B können durch ein zweites Kapselungsmittel 320 gekapselt sein. Der dritte Halbleiterchip 11A und der vierte Halbleiterchip 11B können mit der Oberseite nach unten montiert sein (z. B. ist das aktive Gebiet des dritten Halbleiterchips 11A dem aktiven Gebiet des ersten Halbleiterchips 10A zugewandt). Der dritte Halbleiterchip 11A und der vierte Halbleiterchip 11B können durch die Durchkapselungsvias 70 an die mehrere externen Kontakte 65 gekoppelt sein. Alternativ können der dritte Halbleiterchip 11A und der vierte Halbleiterchip 11B mit der Oberseite nach oben montiert sein und durch Bonddrähte an die mehrere Viapads 60 gebondet sein.
  • 11, die die 11A–11B beinhaltet, zeigt ein Halbleiterpackage mit einem Kühlkörper gemäß einer alternativen Ausführungsform der vorliegenden Erfindung. 11A ist eine Querschnittsansicht, während 11B eine Draufsicht ist.
  • Bei verschiedenen Ausführungsformen kann ein Kühlkörper 210, wie in 11A gezeigt, über dem Halbleiterpackage 1 montiert sein, um innerhalb des Halbleiterchips 10 generierte Wärme effektiv zu entfernen. Der Kühlkörper 210 ist derart angebracht, dass die Antennenstruktur 50 nicht blockiert ist. Beispielsweise kann ein Kühlkörper 210 Schlitze für die Antennenstruktur 50 aufweisen (11B). Bei einer oder mehreren Ausführungsformen sind die Schlitze größer als die Antennenstruktur 50, um Abschattungseffekte zu vermeiden. Bei verschiedenen Ausführungsformen können die Schlitze Schrägen aufweisen oder könnten dreidimensional geformt sein.
  • 12, die die 12A–12B beinhaltet, zeigt ein Halbleiterpackage mit einem eingebetteten Kühlkörper gemäß einer alternativen Ausführungsform der vorliegenden Erfindung. 12A ist eine Querschnittsansicht, während 12B eine Draufsicht auf das Halbleiterpackage ist.
  • Bei dieser Ausführungsform ist zusätzlich zu dem bezüglich 11 beschriebenen Kühlkörper 210 ein eingebetteter Kühlkörper 220 innerhalb des Kapselungsmittels 20 angeordnet. Der eingebettete Kühlkörper 220 kann ein Halbleitermaterial wie etwa Silizium umfassen oder kann bei verschiedenen Ausführungsformen metallisches Material umfassen. Bei verschiedenen Ausführungsformen kann der eingebettete Kühlkörper 220 ein Via oder andere Strukturen umfassen. Bei einer Ausführungsform ist der eingebettete Kühlkörper 220 als ein Graben ausgebildet, der eine oder mehrere Seitenwände des Halbleiterchips 10 umgibt (siehe auch 12B). Bei verschiedenen Ausführungsformen ist der eingebettete Kühlkörper 220 nicht unter der Antennenstruktur 50 ausgebildet, um eine Störung des Betriebs der Antenne zu verhindern. Bei verschiedenen Ausführungsformen ist der eingebettete Kühlkörper 220 als eine Masse- oder Stromverbindung von der Oberseite zur Unterseite ausgelegt. Bei verschiedenen Ausführungsformen ist der Kühlkörper 220 als mehrschichtige Metallfläche ausgelegt, um eine Masse- und Stromverbindung von der Oberseite zur Unterseite bereitzustellen.
  • 13 zeigt ein Halbleiterpackage mit einer über der Antennenstruktur montierten dielektrischen Linse gemäß einer alternativen Ausführungsform der vorliegenden Erfindung.
  • Unter Bezugnahme auf 13 kann eine dielektrische Linse 310 über der Antennenstruktur 50 und über der Vorderseite des Halbleiterpackage 1 angeordnet sein. Die Basis der dielektrischen Linse 310 kann so ausgerichtet sein, dass sie parallel zur Antennenstruktur 50 verläuft. Die Seitenwände der dielektrischen Linse 310 können konfiguriert sein, die Richtcharakteristik der Antennenstruktur 50 zu verbessern. Bei verschiedenen Ausführungsformen kann die dielektrische Linse 310 eine Pyramidenform-, eine Kegel-, eine Pyramidenstumpf-/Kegelstumpfformstruktur oder eine rotationssymmetrische parabolförmige Formstruktur oder Formstruktur höherer Ordnung aufweisen.
  • 14, die die 14A–14F beinhaltet, zeigt ein Halbleiterpackage während verschiedener Fabrikationsstadien gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Unter Bezugnahme auf 14A wird der einen Halbleiterchip 10 umfassende rekonstituierte Wafer 400 ausgebildet. Unter Bezugnahme auf 14 werden mehrere Halbleiterchips 10 über einem Träger 500 platziert. Die mehreren Halbleiterchips 10 können unter Verwendung herkömmlicher Verarbeitung beispielsweise innerhalb eines Wafers ausgebildet werden, der zerlegt wird, um die mehreren Halbleiterchips 10 auszubilden. Wie oben beschrieben, können die mehreren Halbleiterchips 10 auf einem Siliziumsubstrat wie etwa einem Volumensiliziumsubstrat oder einem Silizium-auf-Isolator-Substrat (SOI-Substrat) ausgebildet werden. Alternativ kann der Halbleiterchip 10 ein auf Siliziumcarbid (SiC) oder Galliumarsenid (GaAs) ausgebildetes Bauelement sein. Ausführungsformen der Erfindung können auch auf Verbundhalbleitersubstraten ausgebildete Bauelemente enthalten und können Bauelemente auf Heteroepitaxialsubstraten enthalten. Bei einer Ausführungsform ist der Halbleiterchip 10 ein mindestens teilweise auf Galliumnitrid (GaN) ausgebildetes Bauelement, wobei es sich um ein GaN-auf-Saphir- oder Silizium-Substrat handeln kann.
  • Als nächstes werden die mehreren Halbleiterchips 10 unter Verwendung einer Haftschicht 510 an dem Träger 500 befestigt. Der Träger 500 liefert mechanische Stütze und Stabilität während der Verarbeitung. Bei verschiedenen Ausführungsformen kann der Träger 500 ein Klebeband, ein Rahmen, eine aus einem starren Material wie etwa beispielsweise einem Metall wie etwa Nickel, Stahl oder rostfreiem Stahl bestehende Platte, ein Laminat, ein Film oder ein Materialstapel sein.
  • Ein Kapselungsmittel 20 wird über den mehreren Halbleiterchips 10 aufgebracht und umschließt die mehreren Halbleiterchips 10 mindestens teilweise. Bei einer Ausführungsform wird das Kapselungsmittel 20 unter Verwendung eines Ausformprozesses wie etwa Formpressen, Spritzpressen Spritzgießen, Granulatformen, Pulversintern, Liquid Molding sowie Druckprozessen wie etwa Schablonen- oder Siebdruck aufgebracht.
  • Bei verschiedenen Ausführungsformen umfasst das Kapselungsmittel 20 ein dielektrisches Material und kann bei einer Ausführungsform eine Formmasse umfassen. Bei anderen Ausführungsformen kann das Kapselungsmittel 20 eines oder mehrere eines Polymers, eines Copolymers, eines Biopolymers, eines faserimprägnierten Polymers (z. B. Carbon- oder Glasfasern in einem Harz), eines partikelgefüllten Polymers und andere organische Materialien umfassen. Bei einer oder mehreren Ausführungsformen umfasst das Kapselungsmittel 20 eine nicht unter Verwendung einer Formmasse ausgebildete Dichtmasse und Materialien wie etwa Epoxidharze und/oder Silikone. Bei verschiedenen Ausführungsformen kann das Kapselungsmittel 20 aus einem beliebigen angemessenen Durokunststoff, Thermokunststoff, einem wärmehärtenden Material oder einem Laminat bestehen. Das Material des Kapselungsmittels 20 kann bei einigen Ausführungsformen Füllmaterialien enthalten. Bei einer Ausführungsform kann das Kapselungsmittel 20 Epoxidmaterial und ein Füllmaterial umfassen, das kleine Partikel aus Glas oder andere elektrisch isolierende mineralische Füllmaterialien wie etwa Aluminiumoxid oder organische Füllmaterialien umfasst. Das Kapselungsmittel 20 kann gehärtet werden, d. h. einem thermischen Prozess unterzogen werden, um zu härten und somit eine hermetische Dichtung auszubilden, die die mehreren Halbleiterchips 10 schützt. Der Härteprozess härtet das Kapselungsmittel 20, wodurch ein einzelnes, die mehreren Halbleiterchips 10 haltendes Substrat ausgebildet wird. Ein derartiges Substrat wird als ein rekonstituierter Wafer 400 bezeichnet. Die Form des Substrats ist nicht auf einen Wafer beschränkt und kann wie bei verschiedenen Ausführungsformen ein Paneel sein.
  • Bei einer oder mehreren Ausführungsformen kann die Dicke des rekonstituierten Wafers 400 konfiguriert sein, die Impedanzanpassung und die Bandbreite der Antenne zu verbessern. Der Abstand zwischen der Antennenstruktur 50 und dem Reflektor 45, der in aufeinanderfolgenden Schritten ausgebildet wird, kann durch die Dicke des rekonstituierten Wafers 400 gesteuert werden. Bei verschiedenen Ausführungsformen kann die Dicke des rekonstituierten Wafers von etwa 20 μm bis zu etwa 2000 μm variieren.
  • 14B, die die 14B-1 und 14B-2 beinhaltet, zeigt das Halbleiterpackage während der Fabrikation, nach dem Trennen des rekonstituierten Wafers von dem Träger gemäß einer Ausführungsform der Erfindung.
  • Unter Bezugnahme auf 14B wird der Träger 500 entfernt, um den rekonstituierten Wafer 400 oder künstlichen Wafer zu trennen. Das Kapselungsmittel 20 liefert während der nachfolgenden Verarbeitung mechanische und thermische Stabilität. Während der nachfolgenden Verarbeitung kann der rekonstituierte Wafer 400 je nach der thermischen Stabilität des Kapselungsmittels 20 in verschiedenen Ausführungsformen Temperaturen von bis zu 300°C ausgesetzt werden.
  • Bei einer Ausführungsform werden nach dem Ausbilden des rekonstituierten Wafers 400, wie in 14C dargestellt, Durchkapselungsvias 70 innerhalb des Kapselungsmittels 20 ausgebildet. Die Durchkapselungsvias 70 können durch Ausbilden von Öffnungen in dem Kapselungsmittel 20 und Füllen der Öffnungen mit einem leitenden Material ausgebildet werden. Alternativ können die Durchkapselungsvias 70 bei einigen Ausführungsformen während der Ausbildung des rekonstituierten Wafers 400 ausgebildet werden. Beispielsweise können bei einer oder mehreren Ausführungsformen Viastäbe, z. B. Siliziumstäbe, PCB-Stäbe oder/und Metallstäbe zusammen mit dem Halbleiterchip 10 platziert werden, bevor das Kapselungsmittel 20 ausgebildet wird. Bei verschiedenen Ausführungsformen variieren die Abmessungen der Durchkapselungsvias 70 hinsichtlich Durchmesser und/oder Form von etwa 15 μm bis etwa 500 μm, und die Tiefe hängt von der Dicke des rekonstituierten Wafers ab.
  • Bei verschiedenen Ausführungsformen können die Durchkapselungsvias 70 entweder durch eine Kombination aus Fotolithografie und Ätzen oder alternativ durch einen Laserbohrprozess strukturiert werden. Da die Durchkapselungsvias 70 in ein dielektrisches Material (Kapselungsmittel 20) eingebettet ausgebildet werden, wird eine zusätzliche Ausbildung eines dielektrischen Abstandhalters um die Durchkapselungsvias 70 herum vorteilhafterweise vermieden.
  • Die vorderseitige Umverdrahtungsschicht 61 wird über der aktiven Seite des Halbleiterchips 10 ausgebildet. Eine vorderseitige Isolierschicht 30 wird über dem rekonstituierten Wafer 400 ausgebildet. Als nächstes werden die vorderseitigen Umverdrahtungsleitungen 40 und die Antennenstruktur 50 innerhalb der vorderseitigen Isolierschicht 30 ausgebildet. Die Anzahl der Umverdrahtungsschichten ist bei verschiedenen Ausführungsformen nicht auf eine beschränkt.
  • Eine vorderseitige Isolierschicht 30 kann über der letzten Metallebene der Metallisierung des Halbleiterchips 10 ausgebildet werden, die mehrere Kontaktpads 35 enthalten kann. Die vorderseitige Isolierschicht 30 wird unter Ausbildung von Umverdrahtungsleitungen und Kontaktpads strukturiert. Bei einer oder mehreren Ausführungsformen kann die vorderseitige Isolierschicht 30 eine Oxidschicht oder einen Oxid-/Nitridschichtstapel umfassen. Bei anderen Ausführungsformen kann die vorderseitige Isolierschicht 30 Siliziumnitrid, Siliziumoxynitrid, FTEOS, SiCOH, Polyimid, Fotoimid, BCB oder andere organische Polymere oder Kombinationen davon umfassen. Eine optionale Isolierauskleidung kann über der vorderseitigen Isolierschicht 30 ausgebildet werden. Die optionale Isolierauskleidung kann bei einer Ausführungsform eine Nitridschicht umfassen. Bei verschiedenen Ausführungsformen kann die optionale Isolierauskleidung FTEOS, SiO2, SiCOH oder andere Low-k-Materialien umfassen. Unter Einsatz eines Fotolithographieprozesses wird die vorderseitige Isolierschicht 30 strukturiert, um die Bondpads auf der letzten Metallebene zu öffnen, z. B. die mehreren Kontaktpads 35 des Halbleiterchips 10.
  • Die vorderseitigen Umverdrahtungsleitungen 40 und die Antennenstruktur 50 werden in der strukturierten vorderseitigen Isolierschicht 30 beispielsweise durch Abscheiden einer Metallauskleidung wie etwa z. B. Titan, Wolfram-Titan, Titannitrid oder Tantalnitrid abgeschieden, gefolgt von einer Keimschicht und einem Elektroplattierungsprozess. Bei einer oder mehreren Ausführungsformen können die vorderseitigen Umverdrahtungsleitungen 40 Kupfer oder ein für einen Plattierungsprozess geeignetes leitendes Material umfassen. Bei verschiedenen Ausführungsformen umfassen die vorderseitigen Umverdrahtungsleitungen 40 bei einer Ausführungsform mehrere Schichten, beispielsweise Cu/Ni, Cu/Ni/Pd/Au, Cu/NiMoP/Pd/Au oder Cu/Sn. Bei verschiedenen Ausführungsformen können die vorderseitigen Umverdrahtungsleitungen 40 zur gleichen Zeit wie die Antennenstruktur 50 ausgebildet werden.
  • Als nächstes unter Bezugnahme auf 14D wird eine rückseitige Umverdrahtungsschicht 71 unter der Rückseite des rekonstituierten Wafer ausgebildet. Die vorderseitigen Umverdrahtungsleitungen 40 können während der nachfolgenden Verarbeitung mit einer Isoliermaterialschicht bedeckt werden, wie in 14D dargestellt. Diese Isoliermaterialschicht könnte eine Struktur sein, um das Zusammenschalten zusätzlicher Bauelemente zu ermöglichen, die auf der Oberseite der vorderseitigen Umverdrahtungsschicht 61 zusammengebaut sind.
  • Eine rückseitige Isolierschicht 55 wird unter dem rekonstituierten Wafer 400 abgeschieden. Die mehreren externen Kontakte 65 werden innerhalb der rückseitigen Isolierschicht 55 ausgebildet. Eine hintere Platte, beispielsweise ein Reflektor 45, wird unter dem Halbleiterchip 10 ausgebildet, so dass er die Antennenstruktur 50 überlappt. Bei verschiedenen Ausführungsformen werden die mehreren externen Kontakte 65 und der Reflektor 45 unter Einsatz eines üblichen Elektroplattierungsprozesses während der Ausbildung der rückseitigen Umverdrahtungsleitungen ausgebildet. Bei verschiedenen Ausführungsformen kann die Anzahl an Umverdrahtungsschichten auf der Vorderseite und der Rückseite wie etwa die vorderseitige Umverdrahtungsschicht 61 und die rückseitige Umverdrahtungsschicht 71 höher liegen und ist möglicherweise nicht auf eine beschränkt, was nur zur Veranschaulichung verwendet wird.
  • Wie als nächstes in 14E dargestellt, werden Lotkugeln auf der rückseitigen Umverdrahtungsschicht 71 ausgebildet. Mehrere KontaktLotkugeln 80 werden unter den mehreren externen Kontakten 65 ausgebildet. Mehrere thermische Lotkugeln 90 werden unter dem Reflektor 45 ausgebildet.
  • Wie durch die Pfeile dargestellt, wird der rekonstituierte Wafer 400 zerlegt, um individuelle Halbleiterpackages 1 auszubilden. Das Zerlegen kann bei einer oder mehreren Ausführungsformen unter Verwendung eines mechanischen Sägeprozesses oder eines Laserzerlegungsprozesses durchgeführt werden. Das Halbleiterpackage 1 umfasst mehrere externe Kontakte 65 zum Ausbilden externer Kontakte. Das so ausgebildete Halbleiterpackage 1 kann vor dem nachfolgenden Packaging getestet werden. Beispielsweise kann eine Testsonde über den mehreren externen Kontakten 65 aufgebracht werden, um fehlerhafte Einheiten zu identifizieren.
  • Das so ausgebildete Halbleiterpackage 1 kann bei einigen Ausführungsformen direkt verwendet und auf einer Leiterplatte montiert werden. Bei anderen Ausführungsformen kann das Halbleiterpackage 1 weiter über einem Systemträger, einem Klemmrahmen und anderen geeigneten Substraten gekapselt werden, um ein Halbleitermodul auszubilden. Zu Ausführungsformen der Erfindung zählen das Ausbilden einer beliebigen Art von Packages, die beispielsweise mit JEDEC-Normen kompatibel sind. Zu Beispielen zählen TO-Packages (Transistor Outline Packages), SO-Packages (Small Outline Packages), TSOP-Gehäuse (Thin Small Outline Packages), TSSOP-Gehäuse (Thin Shrink Small Outline Packages), SIL-Packages (Single in Line), BGA und andere.
  • Unter Bezugnahme auf 14F wird bei einer oder mehreren Ausführungsformen das Halbleiterpackage 1 auf einer gedruckten Leiterplatte 100 montiert. Die mehreren thermischen Lotkugeln 90 können an den thermischen Kontaktpads auf der gedruckten Leiterplatte 100 befestigt werden, während die mehreren KontaktLotkugeln 80 an PCB-Kontaktpads 110 befestigt werden.
  • Alternative strukturelle Ausführungsformen eines Halbleiterpackage mit einer integrierten Antennenstruktur werden gemäß einer Ausführungsform der vorliegenden Erfindung beschrieben.
  • 15 beschreibt ein Halbleiterpackage mit einer in einem Viastab angeordneten integrierten Antenne, gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Unter Bezugnahme auf 15 wird ein Halbleiterpackage 1 über einer gedruckten Leiterplatte 100 montiert. Bei verschiedenen Ausführungsformen umfasst das Halbleiterpackage 1 einen in ein Kapselungsmittel 20 eingebetteten Halbleiterchip 10. Bei einer oder mehreren Ausführungsformen umfasst das Halbleiterpackage 1 eine an den Halbleiterchip 10 gekoppelte integrierte Antennenstruktur 50.
  • Bei verschiedenen Ausführungsformen enthält das Halbleiterpackage 1 eine vorderseitige Umverdrahtungsschicht 61 an einer Vorderseite 6. Die vorderseitige Umverdrahtungsschicht 61 enthält eine vorderseitige Isolierschicht 30, die vorderseitige Umverdrahtungsleitungen 40 umfasst.
  • Mindestens eine Antennenstruktur 50 ist in einem in dem Kapselungsmittel 20 angeordneten Viastab 450 angeordnet. Der Viastab 450 ist eine in das Kapselungsmittel 20 eingebettete Struktur und kann während der Ausbildung des oben in verschiedenen Ausführungsformen beschriebenen rekonstituierten Wafers ausgebildet werden. Als Konsequenz kann der Viastab 450 viele verschiedene Strukturen beinhalten. Bei einer oder mehreren Ausführungsformen kann der Viastab 450 einen Siliziumstab, einen PCB-Viastab oder irgendein anderes Substrat mit einer darin für die Antennenstruktur ausgebildeten Metallisierung umfassen.
  • Bei verschiedenen Ausführungsformen kann der Viastab 450 auf PCB-artige Weise hergestellt werden. Der Viastab 450 kann in verschiedenen Ausführungsformen ein Substratmaterial wie Laminat, Keramik, Duroplast, Kapselungsmittel, Thermoplast oder andere Materialien umfassen. Die Strukturen der Viastäbe 450 können bei einer oder mehreren Ausführungsformen analoge PCB- oder Dünnschichttechnologien umfassen. Bei verschiedenen Ausführungsformen werden die Viastäbe 450 ”chipartig” eingebettet, wie unter Verwendung von 14 beschrieben.
  • Der Viastab 450 ist durch die vorderseitige Umverdrahtungsschicht 61 an den Halbleiterchip 10 gekoppelt. Somit liefern die in der vorderseitigen Umverdrahtungsschicht 61 zur Verfügung stehenden Übertragungsleitungen verlustarme Zwischenverbindungen zwischen dem Halbleiterchip 10 und der Antennenstruktur 50. Ein Reflektor 45 ist an der Vorderseite 6 des Halbleiterpackage 1 angeordnet. Bei verschiedenen Ausführungsformen überlappt der Reflektor 45 die Antennenstruktur 50 auf der Vorderseite 6. Die Strahlung von der Antennenstruktur 50 ist in 15 durch die Pfeile dargestellt. Bei dieser Ausführungsform ist der eingebettete Viastab 450 senkrecht zur Hauptebene des Halbleiterchips 10 ausgerichtet, so dass die Richtung der Strahlung senkrecht zur Vorderseite 6 verläuft. Somit ist die Strahlungsrichtung ähnlich wie bei den vorausgegangenen Ausführungsformen, beispielsweise in 1 beschrieben.
  • Bei verschiedenen Ausführungsformen kann der Viastab 450 eine beliebige geeignete Antennenstruktur beinhalten. Beispielsweise kann bei einer oder mehreren Ausführungsformen ein Vivaldi-Antennenarray an dem Viastab 450 ausgebildet werden. Wie in vorausgegangenen Ausführungsformen beschrieben, kann bei weiteren Ausführungsformen eine dielektrische Linse über dem Halbleiterpackage 1 montiert werden, um die Antennenstrahlung weiter zu fokussieren. Weiterhin kann die Antennenstruktur 50 bei einigen Ausführungsformen in einem anderen Winkel innerhalb des Viastabs 450 orientiert sein.
  • Die 16 beschreibt ein Halbleiterpackage mit einer integrierten Antenne mit einer zusätzlichen Mikrostreifenleitung gemäß einer Ausführungsform der Erfindung.
  • In 16 wird eine zweite Speiseleitung 42 zum Speisen der Antennenstruktur 50 verwendet. Somit kann eine etwaige Asymmetrie bei der Strahlungscharakteristik aufgrund der ersten Speiseleitung 41 minimiert werden.
  • 17 veranschaulicht ein Halbleiterpackage mit einem in den Viastab integrierten Reflektor gemäß einer alternativen Ausführungsform der vorliegenden Erfindung.
  • 17 veranschaulicht eine alternative Ausführungsform, die Strahlung in einer Richtung entlang der Vorderseite 6 des Halbleiterpackage zeigt. Beispielsweise kann die Antennenstruktur 50 bei einer oder mehreren Ausführungsformen eine Dipol- oder Patchantennenstruktur sein. Der Reflektor 45 kann bei dieser Ausführungsform innerhalb des Viastabs 450 enthalten sein. Zur Minimierung der Absorption kann vorteilhafterweise der Viastab 450 mit der Antennenstruktur 50 nahe am Rand des Halbleiterpackage 1 platziert werden.
  • 18, die die 18A und 18B beinhaltet, zeigt eine weitere Ausführungsform eines Halbleiterpackage mit einer in einen oder mehrere Viastäbe in dem Halbleiterpackage integrierte mehrdimensionale Antenne.
  • Diese Ausführungsform kombiniert die in 16 und 17 beschriebenen Ausführungsformen, um eine dreidimensionale Antenne auszubilden. Somit kann in der in 18A dargestellten Ausführungsform die Antennenstruktur 50 in mehrere Richtungen abstrahlen. Unter Bezugnahme auf 18B kann der Viastab 450 die Antennenstruktur 50 enthalten, die eine Erste-Achse-Antenne 50A, eine Zweite-Achse-Antenne 50B und eine dritte Achse-Antenne 50C enthält, bei einer oder mehreren Ausführungsformen. Diese Funktion kann in individuelle Viastäbe aufgeteilt werden oder/und könnte bei verschiedenen Ausführungsformen mit oben beschriebenen Antennenstrukturen (1 bis 11) kombiniert werden. Solche dreidimensionalen Antennenstrukturen können für Felderfassung oder Energietransfer vorteilhaft sein.
  • 19 zeigt ein Halbleiterpackage mit einer passiven Antenne/Direktor, die in den parallel zur Oberfläche 6 angeordneten Viastab integriert sind, gemäß einer alternativen Ausführungsform der vorliegenden Erfindung.
  • Bei einer weiteren Ausführungsform kann die Antennenstruktur 50 auf der Vorderseite 6 des Halbleiterpackage 1 platziert werden, wobei eine passive Antennenstruktur 145 auf der gegenüberliegenden Seite auf dem Viastab 450 angeordnet ist. Ein Reflektor 45 kann über der gedruckten Leiterplatte 100 ausgebildet sein.
  • 20, die die 20A–20C beinhaltet, zeigt eine vergrößerte Ansicht der in ein Halbleiterpackage integrierten Antennenstrukturen gemäß Ausführungsformen der Erfindung.
  • 20A zeigt eine einzelne Antennenstruktur 50 in einer Ausführungsform der Erfindung, innerhalb des Kapselungsmittels angeordnet und durch eine erste und eine zweite Speiseleitung 41 und 42 gekoppelt. 20B zeigt eine alternative Ausführungsform, die eine aus einem Array aus einzelnen Antennen ausgebildete Antennenstruktur 50 zeigt. 20C zeigt eine alternative Ausführungsform, die eine Antennenstruktur 50 mit einer Ersten-Achse-Antenne 50A und einer Zweiten-Achse-Antenne 50B zeigt.
  • 21, die die 21A–21G beinhaltet, veranschaulicht ein Halbleiterpackage während verschiedener Fabrikationsstadien gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Unter Bezugnahme auf 21A können die die Antennenstruktur umfassenden Viastäbe in separaten Substraten individuell hergestellt werden. Beispielsweise kann eine erste Antennenstruktur 500A in einem ersten Viastabsubstrat 501 unter Einsatz planarer Fabrikationstechnologien wie etwa Fabrikationsverfahren für gedruckte Leiterplatten und/oder Dünnschichtstrukturierungstechnologien hergestellt werden. Das erste Viastabsubstrat 501 wird vereinzelt, um den ersten Viastab 511 auszubilden, wie in 21B dargestellt. Bei einigen Ausführungsformen kann das erste Viastabsubstrat 501 eine andere Antennenstruktur beispielsweise auf der Rückseite gegenüber der Seite, auf der die erste Antennenstruktur 500A ausgebildet ist, enthalten.
  • Eine andere Antennenstruktur kann in einem anderen Substrat in einer oder mehreren Ausführungsformen hergestellt werden. Wie in 21C gezeigt, kann eine zweite Antennenstruktur 500B innerhalb eines zweiten Viastabsubstrats 502 ausgebildet werden, das vereinzelt wird, um den zweiten Viastab 512 auszubilden, wie in 21D gezeigt. Alternativ kann, wie in 21E gezeigt, eine dritte Antennenstruktur 500C innerhalb eines dritten Viastabsubstrats 503 ausgebildet werden, das vereinzelt wird, um den dritten Viastab 513 auszubilden, wie in 21F dargestellt.
  • Unter Bezugnahme auf 21G kann der rekonstituierte Wafer 400 ausgebildet werden, der einen Halbleiterchip 10, den ersten Viastab 511, den zweiten Viastab 512 und den dritten Viastab 513 umfasst. Die mehreren Halbleiterchips 10 werden über einem Träger 500 platziert.
  • Je nach der Richtcharakteristik der beabsichtigen Antennenstruktur können ein oder mehrere Viastäbe vor dem Positionieren über dem Träger 500 gedreht werden. Mehrere der ersten Viastäbe 511, mehrere der zweiten Viastäbe 512 und mehrere der dritten Viastäbe 513 werden entsprechend über dem Träger 500 positioniert. Als Veranschaulichung werden die mehreren der zweiten Viastäbe 512 und die mehreren der dritten Viastäbe 513 gedreht. Als nächstes werden die mehreren Halbleiterchips 10, die mehreren der ersten Viastäbe 511, die mehreren der zweiten Viastäbe 512 und die mehreren der dritten Viastäbe 513 unter Verwendung einer Haftschicht 510 an dem Träger 500 angebracht.
  • Ein Kapselungsmittel 20 wird über den mehreren Halbleiterchips 10, den mehreren der ersten Viastäbe 511, den mehreren der zweiten Viastäbe 512 und den mehreren der dritten Viastäbe 513 aufgebracht. Das Kapselungsmittel 20 kann gehärtet werden, um den rekonstituierten Wafer 400 zu bilden. Die nachfolgende Verarbeitung kann ablaufen, wie unter Verwendung von 14 dargestellt und beschrieben. Somit können bei verschiedenen Ausführungsformen unter Verwendung eines oder mehrerer Viastäbe verschiedene Antennenstrukturen aufgenommen werden.
  • Wenngleich die vorliegende Erfindung unter Bezugnahme auf veranschaulichende Ausführungsformen beschrieben worden ist, soll die vorliegende Beschreibung nicht in einem beschränkenden Sinne ausgelegt werden. Verschiedene Modifikationen und Kombinationen der veranschaulichenden Ausführungsformen sowie andere Ausführungsformen der Erfindung ergeben sich dem Fachmann bei Bezugnahme auf die Beschreibung. Zur Veranschaulichung können die in 1–21 beschriebenen Ausführungsformen in einer oder mehreren Ausführungsformen miteinander kombiniert werden. Es ist deshalb beabsichtigt, dass die beigefügten Ansprüche alle derartigen Modifikationen oder Ausführungsformen einschließen.
  • Wenngleich die vorliegende Erfindung und ihre Vorteile ausführlich beschrieben worden sind, versteht sich, das hieran verschiedene Änderungen, Substitutionen und Abänderungen vorgenommen werden können, ohne von dem Gedanken und Schutzbereich der Erfindung, wie sie durch die beigefügten Ansprüche definiert werden, abzuweichen. Beispielsweise versteht der Fachmann ohne weiteres, dass viele der hierin beschriebenen Merkmale, Funktionen, Prozesse und Materialien abgeändert werden können und dennoch in den Schutzbereich der vorliegenden Erfindung fallen.
  • Zudem soll der Schutzbereich der vorliegenden Anmeldung nicht auf die bestimmten Ausführungsformen des Prozesses, der Maschine, Herstellung, Materiezusammensetzung, Mittel, Verfahren und Schritte, die in der Patentschrift beschrieben werden, beschränkt sein. Wie der Durchschnittsfachmann ohne weiteres anhand der Offenbarung der vorliegenden Erfindung erkennt, können gemäß der vorliegenden Erfindung Prozesse, Maschinen, Herstellung, Materiezusammensetzungen, Mittel, Verfahren oder Schritte, die gegenwärtig existieren oder später zu entwickeln sein werden, die im Wesentlichen die gleiche Funktion durchführen oder im Wesentlichen das gleiche Ergebnis wie die entsprechenden hierin beschriebenen Ausführungsformen erreichen, verwendet werden. Dementsprechend sollen die beigefügten Ansprüche innerhalb ihres Schutzbereichs solche Prozesse, Maschinen, Herstellung, Materiezusammensetzungen, Mittel, Verfahren oder Schritte beinhalten.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • EP 12007249 [0001]

Claims (25)

  1. Halbleiterpackage (1), das Folgendes umfasst: ein Substrat mit einer ersten Hauptoberfläche und einer gegenüberliegenden zweiten Hauptoberfläche; einen in dem Substrat angeordneten ersten Chip (10), wobei der erste Chip (10) mehrere Kontaktpads (35) an der ersten Hauptoberfläche umfasst; eine in dem Substrat angeordnete erste Antennenstruktur (50) und einen in dem Substrat angeordneten Reflektor (45).
  2. Halbleiterpackage (1) nach Anspruch 1, wobei die erste Antennenstruktur (50) an der ersten Hauptoberfläche angeordnet ist und wobei der Reflektor (45) an der zweiten Hauptoberfläche angeordnet ist.
  3. Halbleiterpackage (1) nach Anspruch 1 oder 2, das weiterhin Folgendes umfasst: ein Kapselungsmittel, das um eine Seitenwand des ersten Chips (10) herum angeordnet ist, wobei das Kapselungsmittel das Substrat bildet; und Durchkapselungsvias, die in dem Kapselungsmittel angeordnet und an die mehreren Kontaktpads (35) gekoppelt sind.
  4. Halbleiterpackage (1) nach Anspruch 3, weiterhin umfassend eine über der ersten Hauptoberfläche angeordnete Umverdrahtungsschicht, wobei die Durchkapselungsvias an die mehreren Kontaktpads (35) durch die Umverdrahtungsschicht gekoppelt sind und wobei die Antennenstruktur (50) Teil der Umverdrahtungsschicht ist; wobei das Halbleiterpackage (1) vorzugsweise weiterhin umfasst eine in der Umverdrahtungsschicht angeordnete zweite Antennenstruktur (50).
  5. Halbleiterpackage (1) nach Anspruch 3 oder 4, weiterhin umfassend einen in dem Kapselungsmittel bei dem ersten Chip (10) angeordneten eingebetteten Kühlkörper.
  6. Halbleiterpackage (1) nach einem der Ansprüche 1 bis 5, wobei die erste Antennenstruktur (50) eine Dipolantenne, eine gefaltete Dipolantenne, eine Ringantenne, eine Rechteckschleifenantenne, eine Patchantenne oder eine koplanare Patchantenne umfasst.
  7. Halbleiterpackage (1) nach einem der Ansprüche 1 bis 6, wobei die erste Antennenstruktur (50) ein Antennenarray umfasst.
  8. Halbleiterpackage (1) nach einem der Ansprüche 1 bis 7, weiterhin umfassend einen zweiten Chip, der ein passives Bauelement und/oder ein aktives Bauelement umfasst, bei dem ersten Chip (10) angeordnet.
  9. Halbleiterpackage (1) nach einem der Ansprüche 1 bis 8, wobei die Antennenstruktur (50) eine Komponente umfasst, die konfiguriert ist zum Emittieren von Strahlung in einer Richtung senkrecht zur ersten Hauptoberfläche; wobei vorzugsweise das Halbleiterpackage (1) weiterhin umfasst eine zweite Antennenstruktur, wobei die erste Antennenstruktur (50) eine erste Komponente umfasst, die konfiguriert ist zum Emittieren von Strahlung in einer ersten Richtung senkrecht zur ersten Hauptoberfläche, und wobei die zweite Antennenstruktur eine zweite Komponente zum Emittieren von Strahlung in einer zweiten Richtung parallel zur ersten Hauptoberfläche umfasst.
  10. Halbleiterpackage (1) nach einem der Ansprüche 1 bis 9, weiterhin umfassend einen über dem ersten Chip (10) angeordneten Kühlkörper.
  11. Halbleiterpackage (1) nach einem der Ansprüche 1 bis 10, weiterhin umfassend eine über der ersten Antennenstruktur (50) angeordnete dielektrische Linse.
  12. Halbleiterpackage (1) nach einem der Ansprüche 1 bis 11, das weiterhin Folgendes umfasst: einen in dem Substrat angeordneten ersten Viastab, wobei die erste Antennenstruktur (50) innerhalb des ersten Viastabs angeordnet ist; wobei vorzugsweise das Halbleiterpackage (1) weiterhin umfasst eine innerhalb des ersten Viastabs angeordnete zweite Antennenstruktur; und/oder wobei vorzugsweise das Halbleiterpackage (1) weiterhin Folgendes umfasst: einen in dem Substrat angeordneten zweiten Viastab; eine innerhalb des zweiten Viastabs angeordnete zweite Antennenstruktur und eine in dem Package (1) angeordnete dritte Antennenstruktur.
  13. Halbleitersystem, das Folgendes umfasst: ein Halbleiterpackage (1), das Folgendes umfasst: ein Substrat, das ein Kapselungsmittel umfasst, wobei das Substrat eine erste Hauptoberfläche und eine gegenüberliegende zweite Hauptoberfläche aufweist, einen in dem Substrat angeordneten Chip (10), wobei der Chip (10) mehrere Kontaktpads (35) an der ersten Hauptoberfläche umfasst, eine erste Antennenstruktur (50) bei der ersten Hauptoberfläche, einen Reflektor (45) bei der zweiten Hauptoberfläche und mehrere externe Kontakte an der zweiten Hauptoberfläche; und eine gedruckte Leiterplatte mit einer Vorderseite und Rückseite, wobei die gedruckte Leiterplatte Folgendes umfasst: Kontaktpads (35) an der Vorderseite, die elektrisch an die mehreren externen Kontakte gekoppelt sind, wobei die Vorderseite der zweiten Hauptoberfläche des Halbleiterpackage (1) zugewandt ist.
  14. Halbleitersystem nach Anspruch 13, wobei die gedruckte Leiterplatte weiterhin Folgendes umfasst: thermische Kontaktpads an der Vorderseite, die thermisch an die zweite Hauptoberfläche des Substrats gekoppelt ist; eine hintere Platte, die an der Rückseite der gedruckten Leiterplatte angeordnet ist; und mehrere Durchvias, die die thermischen Kontaktpads mit der hinteren Platte koppeln.
  15. Halbleitersystem nach Anspruch 13 oder 14, weiterhin umfassend Durchkapselungsvias, die in dem Kapselungsmittel angeordnet und an die mehreren Kontaktpads (35) gekoppelt sind, wobei das Kapselungsmittel um eine Seitenwand des Chips (10) herum angeordnet ist.
  16. Halbleitersystem nach einem der Ansprüche 13 bis 15, das weiterhin Folgendes umfasst: mehrere auf den mehreren externen Kontakten angeordnete Lotkugeln und mehrere auf dem Reflektor (45) angeordnete thermische Lotkugeln, wobei das Halbleiterpackage (1) unter Verwendung der mehreren Lotkugeln und der mehreren thermischen Lotkugeln an der gedruckten Leiterplatte angebracht ist.
  17. Verfahren zum Ausbilden eines Halbleiterpackage (1), wobei das Verfahren Folgendes umfasst: Ausbilden eines rekonstituierten Substrats, das einen in ein Kapselungsmittel eingebetteten ersten Chip (10) umfasst, wobei das rekonstituierte Substrat eine erste Hauptoberfläche und eine gegenüberliegende zweite Hauptoberfläche umfasst, wobei der erste Chip (10) mehrere Kontaktpads (35) an der ersten Hauptoberfläche umfasst; Ausbilden einer vorderseitigen Umverdrahtungsschicht über der ersten Hauptoberfläche des rekonstituierten Substrats, wobei die vorderseitige Umverdrahtungsschicht eine Antennenstruktur (50) umfasst; und Ausbilden einer rückseitigen Umverdrahtungsschicht unter der zweiten Hauptoberfläche des rekonstituierten Substrats, wobei die rückseitige Umverdrahtungsschicht einen Reflektor (45) umfasst.
  18. Verfahren nach Anspruch 17, wobei das Ausbilden der rückseitigen Umverdrahtungsschicht das Ausbilden mehrerer externer Kontakte an der zweiten Hauptoberfläche umfasst.
  19. Verfahren nach Anspruch 17 oder 18, das weiterhin Folgendes umfasst: Ausbilden mehrerer Lotkugeln auf den mehreren externen Kontakten und Ausbilden mehrerer thermischer Lotkugeln auf der zweiten Hauptoberfläche.
  20. Verfahren nach einem der Ansprüche 17 bis 19, weiterhin umfassend das Einbetten von Viastäben, passiven Elementen und/oder Dies in dem Kapselungsmittel des rekonstituierten Substrats.
  21. Verfahren nach einem der Ansprüche 17 bis 20, wobei das Ausbilden des rekonstituierten Substrats das Einbetten eines Kühlkörpers in dem Kapselungsmittel umfasst.
  22. Verfahren nach einem der Ansprüche 17 bis 21, weiterhin umfassend das Ausbilden einer dielektrischen Linse über der Antennenstruktur (50).
  23. Verfahren zum Ausbilden eines Halbleiterpackage (1), wobei das Verfahren Folgendes umfasst: Ausbilden eines Substrats mit einer ersten Hauptoberfläche und einer gegenüberliegenden zweiten Hauptoberfläche, wobei das Substrat einen ersten Chip (10) umfasst, wobei der erste Chip (10) mehrere Kontaktpads (35) an der ersten Hauptoberfläche umfasst; Ausbilden einer ersten Antennenstruktur (50) in dem Substrat und Ausbilden eines Reflektors (45) in dem Substrat.
  24. Verfahren nach Anspruch 23, wobei das Ausbilden der ersten Antennenstruktur (50) das Ausbilden der ersten Antennenstruktur (50) innerhalb einer ersten Umverdrahtungsschicht an der ersten Hauptoberfläche umfasst; wobei vorzugsweise das Ausbilden des Reflektors (45) das Ausbilden des Reflektors (45) innerhalb einer zweiten Umverdrahtungsschicht an der zweiten Hauptoberfläche umfasst.
  25. Verfahren nach einem der Ansprüche 23 bis 24, wobei das Ausbilden der Antennenstruktur (50) das Ausbilden der ersten Antennenstruktur (50) innerhalb eines Viastabs umfasst, wobei der Viastab innerhalb des Substrats ausgebildet ist.
DE201310111581 2012-10-19 2013-10-21 Halbleiterpackages mit integrierter Antenne und Verfahren zu deren Herstellung Ceased DE102013111581A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
EP12007249 2012-10-19
EPEP12007249.1 2012-10-19
US13/736,553 US8952521B2 (en) 2012-10-19 2013-01-08 Semiconductor packages with integrated antenna and method of forming thereof
US13/736,553 2013-01-08

Publications (1)

Publication Number Publication Date
DE102013111581A1 true DE102013111581A1 (de) 2014-05-08

Family

ID=47296890

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201310111581 Ceased DE102013111581A1 (de) 2012-10-19 2013-10-21 Halbleiterpackages mit integrierter Antenne und Verfahren zu deren Herstellung

Country Status (3)

Country Link
US (2) US9721920B2 (de)
CN (5) CN103779319B (de)
DE (1) DE102013111581A1 (de)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9343434B2 (en) 2014-02-27 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Laser marking in packages
US9589900B2 (en) 2014-02-27 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Metal pad for laser marking
US9608334B2 (en) * 2014-03-31 2017-03-28 Nxp B.V. Radar antenna system
US9666522B2 (en) * 2014-05-29 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment mark design for packages
US10032688B2 (en) 2014-07-07 2018-07-24 Infineon Technologies Austria Ag Electronic component and method for dissipating heat from a semiconductor die
US9418925B2 (en) * 2014-07-07 2016-08-16 Infineon Technologies Austria Ag Electronic component and method for electrically coupling a semiconductor die to a contact pad
US9718678B2 (en) 2014-09-25 2017-08-01 Infineon Technologies Ag Package arrangement, a package, and a method of manufacturing a package arrangement
US9633934B2 (en) 2014-11-26 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semicondutor device and method of manufacture
CN104505351A (zh) * 2014-12-30 2015-04-08 中国科学院微电子研究所 一种侧向互连的堆叠封装结构的制备方法
CN104505386A (zh) * 2014-12-30 2015-04-08 中国科学院微电子研究所 一种侧向互连的堆叠封装结构
JP6429680B2 (ja) * 2015-03-03 2018-11-28 パナソニック株式会社 アンテナ一体型モジュール及びレーダ装置
US9502397B1 (en) * 2015-04-29 2016-11-22 Deca Technologies, Inc. 3D interconnect component for fully molded packages
TW201724648A (zh) * 2015-12-22 2017-07-01 矽品精密工業股份有限公司 電子封裝件
TWI652775B (zh) * 2016-01-11 2019-03-01 矽品精密工業股份有限公司 電子封裝件
CN105632943B (zh) * 2016-02-17 2018-05-18 上海伊诺尔信息技术有限公司 芯片的超薄嵌入式封装方法
CN107369653A (zh) * 2016-05-13 2017-11-21 北京中电网信息技术有限公司 一种高干扰组件的系统级封装方法、结构及分离阵列结构
US10581141B2 (en) * 2016-10-21 2020-03-03 DISH Technologies L.L.C. RF antenna arrangement configured to be a part of a lid to an apparatus
CN106449560A (zh) * 2016-10-25 2017-02-22 通富微电子股份有限公司 芯片封装结构
CN106449428A (zh) * 2016-10-25 2017-02-22 通富微电子股份有限公司 芯片封装工艺
US10186779B2 (en) * 2016-11-10 2019-01-22 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US10593634B2 (en) * 2016-12-30 2020-03-17 Analog Devices, Inc. Packaged devices with integrated antennas
US10505255B2 (en) 2017-01-30 2019-12-10 Infineon Technologies Ag Radio frequency device packages and methods of formation thereof
WO2018183501A1 (en) * 2017-03-31 2018-10-04 Anokiwave, Inc. Apparatus and method for rf isolation in a packaged integrated circuit
CN110521057B (zh) * 2017-04-07 2021-09-07 株式会社村田制作所 天线模块和通信装置
CN107221528A (zh) * 2017-06-29 2017-09-29 江苏长电科技股份有限公司 埋入式天线封装结构及其制造方法
CN107393883A (zh) * 2017-06-29 2017-11-24 江苏长电科技股份有限公司 埋入预制天线低损耗部件的封装结构
US10700024B2 (en) * 2017-08-18 2020-06-30 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
KR102029544B1 (ko) * 2017-08-18 2019-10-07 삼성전기주식회사 팬-아웃 반도체 패키지
US11346920B2 (en) 2017-08-18 2022-05-31 National Center For Advanced Packaging Co., Ltd Radar component package and method for manufacturing the same
US11355849B2 (en) * 2017-09-29 2022-06-07 Intel Corporation Antenna package using ball attach array to connect antenna and base substrates
US11169250B2 (en) 2017-10-27 2021-11-09 Mediatek Inc. Radar module incorporated with a pattern-shaping device
KR101933423B1 (ko) 2017-11-28 2018-12-28 삼성전기 주식회사 팬-아웃 센서 패키지
US10916529B2 (en) 2018-03-29 2021-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Electronics card including multi-chip module
US11189905B2 (en) * 2018-04-13 2021-11-30 International Business Machines Corporation Integrated antenna array packaging structures and methods
CN110401005B (zh) * 2018-04-24 2021-01-29 华为技术有限公司 封装天线及其制备方法、和移动通信终端
CN108550571B (zh) * 2018-04-25 2021-03-05 成都聚利中宇科技有限公司 集成端射天线的高频集成电路模块及其封装方法
CN108447776A (zh) * 2018-05-07 2018-08-24 宜确半导体（苏州）有限公司 半导体装置及其制造方法、集成阵列装置
CN108649019B (zh) * 2018-05-14 2020-12-08 中国科学院微电子研究所 扇出型封装结构
US10566686B2 (en) * 2018-06-28 2020-02-18 Micron Technology, Inc. Stacked memory package incorporating millimeter wave antenna in die stack
CN109244641A (zh) * 2018-08-07 2019-01-18 清华大学 封装天线及其制造方法
CN109166845B (zh) * 2018-08-07 2022-09-13 清华大学 封装天线及其制造方法
CN112074989B (zh) 2018-10-19 2021-10-26 华为技术有限公司 一种天线封装结构及其制造方法
CN111971851B (zh) 2018-10-26 2022-04-29 华为技术有限公司 一种高带宽的封装天线装置
US10950562B1 (en) * 2018-11-30 2021-03-16 Hrl Laboratories, Llc Impedance-matched through-wafer transition using integrated heat-spreader technology
DE102018132447B4 (de) 2018-12-17 2022-10-13 Infineon Technologies Ag Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
CN110247197A (zh) * 2019-06-13 2019-09-17 张明 一种与毫米波雷达芯片叠式联装的罩型天线
TWI793024B (zh) * 2022-05-26 2023-02-11 矽品精密工業股份有限公司 電子封裝件及其製法
US20240213135A1 (en) * 2022-12-23 2024-06-27 Deca Technologies Usa, Inc. Semiconductor assembly comprising a 3d block and method of making the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009027530A1 (de) * 2009-07-08 2011-01-20 Robert Bosch Gmbh Leiterplatte

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4034225C2 (de) * 1990-10-26 1994-01-27 Reinhard Jurisch Datenträger für Identifikationssysteme
KR100486832B1 (ko) * 2002-02-06 2005-05-03 삼성전자주식회사 반도체 칩과 적층 칩 패키지 및 그 제조 방법
JP3804861B2 (ja) 2002-08-29 2006-08-02 株式会社デンソー 電気装置および配線基板
JP2004186422A (ja) * 2002-12-03 2004-07-02 Shinko Electric Ind Co Ltd 電子部品実装構造及びその製造方法
US7444734B2 (en) * 2003-12-09 2008-11-04 International Business Machines Corporation Apparatus and methods for constructing antennas using vias as radiating elements formed in a substrate
US7009296B1 (en) * 2004-01-15 2006-03-07 Amkor Technology, Inc. Semiconductor package with substrate coupled to a peripheral side surface of a semiconductor die
DE102004027788A1 (de) 2004-06-08 2006-01-05 Infineon Technologies Ag Halbleiterbasisbauteil mit Umverdrahtungssubstrat und Zwischenverdrahtungsplatte für einen Halbleiterbauteilstapel sowie Verfahren zu deren Herstellung
DE602005024587D1 (de) * 2004-09-07 2010-12-16 Nippon Telegraph & Telephone Mehrschichtige Antennenvorrichtung mit vergrössertem Gewinn
JP2006186321A (ja) * 2004-12-01 2006-07-13 Shinko Electric Ind Co Ltd 回路基板の製造方法及び電子部品実装構造体の製造方法
US7919844B2 (en) * 2005-05-26 2011-04-05 Aprolase Development Co., Llc Tier structure with tier frame having a feedthrough structure
DE102006023123B4 (de) 2005-06-01 2011-01-13 Infineon Technologies Ag Abstandserfassungsradar für Fahrzeuge mit einem Halbleitermodul mit Komponenten für Höchstfrequenztechnik in Kunststoffgehäuse und Verfahren zur Herstellung eines Halbleitermoduls mit Komponenten für ein Abstandserfassungsradar für Fahrzeuge in einem Kunststoffgehäuse
DE102005043557B4 (de) 2005-09-12 2007-03-01 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten zwischen Oberseite und Rückseite
US8067253B2 (en) 2005-12-21 2011-11-29 Avery Dennison Corporation Electrical device and method of manufacturing electrical devices using film embossing techniques to embed integrated circuits into film
CN101101880A (zh) * 2006-07-03 2008-01-09 矽品精密工业股份有限公司 散热型封装结构及其制法
US7518229B2 (en) 2006-08-03 2009-04-14 International Business Machines Corporation Versatile Si-based packaging with integrated passive components for mmWave applications
DE102006058068B4 (de) 2006-12-07 2018-04-05 Infineon Technologies Ag Halbleiterbauelement mit Halbleiterchip und passivem Spulen-Bauelement sowie Verfahren zu dessen Herstellung
KR20090007120A (ko) * 2007-07-13 2009-01-16 삼성전자주식회사 봉지부를 통하여 재배선을 달성하는 웨이퍼 레벨 적층형패키지 및 그 제조방법
CN101364583A (zh) * 2007-08-10 2009-02-11 全懋精密科技股份有限公司 电容元件埋入半导体封装基板结构及其制作方法
US20090045444A1 (en) * 2007-08-13 2009-02-19 Holger Huebner Integrated device and circuit system
US20090096076A1 (en) * 2007-10-16 2009-04-16 Jung Young Hy Stacked semiconductor package without reduction in stata storage capacity and method for manufacturing the same
US7696930B2 (en) * 2008-04-14 2010-04-13 International Business Machines Corporation Radio frequency (RF) integrated circuit (IC) packages with integrated aperture-coupled patch antenna(s) in ring and/or offset cavities
KR100990942B1 (ko) * 2008-08-29 2010-11-01 주식회사 하이닉스반도체 반도체 패키지용 기판 및 이를 갖는 반도체 패키지
US20100127937A1 (en) 2008-11-25 2010-05-27 Qualcomm Incorporated Antenna Integrated in a Semiconductor Chip
US8278749B2 (en) 2009-01-30 2012-10-02 Infineon Technologies Ag Integrated antennas in wafer level package
EP2296109B8 (de) * 2009-09-04 2014-08-27 STMicroelectronics International N.V. IC-Karte mit doppelter Schnittstelle und Verfahren zur Herstellung einer solchen Karte
US8217272B2 (en) 2009-12-18 2012-07-10 Intel Corporation Apparatus and method for embedding components in small-form-factor, system-on-packages
JP2011187473A (ja) * 2010-03-04 2011-09-22 Nec Corp 半導体素子内蔵配線基板
WO2011142006A1 (ja) * 2010-05-12 2011-11-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
FR2963142B1 (fr) * 2010-07-20 2012-09-14 Oberthur Technologies Carte a microcircuit de type sans contact
US8238113B2 (en) * 2010-07-23 2012-08-07 Imbera Electronics Oy Electronic module with vertical connector between conductor patterns
US8598709B2 (en) 2010-08-31 2013-12-03 Infineon Technologies Ag Method and system for routing electrical connections of semiconductor chips
KR101207273B1 (ko) * 2010-09-03 2012-12-03 에스케이하이닉스 주식회사 임베디드 패키지 및 그 형성방법
US8411444B2 (en) 2010-09-15 2013-04-02 International Business Machines Corporation Thermal interface material application for integrated circuit cooling
US8988299B2 (en) * 2011-02-17 2015-03-24 International Business Machines Corporation Integrated antenna for RFIC package applications
DE102011005145A1 (de) * 2011-03-04 2012-09-06 Rohde & Schwarz Gmbh & Co. Kg Leiterplattenanordnung für Millimeterwellen-Scanner
CN202339519U (zh) * 2011-10-31 2012-07-18 鸿富锦精密工业（深圳）有限公司 电子设备

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009027530A1 (de) * 2009-07-08 2011-01-20 Robert Bosch Gmbh Leiterplatte

Also Published As

Publication number Publication date
CN103779312B (zh) 2017-11-24
CN107968084A (zh) 2018-04-27
US9721920B2 (en) 2017-08-01
CN103779319A (zh) 2014-05-07
CN107546140A (zh) 2018-01-05
CN103779336A (zh) 2014-05-07
CN107546140B (zh) 2020-07-28
US10008470B2 (en) 2018-06-26
CN103779312A (zh) 2014-05-07
CN103779319B (zh) 2018-01-26
US20170288176A1 (en) 2017-10-05
US20140110858A1 (en) 2014-04-24

Similar Documents

Publication Publication Date Title
DE102013111581A1 (de) Halbleiterpackages mit integrierter Antenne und Verfahren zu deren Herstellung
US8952521B2 (en) Semiconductor packages with integrated antenna and method of forming thereof
DE102017202578B4 (de) Halbleitervorrichtung, die eine Antenne enthält, und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102011085348B4 (de) Integrierte Antennen in einem Waferebenengehäuse und Herstellungsverfahren dafür
DE102010001407B4 (de) Integrierte Antennen auf Wafer-Ebene
EP3346544B1 (de) Waver level package mit integrierter oder eingebetteter antenne
DE102013111569B4 (de) Halbleiterpackages mit integrierter Antenne und Verfahren zu deren Herstellung
DE102010036978B4 (de) Bauelement mit einer ringförmigen Metallstruktur und Verfahren
DE102017200122B4 (de) Wafer Level Package mit integrierten Antennen und Mittel zum Schirmen, System dieses umfassend und Verfahren zu dessen Herstellung
DE112017001710T5 (de) Mikrowellenantenneneinrichtung, Verpackungs- und Herstellungsverfahren
DE102013110006A1 (de) Schnittstelle von Chip zu Kapselung
DE102016107678B4 (de) Halbleitervorrichtungen mit on-chip-antennen und deren herstellung
US11791534B2 (en) Antenna package for signal transmission
DE112016006695T5 (de) Gehäuse auf Antennengehäuse
EP3346494B1 (de) Wafer level package mit zumindest einem integrierten antennenelement
US11350522B2 (en) Microwave antenna apparatus
DE102021112540B4 (de) Antennenvorrichtung und -verfahren
DE102019128779B4 (de) Hochfrequenz-Vorrichtung mit Hochfrequenz-Signalführungselement und zugehöriges Herstellungsverfahren
DE102020117968A1 (de) Brücke für radiofrequenz- (rf) multi-chip-module
DE102017223689B4 (de) Halbleitervorrichtungen mit Hochfrequenzleitungselementen und zugehörige Herstellungsverfahren
DE112018008188B4 (de) Halbleitervorrichtung und Antennenvorrichtung
DE102016115809B4 (de) Info-spule auf einer metallplatte mit einem schlitz
DE102019124237A1 (de) Heterogene antenne im fan-out-package
DE102018129019A1 (de) Halbleitervorrichtung und verfahren zur herstellung
KR102342468B1 (ko) 신호 전송을 위한 안테나 패키지

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R003 Refusal decision now final