CN101101880A - 散热型封装结构及其制法 - Google Patents

散热型封装结构及其制法 Download PDF

Info

Publication number
CN101101880A
CN101101880A CNA2006101005309A CN200610100530A CN101101880A CN 101101880 A CN101101880 A CN 101101880A CN A2006101005309 A CNA2006101005309 A CN A2006101005309A CN 200610100530 A CN200610100530 A CN 200610100530A CN 101101880 A CN101101880 A CN 101101880A
Authority
CN
China
Prior art keywords
interface layer
heat sink
semiconductor chip
heat
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101005309A
Other languages
English (en)
Inventor
黄建屏
普翰屏
蔡和易
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to CNA2006101005309A priority Critical patent/CN101101880A/zh
Publication of CN101101880A publication Critical patent/CN101101880A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

一种散热型封装结构及其制法，是将半导体芯片接着并电性连接至芯片承载件，且于该半导体芯片上形成有一介面层或一附有介面层的第二散热件，再于该芯片承载件上接置一具散热部及支撑部的第一散热件，且该散热部形成有对应于半导体芯片的开孔，接着形成一用以包覆该半导体芯片、介面层或附有介面层的第二散热件、及该第一散热件的封装胶体，其中该封装胶体与该介面层顶面得保有一间隔高度以形成覆盖该介面层的封装胶体，藉以避免现有封装模具抵压于半导体芯片所产生的压损及溢胶问题，接着沿该介面层边缘进行切割该封装胶体，之后再移除该介面层上多余的封装胶体，以供半导体芯片进行散热，藉以避免现有切割刀具直接切割散热件所产生的毛边问题与刀具耗损问题，进而得以降低切割成本。

Description

散热型封装结构及其制法
技术领域
本发明涉及一种半导体封装结构及其制法，尤其涉及一种得以供半导体芯片有效散热的散热型半导体封装结构及其制作方法。
背景技术
随着对电子产品轻薄短小化的要求，整合高密度电子元件及电子电路的半导体芯片的半导体封装件，已逐渐成为封装产品的主流。然而，由于该种半导体封装件于运作时所产生的热量较高，若不即时将半导体芯片的热量快速释除，积存的热量会严重影响半导体芯片的电性功能与产品稳定度。另一方面，为避免封装件内部电路受到外界水尘污染，半导体芯片表面必须外覆一封装胶体予以隔绝，但构成该封装胶体的封装树脂却是一热传导性甚差的材质，其热导系数仅0.8w/m-K，这样，半导体芯片铺设多数电路的主动面上产生的热量无法有效藉该封装胶体传递到大气外，而往往导致热积存现象产生，使芯片性能及使用寿命备受考验。因此，为提高半导体封装件的散热效率，遂有于封装件中增设散热件的构想应运而生。
但若散热件亦为封装胶体所完全包覆时，半导体芯片产生的热量的散热途径仍须通过封装胶体，散热效果的提升仍然有限，甚而无法符合散热的需求，因而，为有效逸散芯片热量，其一方式是使散热件充分显露出该封装胶体，相对另一方式是使半导体芯片的表面直接外露出封装胶体，以供半导体芯片产生的热量得由外露于大气中的表面直接逸散。
参阅图1A所示，美国专利第5,450,283号即揭示一种直接外露出半导体芯片表面的半导体封装件，该半导体封装件10是使半导体芯片11的顶面外露出用以包覆该半导体芯片11的封装胶体14。由于该半导体芯片11的顶面外露出封装胶体14而直接与大气接触，故该半导体芯片11产生的热量得直接逸散至大气中，其散热途径毋须通经封装胶体14，使该种半导体封装件10的散热效率佳。
配合参阅图1B，然而，该种半导体封装件10在制造上存在有若干的缺点。首先，该半导体芯片11黏接至基板12后，并置入封装模具的模穴15中以进行形成该封装胶体14的模压作业(Molding)时，须先将一胶片(Tape)13粘置于模穴15的顶壁上，以使封装模具合模后该半导体芯片11的顶面得透过该胶片13顶抵至模穴15的顶壁，以避免该半导体芯片11的顶面上形成有溢胶(Flash)；然而，若该半导体芯片11于基板12上的粘接高度控制不佳而导致该粘接有该半导体芯片11的基板12的整体高度过低，使该半导体芯片11的顶面未能透过该胶片13有效地顶抵至模穴15的顶壁，而于两者间形成有间隙时，用以形成该封装胶体14的封装化合物即会溢胶于该半导体芯片11的顶面上。一旦该半导体芯片11的顶面上形成有溢胶，除会影响该半导体芯片11的散热效率外，并会造成制成品的外观上的不良，故往往须予去胶(Deflash)之后处理；然而，该种去胶处理不但耗时，增加封装成本，且亦会导致制成品的受损。反之，若该粘接有该半导体芯片11的基板12的整体高度过高，导致该半导体芯片11透过该胶片13顶抵住模穴15的顶壁的力量过大，则往往会使质脆的该半导体芯片11因过度的压力而裂损(Crack)。
同时，封装模具的合模压力仍会经由该胶片13传递至该半导体芯片11，而造成该半导体芯片11的裂损，故令封装完成的制成品的良率无法有效提升，亦令其制造费用难以降低。
鉴于前述缺失，美国专利第6,750,082号则揭示另一种半导体封装件，该半导体封装件则是利用研磨方式以磨除覆盖于半导体芯片上的封装胶体，藉以外露出该半导体芯片表面。但此方法的研磨成本高，同时因半导体封装件于制造过程中难免受力不均而有翘曲(warpage)现象，因此于研磨时不易使半导体芯片表面有效外露，再者，于研磨时亦因研磨应力的作用，而仍会造成半导体芯片裂损问题。
鉴于前述现有技术的缺失，美国专利第6,458,626号(如图2A至2C)、第6,444,498号(如图3)以及第6,699,731号(如图4)案(专利权人均同于本申请案的申请人)揭露一种可将散热件直接粘置于半导体芯片上而不会产生压损芯片或溢胶问题，或可直接使半导体芯片表面外露的半导体封装件。
如图2A所示，该半导体封装件乃在散热件21欲外露于大气中的表面上形成一与封装胶体24间的接合性差的介面层25，再将该散热件2 1直接粘置于一接置在基板23的半导体芯片20上，继而进行模压制造过程，以使封装胶体24完全包覆该散热件21及半导体芯片20，并使封装胶体24覆盖于散热件21的介面层25上(如图2A所示)，如此，模压制造过程所使用的模具的模穴的深度乃大于半导体芯片20与散热件21的厚度和，故在模具合模后，模具不会触及散热件21而使半导体芯片20无受压导致裂损之虞；接着，进行切割作业(如图2B所示)，并将散热件21上方的封装胶体24去除，其中当形成于散热件21上的介面层25(例如为镀金层)与散热件21间的粘结性大于其与封装胶体24间的粘结性时，将封装胶体24剥除后，该介面层25仍存留于散热件21上，但因介面层25与封装胶体24间的粘结性差，封装胶体24不致残留于介面层25上(如图2C所示)，故无溢胶的问题。相对地，当形成于散热件21上的介面层25(例如为聚酰亚胺树脂制成的胶粘片)与散热件21间的粘结性小于其与封装胶体24间的粘结性时，将封装胶体24剥除后，该介面层25会粘附于封装胶体24上而随之去除(如图3所示)，故该散热件21上亦不会形成溢胶。
亦或如图4所示，该种半导体封装件是于半导体芯片31上形成一附有介面层333的金属材质的覆接片33，以藉由形成该封装胶体34的封装化合物的热膨胀系数不同于介面层333的关系，使粘结性差的介面层333与该半导体芯片31及形成于该半导体芯片31周围的封装胶体34间的介面产生脱层，如此即可轻易地将该介面层333、覆接片33、及形成于该覆接片33上的封装化合物340自该半导体芯片31表面及形成于该半导体芯片31周围的封装胶体34的表面上轻易地撕除，使该半导体芯片31表面能外露出封装胶体34，以让该半导体芯片31产生的热量得由外露于大气中的表面直接逸散。且在模压的过程中，由于该半导体芯片31的表面完全由介面层333所覆接，因此不会于半导体芯片31表面残留任何封装化合物，故毋须进行任何去除溢胶的后处理，而可降低封装成本并确保制成的半导体封装件外观的良好。
但于前述的半导体封装件制造过程中，在进行切割步骤时，因切割刀具持续切割通过该散热件，而由于该散热件一般为如铜、铝的金属材质，因此以钻石刀进行切割时，都将会使得散热件的周缘材料因拉扯产生不平整的锐角边(或称毛边)而影响封装件外观，同时亦导致切割刀具损耗太大，造成成本大幅提高，且生产效率更无法大量提高。
因此，如何提供一种于封装模压制造过程时不致压伤半导体芯片及不需进行封装胶体研磨，同时可降低切割刀具磨损消耗的散热型封装结构及制法，实为目前亟待解决的课题。
发明内容
鉴于以上所述现有技术的缺点，本发明的主要目的在于提供一种散热型封装结构及其制法，不致于封装模压过程中压伤半导体芯片。
本发明的另一目的在于提供一种散热型封装结构及其制法，不需透过研磨半导体封装件方式即可外露出半导体芯片，藉以避免芯片裂损与降低制造过程成本。
本发明的再一目的在于提供一种散热型封装结构及其制法，得以避免在进行切割步骤时，切割刀具切割至散热件所易产生的毛边问题与刀具耗损问题，进而降低切割成本。
为达上述及其它目的，本发明的散热型封装结构制法，包括：将半导体芯片接置并电性连接于芯片承载件上，且于该半导体芯片未供接置于该芯片承载件的表面上形成有介面层；于该芯片承载件上接置一第一散热件，该第一散热件具有一散热部、一自该散热部向下延伸的支撑部、以及一形成于该散热部的开孔，以供该第一散热件藉由该支撑部而架撑于该芯片承载件上，同时使该半导体芯片容置于该散热部与该支撑部所构成的容置空间中，并使该介面层容置于该散热部的开孔；进行封装模压作业，以于该芯片承载件上形成一用以包覆该半导体芯片、介面层及第一散热件的封装胶体，并使该第一散热件的散热部上表面外露出该封装胶体；进行切割作业，以沿该介面层周围切割该封装胶体，其中该切割深度至少至该介面层位置；以及进行移除作业，以移除位于该介面层上的封装胶体。
该介面层的材质可选择为与封装胶体的接合力大于其与芯片的接合力，例如为胶片、环氧树脂或有机层，以于移除作业时，同时移除该介面层与位于该介面层上的封装胶体，藉以直接外露出该半导体芯片的表面，另还可于该半导体芯片外露出封装胶体的表面上接置一外加型散热件，以导出半导体芯片热量；再者，该介面层的材质亦可选择为与半导体芯片的接合力大于其与封装胶体的接合力，例如为金或镍等金属层，以于移除作业时，自该介面层上移除位于该介面层上的封装胶体而外露出该介面层，藉以使半导体芯片产生的热量得以透过该介面层而逸散至外界。
本发明的散热型封装结构制法另一实施态样包括：将半导体芯片接置并电性连接至芯片承载件上，同时将一表面附有介面层的第二散热件以该第二散热件的一侧接置于该半导体芯片上未与芯片承载件接置的表面；于该芯片承载件上接置一第一散热件，该第一散热件具有一散热部、一自该散热部向下延伸的支撑部、以及一形成于该散热部的开孔，以供该第一散热件藉由该支撑部而架撑于该芯片承载件上，同时使该半导体芯片容置于该散热部与该支撑部所构成的容置空间中，并使该介面层容置于该散热部的开孔；进行封装模压作业，以于该芯片承载件上形成一用以包覆该半导体芯片、介面层及该第一、第二散热件的封装胶体，并使该第一散热件的散热部上表面外露出该封装胶体；进行切割作业，以沿该介面层周围切割该封装胶体，其中该切割深度至少至该介面层位置；以及进行移除作业，以移除位于该介面层上的封装胶体。
该介面层的材质可选择为与封装胶体的接合力大于其与第二散热件的接合力，例如为胶片、环氧树脂或有机层，以于移除作业时，同时移除该介面层与位于该介面层上的封装胶体，藉以直接外露出该第二散热件的表面，以导出半导体芯片热量。再者，该介面层的材质亦可选择为与第二散热件的接合力大于其与封装胶体的接合力，例如为金或镍等金属层，以于移除作业时，自该介面层上移除位于该介面层上的封装胶体而外露出该介面层，藉以使半导体芯片产生的热量得以透过第二散热件及介面层而逸散至外界。
该芯片承载件可采用基板或导线架型式，且半导体芯片可以倒装芯片或引线方式而电性连接至该芯片承载件，其中，于采用倒装芯片方式电性连接芯片与芯片承载件时，可直接将介面层或附有介面层的第二散热件接置于该芯片的非主动面，相对在采用引线方式电性连接芯片与芯片承载件时，可先于该芯片主动面上未影响焊线设置处接置一如废芯片或散热件的材料层后，再于该材料层上接置该介面层或附有介面层的第二散热件，以避免第二散热件与半导体芯片的粘接会碰触至焊线，同时可用以逸散半导体芯片所产生的热量。
透过前述的制法，本发明亦揭露一种散热型封装结构，包括：芯片承载件；半导体芯片，接置并电性连接至该芯片承载件上；第一散热件，具有一散热部、一自该散热部向下延伸的支撑部、以及一形成于该散热部的开孔，以供该第一散热件藉由该支撑部而架撑于该芯片承载件上，同时使该半导体芯片容置于该散热部与该支撑部所构成的容置空间中；以及封装胶体，形成于该芯片承载件上，用以包覆该半导体芯片及第一散热件，且该封装胶体对应于该散热部的开孔位置形成有凹陷结构，藉以使该半导体芯片的上表面显露于该封装胶体。
因此，本发明的散热型封装结构及其制法主要是将半导体芯片接着并电性连接至芯片承载件，且于该半导体芯片上形成有一介面层或一附有介面层的第二散热件，再于该芯片承载件上接置一具散热部及支撑部的第一散热件，且该散热部形成有对应于半导体芯片的开孔，接着再形成一用以包覆该半导体芯片、介面层或附有介面层的第二散热件、以及该第一散热件的封装胶体，其中该封装胶体的顶面与该介面层顶面得保有一间隔高度以形成覆盖该介面层的封装胶体，藉以避免现有封装模具抵压于半导体芯片所产生的压损问题，接着沿该介面层边缘进行切割该封装胶体，之后再移除该介面层上多余的封装胶体，因此亦无溢胶问题，其中该介面层可连同多余封装胶体一起移除或遗留下来，以供半导体芯片进行散热，藉以避免现有研磨封装封胶而外露出半导体芯片时造成的芯片裂损及成本增加问题，再者由于切割刀具是沿介面层边缘切割该封装胶体，因此可避免现有切割刀具直接切割至散热件所产生的毛边问题与刀具耗损问题，进而得以降低切割成本。
附图说明
图1A及1B为美国专利第5,450,283号所揭露的半导体封装件剖面示意图；
图2A至2C为美国专利第6,458,626号所揭露的半导体封装件剖面示意图；
图3为美国专利第6,444,498号所揭露的半导体封装件剖面示意图；
图4为美国专利第6,699,731号所揭露的半导体封装件剖面示意图；
图5A至5F为本发明的散热型封装结构及其制法第一实施例的示意图；
图6A及6B为本发明的散热型封装结构第二实施例的示意图；
图7为本发明的散热型封装结构第三实施例的示意图；
图8为本发明的散热型封装结构第四实施例的示意图；
图9A至9E为本发明的散热型封装结构及其制法第五实施例的示意图；
图10为本发明的散热型封装结构第六实施例的示意图；
图11为本发明的散热型封装结构第七实施例的示意图；以及
图12A及12B为本发明的散热型封装结构第八实施例的示意图。
主要元件符号说明
10  半导体封装件
11  半导体芯片
12  基板
13  胶片
14  封装胶体
15  模穴
20  半导体芯片
21  散热件
23  基板
24  封装胶体
25  介面层
31  半导体芯片
333 介面层
33  覆接片
34  封装胶体
41  半导体芯片
410 导电凸块
42  芯片承载件
43  介面层
44，44’封装胶体
440 凹槽
441 凹陷结构
45  第一散热件
451 散热部
452 支撑部
450 开孔
46  模具
460 模穴
H，h高度
S   间距
51 半导体芯片
54  封装胶体
56  外加型散热件
61  半导体芯片
62  芯片承载件
64  封装胶体
641 凹陷结构
65  第一散热件
67  焊线
68  材料层
75  第一散热件
750 开孔
755 阶梯结构
81   半导体芯片
82   芯片承载件
83   介面层
84，84’  封装胶体
840  凹槽
841  凹陷结构
85   第一散热件
850  开孔
851  散热部
852  支撑部
86   第二散热件
91   半导体芯片
92   芯片承载件
94   封装胶体
941  凹槽
95   第一散热件
96   第二散热件
97   焊线
98   材料层
101  半导体芯片
102  导线架
102a 导脚
104  封装胶体
105  第一散热件
109  导电凸块
111  半导体芯片
113  介面层
114，114’封装胶体
1141 凹陷结构
116  第二散热件
具体实施方式
以下藉由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点与功效。
第一实施例
参阅图5A至5F，为本发明的散热型封装结构及其制法第一实施例的示意图。
如图5A所示，首先，将半导体芯片41接置并电性连接于芯片承载件42上，且于该半导体芯片41未供接置于该芯片承载件42的表面上形成有介面层43。
该芯片承载板42例如为球栅阵列(BGA)基板或平面栅格阵列(LGA)基板，而该半导体芯片41例如为倒装芯片式半导体芯片，且该倒装芯片式半导体芯片透过多个导电凸块410以将其主动面电性连接至该芯片承载件42。
该介面层43可例如为粘贴于半导体芯片41上的聚酰亚胺(Polyimide)为底材的胶片(P.I.tape)、或涂布于半导体芯片41上的环氧树脂(epoxy)、或形成于半导体芯片41上的如蜡(wax)等有机层，藉以使该介面层43与后续用以包覆该半导体芯片41的封装胶体接合性大于该介面层43与该半导体芯片41的接合性，而于最后得将该介面层自该半导体芯片41上移除。
如图5B所示，于该芯片承载件上接置一第一散热件45，该第一散热件45具有一散热部451、一自该散热部451向下延伸的支撑部452、以及一形成于该散热部451的开孔450，以供该第一散热件45藉由该支撑部452而架撑于该芯片承载件42上，同时使该半导体芯片41容置于该散热部451与该支撑部452所构成的容置空间中，并使该介面层43容置于该散热部451的开孔450；其中该开孔450的尺寸大于半导体芯片41及介面层43尺寸，其相差间距S约为0.05至0.3mm，较佳为0.1mm，另外该第一散热件的散热部高度H大于该介面层的高度h约0.1至0.3mm，较佳为0.15mm。
如图5C及5D所示，进行封装模压作业，将该结合有介面层43、半导体芯片41、第一散热件45及芯片承载件42的结构体置入封装模具46的模穴460中，以填入封装树脂，以后即可移除该封装模具46，以于该芯片承载件42上形成一用以包覆该介面层43、半导体芯片41及第一散热件45的封装胶体44，并使该第一散热件45的散热部451上表面外露出该封装胶体44；其中该第一散热件45的散热部451高度约略高于封装模具46的模穴460的深度0.05至0.1mm，因此该介面层43相对小于该模穴460深度最少约为0.15mm-0.1mm＝0.05mm，因此在进行封装模压作业时，第一散热件45将顶抵于封装模具46的模穴460，并被压缩0.05至0.1mm(因该第一散热件45的散热部451高度约略高于封装模具46的模穴460深度0.05至0.1mm)，而得避免溢胶问题，再者由于该介面层43的高度小于模穴460深度，因此，在封装模具合模后，半导体芯片41不会遭受封装模具46而来的压力，故无裂损之虞，藉以有效提升制成品的良率与可靠性。
如图5E所示，进行切割作业，利用如雷射的切割技术，以沿该介面层43周围切割该形成于介面层43与散热部开孔450间隙中的封装胶体44，藉以形成一凹槽440，其中该切割深度，即该凹槽440的深度至少至该介面层43位置，且以超过介面层43约0.05～0.1mm为佳，另外该凹槽440距离该介面层43宽度可为0～0.1mm，而以0.05mm为佳，此外该凹槽440亦可延伸至该介面层43约至0.1mm，而以0.05mm为佳。另外由于切割作业是沿介面层43边缘进行切割该封装胶体44，因此可避免现有切割刀具直接切割至散热件所产生的毛边问题与刀具耗损问题，进而得以降低切割成本。
如图5F所示，进行移除作业，以移除该介面层43及位于该介面层43上的封装胶体44’部分，而使该封装胶体44对应于该半导体芯片41处形成有一凹陷结构441，进而使该半导体芯片41外露出该封装胶体44，藉以供半导体芯片41良好散热途径。
本发明亦揭露一种散热型封装结构，包括有：芯片承载件42；半导体芯片41，接置并电性连接至该芯片承载件42上；第一散热件45，具有一散热部451、一自该散热部451向下延伸的支撑部452、以及一形成于该散热部的开孔450，以供该第一散热件45藉由该支撑部451而架撑于该芯片承载件42上，同时使该半导体芯片41容置于该散热部451与该支撑部452所构成的容置空间中；以及封装胶体44，形成于该芯片承载件42上，用以包覆该半导体芯片41及第一散热件45，且该封装胶体44对应于该散热部的开孔450位置形成有凹陷结构441，藉以使该半导体芯片41的上表面显露于该封装胶体44，如此即可使该半导体芯片41有效逸散其运作时所产生的热量至外界。
第二实施例
参阅图6A及6B，为本发明的散热型封装结构第二实施例的示意图。如图所示，本实施例的散热型封装结构与前述实施例大致相同，其主要差异在于移除位于半导体芯片51上的介面层及封装胶体后，还于显露出半导体芯片51的封装胶体凹陷结构中，对应于外露出该封装胶体54的半导体芯片51表面上接置有一外加型散热件(External HeatSlug)56，该外加型散热件56可为一般平版状(如图6A所示)或延伸设有多个凹凸结构(如图6B所示)，藉以提供该半导体芯片51良好导热效果
第三实施例
参阅图7，为本发明的散热型封装结构第三实施例的示意图。如图所示，本实施例的封装结构与前述实施例大致相同，其主要差异在于将一引线式半导体芯片61接置于芯片承载件62上，其中该半导体芯片61是以其非主动面而接置于该芯片承载件62，并透过多条焊线67电性连接至该芯片承载件62，且于该半导体芯片61主动面上可接置有如废芯片或散热件的材料层68，以及于该材料层68上设有介面层(未图示)，以于该芯片承载件62上接置第一散热件65及完成封装模压作业后，即可进行切割作业并移除介面层及覆盖于该介面层上的封装胶体，以供形成有凹陷结构641，进而使该如废芯片或散热件的材料层68得以外露出封装胶体64，藉以增加半导体芯片61的散热性。
该材料层68的大小限制在不致干涉至焊线67的范围内，且其厚度须略高于焊线67的线弧的顶点，以令该半导体芯片61所产生的热量藉由该材料层68逸散至大气。
第四实施例
参阅图8，为本发明的散热型封装结构第四实施例的示意图。如图所示，本实施例的封装结构与前述实施例大致相同，其主要差异在于第一散热件75的散热部的开孔750及外缘边缘得设计成阶梯结构755，以可于进行封装模压作业时，控制封装树脂的溢流状况。
第五实施例
参阅图9A至9E，为本发明的散热型封装结构及其制法第五实施例的示意图。
如图9A所示，将半导体芯片81接置并电性连接至芯片承载件82上，同时将一表面附有介面层83的第二散热件86以该散热件86的一侧接置于该半导体芯片81上未供与芯片承载件82接置的表面，其中该第二散热件86的平面尺寸可大于或等于半导体芯片81的平面尺寸。
如图9B所示，于该芯片承载件82上接置一第一散热件85，该第一散热件85具有一散热部851、一自该散热部851向下延伸的支撑部852、以及一形成于该散热部851的开孔850，以供该第一散热件85藉由该支撑部852而架撑于该芯片承载件82上，同时使该半导体芯片81容置于该散热部851与该支撑部852所构成的容置空间中，并使该介面层83容置于该散热部的开孔850；其中该开孔850的尺寸大于介面层83尺寸，且该第一散热件85的散热部851高度大于该介面层83的高度。
如图9C所示，进行封装模压作业，以于该芯片承载件82上形成一用以包覆该半导体芯片81、介面层83、第一散热件85与第二散热件86的封装胶体84，并使该第一散热件85的散热部851外露出该封装胶体84。
如图9D所示，进行切割作业，以沿该介面层83边缘切割该形成于介面层83与散热部开孔850间隙中的封装胶体84，藉以形成一凹槽840。
如图9E所示，进行移除作业，其中由于该介面层83可例如为胶片、环氧树脂、或如蜡(wax)的有机物质，藉以使该介面层83与封装胶体84接合性大于该介面层83与该第二散热件86的接合性，而得于最后将该介面层83及该介面层83上的封装胶体84’移除，以形成一凹陷结构841，进而使该第二散热件86得以外露出封装胶体84，藉以传导出半导体芯片81的热量。
第六实施例
参阅图10，为本发明的散热型封装结构第六实施例的示意图。如图所示，本实施例的散热型封装结构与前述实施例大致相同，其主要差异在于将引线式半导体芯片91透过多条焊线97而电性连接至该芯片承载件92，且于该引线式半导体芯片91的主动面上设一例如废芯片或散热件的材料层98，以及一设于该材料层98上的第二散热件96与介面层(未图示)，以于该芯片承载件92上接置第一散热件95及完成封装模压作业后，即可进行切割作业并移除该介面层及覆盖于该介面层上的封装胶体，以供形成有凹陷结构941，进而使该第二散热件96得以外露出该封装胶体94，藉以增加半导体芯片91的散热性。
第七实施例
参阅图11，为本发明的散热型封装结构第七实施例的示意图。如图所示，本实施例的散热型封装结构与前述实施例大致相同，其主要差异在于本实施例是以例如四方扁平无导脚(QFN)导线架102作为半导体芯片101的芯片承载件，该半导体芯片101以其主动面透过多个导电凸块109而接置于QFN导线架102的导脚102a，以经由该导脚102a而电性连接至外部装置；另于该半导体芯片101的非主动面上还接置有介面层(未图示)，接着在该导线架102上接置第一散热件105，并进行封装模压作业、切割作业及移除作业，藉以移除该半导体芯片101上的介面层及封装胶体，以该半导体芯片101的非作用显露于封装胶体104。
第八实施例
参阅图12A及12B，为本发明的散热型封装结构第八实施例的示意图。
如图12A所示，本实施例的散热型封装结构与前述实施例大致相同，其主要差异在于半导体芯片111上使用与前述不同的介面层113，该介面层113的材质可选择为与半导体芯片111的接合力大于该介面层113与封装胶体114的接合力，例如为金或镍等金属层，以在沿该介面层113周围完成切割作业后，而于移除作业时，得以自该介面层113上移除位于该介面层113上的封装胶体114’，以使该封装胶体114对应于半导体芯片111位置形成一凹陷结构1141，进而使该介面层113外露出封装胶体114，藉以供半导体芯片111产生的热量得以透过该介面层113而逸散至外界。
另外于图12B中显示该半导体芯片111上接置有一附介面层113的第二散热件116，其中该介面层113的材质可选择为与第二散热件116的接合力大于该介面层113与封装胶体114的接合力，例如为金或镍等金属层，以在沿该介面层113周围完成切割作业后，而于移除作业时，得以自该介面层113上移除位于该介面层113上的封装胶体114’，以使该封装胶体114对应于半导体芯片11 1位置形成一凹陷结构1141，进而使该介面层113外露出封装胶体114，藉以供半导体芯片111产生的热量得以透过该第二散热件116及介面层113而逸散至外界。
因此，本发明的散热型封装结构及其制法主要是将半导体芯片接着并电性连接至芯片承载件，且于该半导体芯片上形成有一介面层或一附有介面层的第二散热件，再于该芯片承载件上接置一具散热部及支撑部的第一散热件，且该散热部形成有对应于半导体芯片的开孔，接着再形成一用以包覆该半导体芯片、介面层或附有介面层的第二散热件、以及该第一散热件的封装胶体，其中该封装胶体的顶面与该介面层顶面得保有一间隔高度以形成覆盖该介面层的封装胶体，藉以避免现有封装模具抵压于半导体芯片所产生的压损问题，接着沿该介面层边缘进行切割该封装胶体，之后再移除该介面层上多余的封装胶体，因此亦无溢胶问题，其中该介面层可连同多余封装胶体一起移除或遗留下来，以供半导体芯片进行散热，藉以避免现有研磨封装封胶而外露出半导体芯片时造成的芯片裂损及成本增加问题，再者由于切割刀具是沿介面层边缘切割该封装胶体，因此可避免现有切割刀具直接切割至散热件所产生的毛边问题与刀具耗损问题，进而得以降低切割成本。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。尤其应特别注意的是该芯片承载件的选择，以及芯片与芯片承载件的电性连接方式的采用，任何本领域技术人员均可在不违背本发明的精神及范围下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围应如所附的权利要求所列。

Claims (28)

1.一种散热型封装结构制法，包括：
将半导体芯片接置并电性连接于芯片承载件上，且于该半导体芯片未供接置于该芯片承载件的表面上形成有介面层；
于该芯片承载件上接置一第一散热件，该第一散热件具有一散热部、一自该散热部向下延伸的支撑部、以及一形成于该散热部的开孔，以供该第一散热件藉由该支撑部而架撑于该芯片承载件上，同时使该半导体芯片容置于该散热部与该支撑部所构成的容置空间中，并使该介面层容置于该散热部的开孔；
进行封装模压作业，以于该芯片承载件上形成一用以包覆该半导体芯片、介面层及第一散热件的封装胶体，并使该第一散热件的散热部上表面外露出该封装胶体；
进行切割作业，以沿该介面层周围切割该封装胶体，其中该切割深度至少至该介面层位置；以及
进行移除作业，以移除位于该介面层上的封装胶体。
2.根据权利要求1所述的散热型封装结构制法，其中，该芯片承载件为基板及导线架的其中一者，且该半导体芯片可以倒装芯片及引线的其中一方式而电性连接至该芯片承载件，其中于采用倒装芯片方式电性连接该半导体芯片与芯片承载件时，可直接将介面层接置于该半导体芯片的非主动面，相对于采用引线方式电性连接该半导体芯片与芯片承载件时，可先于该半导体芯片主动面上接置一材料层后，再于该材料层上接置该介面层，且该材料层为废芯片及散热件的其中一者。
3.根据权利要求2所述的散热型封装结构制法，其中，该材料层得外露出该封装胶体，藉以增加半导体芯片的散热性。
4.根据权利要求1所述的散热型封装结构制法，其中，该介面层的材质可选择为与封装胶体的接合力大于该介面层与芯片的接合力，以于移除作业时，同时移除该介面层与位于该介面层上的封装胶体，藉以外露出该半导体芯片的表面，其中该介面层为胶片、环氧树脂及有机层的其中一者。
5.根据权利要求1所述的散热型封装结构制法，其中，该介面层的材质可选择为与半导体芯片的接合力大于该介面层与封装胶体的接合力，以于移除作业时，自该介面层上移除封装胶体而外露出该介面层，其中该介面层为金属层。
6.根据权利要求1所述的散热型封装结构制法，其中，该第一散热件的散热部高度大于该介面层高度约为0.1至0.3mm，其中以0.15mm较佳。
7.根据权利要求1所述的散热型封装结构制法，其中，该封装模压作业是将结合有介面层、半导体芯片、第一散热件及芯片承载件的结构体置入封装模具的模穴中，以填入封装树脂，进而形成封装胶体，其中该第一散热件的散热部高度约略高于封装模具的模穴深度0.05至0.1mm，相对该介面层小于该模穴深度，因此该第一散热件将顶抵于封装模具的模穴，并被压缩0.05至0.1mm。
8.根据权利要求1所述的散热型封装结构制法，其中，该切割作业是沿该介面层周围切割该封装胶体，藉以形成一凹槽，其中该凹槽的深度至少至该介面层位置，且以超过介面层约0.05至0.1mm为佳。
9.根据权利要求1所述的散热型封装结构制法，其中，该切割作业是沿该介面层周围切割该封装胶体，藉以形成一凹槽，其中该凹槽距离该介面层宽度小于0.1mm，且以0.05mm为佳。
10.根据权利要求1所述的散热型封装结构制法，其中，该切割作业是沿该介面层周围切割该封装胶体，藉以形成一凹槽，其中该凹槽可延伸至该介面层至小于0.1mm，且以0.05mm为佳。
11.根据权利要求1所述的散热型封装结构制法，其中，该开孔的尺寸大于介面层尺寸，其相差间距约为0.05至0.3mm，较佳为0.1mm。
12.一种散热型封装结构制法，包括：
将半导体芯片接置并电性连接至芯片承载件上，同时将一表面附有介面层的第二散热件以该第二散热件的一侧接置于该半导体芯片上未与芯片承载件接置的表面；
于该芯片承载件上接置一第一散热件，该第一散热件具有一散热部、一自该散热部向下延伸的支撑部、以及一形成于该散热部的开孔，以供该第一散热件藉由该支撑部而架撑于该芯片承载件上，同时使该半导体芯片容置于该散热部与该支撑部所构成的容置空间中，并使该介面层容置于该散热部的开孔；
进行封装模压作业，以于该芯片承载件上形成一用以包覆该半导体芯片、介面层及该第一、第二散热件的封装胶体，并使该第一散热件的散热部上表面外露出该封装胶体；
进行切割作业，以沿该介面层周围切割该封装胶体，其中该切割深度至少至该介面层位置；以及
进行移除作业，以移除位于该介面层上的封装胶体。
13.根据权利要求12所述的散热型封装结构制法，其中，该芯片承载件为基板及导线架的其中一者，且该半导体芯片可以倒装芯片及引线的其中一方式而电性连接至该芯片承载件，其中于采用倒装芯片方式电性连接该半导体芯片与芯片承载件时，可直接将该附有介面层的第二散热件接置于该半导体芯片的非主动面，相对于采用引线方式电性连接该半导体芯片与芯片承载件时，可先于该半导体芯片主动面上接置一材料层后，再于该材料层上接置该附有介面层的第二散热件，而该材料层为废芯片及散热件的其中一者。
14.根据权利要求12所述的散热型封装结构制法，其中，该介面层的材质可选择为与封装胶体的接合力大于该介面层与第二散热件的接合力，以于移除作业时，同时移除该介面层与位于该介面层上的封装胶体，藉以外露出该第二散热件的表面，其中该介面层为胶片、环氧树脂及有机层的其中一者。
15.根据权利要求12所述的散热型封装结构制法，其中，该介面层的材质可选择为与第二散热件的接合力大于该介面层与封装胶体的接合力，以于移除作业时，自该介面层上移除封装胶体而外露出该介面层，其中该介面层为金属层。
16.根据权利要求12所述的散热型封装结构制法，其中，该第一散热件的散热部高度大于该介面层高度约为0.1至0.3mm，其中以0.15mm较佳。
17.根据权利要求12所述的散热型封装结构制法，其中，该封装模压作业是将结合有介面层、半导体芯片、第一散热件、第二散热件及芯片承载件的结构体置入封装模具的模穴中，以填入封装树脂，进而形成封装胶体，其中该第一散热件的散热部高度约略高于封装模具的模穴的深度0.05至0.1mm，相对该介面层小于该模穴深度，因此该第一散热件将顶抵于封装模具的模穴，并被压缩0.05至0.1mm。
18.根据权利要求12所述的散热型封装结构制法，其中，该切割作业是沿该介面层周围切割该封装胶体，藉以形成一凹槽，其中该凹槽的深度至少至该介面层位置，且以超过介面层约0.05至0.1mm为佳。
19.根据权利要求12所述的散热型封装结构制法，其中，该切割作业是沿该介面层周围切割该封装胶体，藉以形成一凹槽，其中该凹槽距离该介面层宽度小于0.1mm，且以0.05mm为佳。
20.根据权利要求12所述的散热型封装结构制法，其中，该切割作业是沿该介面层周围切割该封装胶体，藉以形成一凹槽，其中该凹槽可延伸至该介面层至小于0.1mm，且以0.05mm为佳。
21.根据权利要求12所述的散热型封装结构制法，其中，该开孔的尺寸大于介面层尺寸，其相差间距约为0.05至0.3mm，较佳为0.1mm。
22.一种散热型封装结构，包括：
芯片承载件；
半导体芯片，接置并电性连接至该芯片承载件上；
第一散热件，具有一散热部、一自该散热部向下延伸的支撑部、以及一形成于该散热部的开孔，以供该第一散热件藉由该支撑部而架撑于该芯片承载件上，同时使该半导体芯片容置于该散热部与该支撑部所构成的容置空间中；以及
封装胶体，形成于该芯片承载件上，用以包覆该半导体芯片及第一散热件，且该封装胶体对应于该散热部的开孔位置形成有凹陷结构，藉以使该半导体芯片的上表面显露于该封装胶体。
23.根据权利要求22所述的散热型封装结构，其中，该显露于封装胶体的半导体芯片上还可设有介面层，该介面层为金属层。
24.根据权利要求22所述的散热型封装结构，其中，该显露于封装胶体的半导体芯片上还可设有外加型散热件。
25.根据权利要求22所述的散热型封装结构，其中，该显露于封装胶体的半导体芯片上还可设有材料层，该材料层为废芯片及散热件的其中一者。
26.一种散热型封装结构，包括：
芯片承载件；
半导体芯片，接置并电性连接至该芯片承载件上；
第二散热件，接置于该半导体芯片上；
第一散热件，具有一散热部、一自该散热部向下延伸的支撑部、以及一形成于该散热部的开孔，以供该第一散热件藉由该支撑部而架撑于该芯片承载件上，同时使该半导体芯片及第二散热件容置于该散热部与该支撑部所构成的容置空间中；以及
封装胶体，形成于该芯片承载件上，用以包覆该半导体芯片、第一散热件及第二散热件，且该封装胶体对应于该第二散热件位置形成有凹陷结构，藉以至少使该第二散热件的上表面显露于该封装胶体。
27.根据权利要求26所述的散热型封装结构，其中，该显露于封装胶体的第二散热件上还可设有介面层，该介面层为金属层。
28.根据权利要求26所述的散热型封装结构，其中，该第二散热件与半导体芯片间还设有材料层，该材料层为废芯片及散热件的其中一者。
CNA2006101005309A 2006-07-03 2006-07-03 散热型封装结构及其制法 Pending CN101101880A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2006101005309A CN101101880A (zh) 2006-07-03 2006-07-03 散热型封装结构及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2006101005309A CN101101880A (zh) 2006-07-03 2006-07-03 散热型封装结构及其制法

Publications (1)

Publication Number Publication Date
CN101101880A true CN101101880A (zh) 2008-01-09

Family

ID=39036076

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101005309A Pending CN101101880A (zh) 2006-07-03 2006-07-03 散热型封装结构及其制法

Country Status (1)

Country Link
CN (1) CN101101880A (zh)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102064139A (zh) * 2009-11-18 2011-05-18 南亚科技股份有限公司 半导体封装结构
CN101635284B (zh) * 2008-07-24 2011-08-03 环旭电子股份有限公司 晶片封装结构
CN102254878A (zh) * 2010-05-19 2011-11-23 三菱电机株式会社 半导体装置
CN102412219A (zh) * 2010-09-22 2012-04-11 星科金朋有限公司 具有主动表面热移除的集成电路封装系统及其制造方法
CN105097727A (zh) * 2015-06-23 2015-11-25 苏州日月新半导体有限公司 半导体封装结构及其封装方法
CN106024652A (zh) * 2016-07-29 2016-10-12 广东美的制冷设备有限公司 一种智能功率模块及其制造方法
CN106024651A (zh) * 2016-07-29 2016-10-12 广东美的制冷设备有限公司 一种智能功率模块及其制造方法
CN106067450A (zh) * 2016-07-29 2016-11-02 广东美的制冷设备有限公司 一种智能功率模块及其制造方法
CN106098652A (zh) * 2016-08-19 2016-11-09 广东美的制冷设备有限公司 一种智能功率模块及其制造方法
CN106098650A (zh) * 2016-07-29 2016-11-09 广东美的制冷设备有限公司 一种智能功率模块及其制造方法
CN106158801A (zh) * 2016-07-29 2016-11-23 广东美的制冷设备有限公司 一种智能功率模块及其制造方法
CN106298549A (zh) * 2015-06-29 2017-01-04 台湾积体电路制造股份有限公司 倒装芯片封装
CN106298698A (zh) * 2016-08-31 2017-01-04 广东美的制冷设备有限公司 一种智能功率模块及其制造方法
CN107785335A (zh) * 2016-08-26 2018-03-09 三星电机株式会社 半导体封装件
CN107968084A (zh) * 2012-10-19 2018-04-27 英飞凌科技股份有限公司 具有集成天线的半导体封装及其形成方法
CN109346442A (zh) * 2018-10-10 2019-02-15 唐燕 一种易于散热的芯片封装结构及其封装方法
CN110446369A (zh) * 2019-07-23 2019-11-12 中国科学技术大学 键合结构、键合方法及包含该键合结构的封装盒体
CN110446368A (zh) * 2019-07-23 2019-11-12 中国科学技术大学 键合结构、键合方法及包含该键合结构的封装盒体
CN111584369A (zh) * 2014-06-24 2020-08-25 美格纳半导体有限公司 散热半导体芯片封装件及其制造方法
CN112259463A (zh) * 2020-09-04 2021-01-22 深圳市安捷芯源半导体有限公司 扇出芯片的封装方法及扇出芯片封装结构
WO2022067589A1 (zh) * 2020-09-29 2022-04-07 华为技术有限公司 一种芯片封装和电子设备

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101635284B (zh) * 2008-07-24 2011-08-03 环旭电子股份有限公司 晶片封装结构
CN102064139A (zh) * 2009-11-18 2011-05-18 南亚科技股份有限公司 半导体封装结构
CN102254878A (zh) * 2010-05-19 2011-11-23 三菱电机株式会社 半导体装置
CN102254878B (zh) * 2010-05-19 2015-01-14 三菱电机株式会社 半导体装置
CN102412219A (zh) * 2010-09-22 2012-04-11 星科金朋有限公司 具有主动表面热移除的集成电路封装系统及其制造方法
CN107968084A (zh) * 2012-10-19 2018-04-27 英飞凌科技股份有限公司 具有集成天线的半导体封装及其形成方法
CN111584369A (zh) * 2014-06-24 2020-08-25 美格纳半导体有限公司 散热半导体芯片封装件及其制造方法
CN105097727A (zh) * 2015-06-23 2015-11-25 苏州日月新半导体有限公司 半导体封装结构及其封装方法
CN106298549A (zh) * 2015-06-29 2017-01-04 台湾积体电路制造股份有限公司 倒装芯片封装
CN106024651A (zh) * 2016-07-29 2016-10-12 广东美的制冷设备有限公司 一种智能功率模块及其制造方法
CN106098650A (zh) * 2016-07-29 2016-11-09 广东美的制冷设备有限公司 一种智能功率模块及其制造方法
CN106158801A (zh) * 2016-07-29 2016-11-23 广东美的制冷设备有限公司 一种智能功率模块及其制造方法
CN106024652A (zh) * 2016-07-29 2016-10-12 广东美的制冷设备有限公司 一种智能功率模块及其制造方法
CN106067450A (zh) * 2016-07-29 2016-11-02 广东美的制冷设备有限公司 一种智能功率模块及其制造方法
CN106098652A (zh) * 2016-08-19 2016-11-09 广东美的制冷设备有限公司 一种智能功率模块及其制造方法
CN107785335A (zh) * 2016-08-26 2018-03-09 三星电机株式会社 半导体封装件
CN107785335B (zh) * 2016-08-26 2020-05-12 三星电机株式会社 半导体封装件
CN106298698A (zh) * 2016-08-31 2017-01-04 广东美的制冷设备有限公司 一种智能功率模块及其制造方法
CN109346442A (zh) * 2018-10-10 2019-02-15 唐燕 一种易于散热的芯片封装结构及其封装方法
CN110446369A (zh) * 2019-07-23 2019-11-12 中国科学技术大学 键合结构、键合方法及包含该键合结构的封装盒体
CN110446368A (zh) * 2019-07-23 2019-11-12 中国科学技术大学 键合结构、键合方法及包含该键合结构的封装盒体
CN112259463A (zh) * 2020-09-04 2021-01-22 深圳市安捷芯源半导体有限公司 扇出芯片的封装方法及扇出芯片封装结构
WO2022067589A1 (zh) * 2020-09-29 2022-04-07 华为技术有限公司 一种芯片封装和电子设备

Similar Documents

Publication Publication Date Title
CN101101880A (zh) 散热型封装结构及其制法
US9640469B2 (en) Matrix lid heatspreader for flip chip package
TW498516B (en) Manufacturing method for semiconductor package with heat sink
US7164210B2 (en) Semiconductor package with heat sink and method for fabricating same
CN100438719C (zh) 混合集成电路装置及其制造方法
CN101101881A (zh) 散热型封装结构及其制法
CN102064118B (zh) 半导体封装件的制造方法及制造其的封装模具
US11735435B2 (en) Quad flat no lead package and method of making
CN102054714B (zh) 封装结构的制法
CN100495668C (zh) 用于制作露出焊盘的球网格阵列封装的方法
CN101562138B (zh) 半导体封装件制法
TWI658518B (zh) 電路零件的製造方法及電路零件
CN101114624A (zh) 散热型半导体封装件及其散热结构
TW201448163A (zh) 半導體封裝件及其製法
CN1855450A (zh) 高散热性的半导体封装件及其制法
CN101335216A (zh) 散热型封装结构及其制法
CN101207044A (zh) 散热型半导体封装件及其制法
CN101584044B (zh) 集成电路封装体和用于在集成电路封装体中散热的方法
CN101110370A (zh) 散热型封装结构及其制法
CN100411121C (zh) 散热型封装结构及其制法
CN100446200C (zh) 散热型封装结构及其制法
TW200805600A (en) Heat-dissipating package structure and fabrication method thereof
US20160197030A1 (en) Integrated circuit (ic) package with thick die pad, and associated methods
CN101221909A (zh) 散热型封装件的制法及其所应用的散热结构
KR20060132428A (ko) 패키지 디바이스 제조시 몰딩 화합물의 넘침을 방지하는방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned