CN100411121C - 散热型封装结构及其制法 - Google Patents

散热型封装结构及其制法 Download PDF

Info

Publication number
CN100411121C
CN100411121C CNB2004100914080A CN200410091408A CN100411121C CN 100411121 C CN100411121 C CN 100411121C CN B2004100914080 A CNB2004100914080 A CN B2004100914080A CN 200410091408 A CN200410091408 A CN 200410091408A CN 100411121 C CN100411121 C CN 100411121C
Authority
CN
China
Prior art keywords
fin
chip
interface layer
heat
packing colloid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2004100914080A
Other languages
English (en)
Other versions
CN1779931A (zh
Inventor
黄建屏
萧承旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to CNB2004100914080A priority Critical patent/CN100411121C/zh
Publication of CN1779931A publication Critical patent/CN1779931A/zh
Application granted granted Critical
Publication of CN100411121C publication Critical patent/CN100411121C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明是一种散热型封装结构及其制法，该散热型封装结构包括芯片载体；接置并电性连接至该芯片载体的半导体芯片；形成在该芯片载体上，用于包覆该半导体芯片的封装胶体，使该芯片的非主动面显露在封装胶体以及接置在封装胶体上的具有镂空结构的散热片，供该芯片收纳在该镂空结构中，使该芯片非主动面同时完全显露在该散热片的镂空结构，令芯片产生的热量直接逸散至外界；本发明使散热片与芯片可直接接合以提高散热效率，不会在模压工艺中造成芯片的裂损与溢胶，提高了成品的优良率，还避免粘着材料残留在半导体封装件表面，同时简化工艺、减少封装的耗时，降低成本以及提高优良率。

Description

散热型封装结构及其制法
技术领域
本发明是关于一种半导体封装件及其制法，特别是关于一种具有散热件的球栅阵列(BGA)封装结构及其制作方法。
背景技术
球栅阵列(Ball Grid Array，BGA)是一种先进的半导体芯片封装技术，它采用一基板安置半导体芯片，并在该基板背面植置多个成阵列排列的焊球(Solder Ball)，使相同单位面积的半导体芯片载体上可以容纳更多的输入/输出连接端(I/O Connection)，适应高度集成(Integration)的半导体芯片的需要。通过这些焊球将整个封装单元焊接及电性连接至外部的印刷电路板。
高度集成化的半导体芯片运行时，会产生大量的热量，同时由于包覆半导体芯片的封装胶体是一种导热系数仅0.8w/m-k的不良传热树脂，使得热量的逸散效果不好，会影响半导体芯片的性能及使用寿命。
因此，为提高BGA半导体封装件的散热效率，在封装件中增设散热结构的想法就应运而生。
请参阅图1所示，它是美国专利第5,726,079号揭示的半导体封装件。这种现有的半导体封装件1是在芯片10上直接粘设有散热片11，外露出包覆该芯片10的封装胶体12的该散热片11顶面110直接与大气接触，将芯片10产生的热量传递至散热片11进而逸散至大气中，不需要经过导热性差的封装胶体12。
然而，这种半导体封装件1在制造上存在若干缺点。首先，该散热片11与芯片10粘接后，置入封装模具的模穴中在进行该封装胶体12的模压作业(Molding)时，该散热片11的顶面110必须顶抵到模穴的顶壁。若该散热片11的顶面110未能有效地顶抵到模穴的顶壁，在两者之间形成间隙时，在进行封装时，就会溢胶在散热片11的顶面110上，一旦散热片11的顶面110上形成有溢胶，除了会影响该散热片11的散热效率，还会影响制成品的外观，所以往往要进行去胶(Deflash)的处理；然而，去胶处理不但耗时，增加封装成本，有时也会导致制成品的受损。此外，若散热片11顶抵住模穴顶壁的力量过大，往往会使质脆的芯片10因过度的压力而裂损。
也就是若散热片11的顶面110至基板13上表面的距离大于模压作业时的模穴深度，在模具合模后，模具会压迫散热片11，导致与散热片11直接粘接的芯片10被散热片11压裂；反之，若散热片11的顶面110至基板13上表面的距离小于模穴的深度，则封装胶体会溢胶在散热片11的顶面110上，溢胶的形成除了影响制成品的外观外，还会减少散热片11顶面110外露在大气中的面积，使散热效果变差，所以往往要进行额外的清除程序，去除散热片11顶面110上的溢胶。然而，清除程序的进行会增加整体封装工艺的复杂度，还会导致成本的提高。
此外，为了使散热片11顶面110至基板13上表面的距离能恰好等于模具模穴的深度，散热片11与芯片10的粘接、芯片10与基板13的粘接以及散热片11的厚度必须精确控制与制作，这又进一步增加封装成本并提高工艺的复杂程度，所以实施有一定的难性。
再有，由于散热片11与芯片10粘接后的高度要进行精确控制才能避免上述问题的发生，因此该半导体封装件1的封装即无法以批次(Batch-type)方式粘接晶片10与散热片11；也就是，散热片11必须与对应的芯片10逐一粘接，增加了整体封装工艺的复杂性与所需的时程，所以不利封装成本的降低与封装效率的提高。
此外，该半导体封装件1的散热效率与其使用的散热片11外露的顶面110的面积成正比，也就是，在半导体封装件1大小不变的情况下，散热片11与封装件的面积相同时才具有最大的外露面积，使散热片11能提供最大的散热效率。然而，将散热片的面积扩大至与封装件相等时，表示散热片的大小也必须与封装模具模穴的边壁切齐或嵌接，若散热片制作精度不够，若散热片过大，使散热片无法顺利置入模穴中，若散热片过小，其顶面及侧面容易形成溢胶。所以，在实施上具有相当的难度。
请参阅图2A至图2C以及图3所示，为克服上述现有技术的缺点，美国专利第6,458,626及6,444,498号案(专利权人与本申请案的申请人相同)是一种将散热片直接粘置在芯片上，不会产生压损芯片或在散热片外露表面形成溢胶的半导体封装件。该半导体封装件在散热片21外露在大气中的表面上形成与封装胶体24间粘接性较差或与散热片21间粘接性差的材料层25，再将该散热片21直接粘置在接置在基板23的芯片20上，继而进行模压工艺，将封装胶体24完全包覆该散热片21及芯片20，并使封装胶体24覆盖在散热片21的材料层25上(如图2A所示)，如此，模压工艺使用的模具模穴的深度大于芯片20与散热片21的厚度之和，所以在模具合模后，模具不会触及散热片21，使芯片20不会受压导致裂损；接着，进行切单(Singulation)程序(如图2B所示)，将散热片21上方的封装胶体24去除，其中当形成在散热片21上的材料层25(例如是镀金层)与散热片21之间的粘接性，大于它与封装胶体24之间的粘接性时，将封装胶体24剥除后，该材料层25仍会存留在散热片21上，但因材料层25与封装胶体24间的粘接性差，封装胶体24不致残留在散热片21上(如图2C所示)，所以就没有溢胶的问题。相对地，当形成在散热片21上的材料层25(例如是聚酰亚胺树脂制成的胶粘片)与散热片21之间的粘接性，小于它与封装胶体24间的粘接性时，将封装胶体24剥除后，该材料层25会粘附在封装胶体24上，随着封装胶体24剥离而被去除(如图3所示)，所以该散热片21上不会形成溢胶。
但是上述半导体封装件中，为使该散热片21有效接着在半导体芯片20上，在该半导体芯片20与散热片21之间必须填充有粘着层26，为了增加芯片20的散热性通常采用导热胶(Thermal Grease)粘着该芯片与散热片，其中虽然该导热胶的导热系数(约3w/m-k)比封装胶体(约0.8w/m-k)高，然而相对于铜质散热片的导热系数约400w/m-k而言，该导热胶的导热系数仍明显偏小，因此芯片运行时产生的热量，还需要经由该导热系数较小的导热胶传递到散热片后，再释放到大气中，如此会增加热阻，不利于散热。
另外，请参阅图4A至图4C，美国专利第6,699,731号案(专利权人与本申请案的申请人相同)是一种裸晶式半导体装件，它是在接置基板43的芯片40上，通过胶片42接着一模块板41，继而进行模压工艺，封装胶体44完全包覆该模块片41及芯片40(如图4A所示)；之后，进行切单(Singulation)程序(如图4B所示)，并将该芯片40上的胶片42、模块板41及其上方的封装胶体44去除，形成裸晶式半导体封装件，使该芯片40运行时产生的热量能够直接逸散至大气。
但是实际操作上述半导体装件工艺中，先前暂时接置在该芯片40上的胶片42在撕除时，容易使胶片42的粘着材料残留在封装胶体44上，不仅影响封装成品的外观，同时需要进行额外的清除作业，增加整体封装工艺的复杂度与成本。
发明内容
为克服上述现有技术的缺点，本发明的主要目的在于提供一种散热型封装结构及其制法，使散热片与芯片可直接接合以提高散热效率，且不会在模压工艺中造成芯片的裂损与溢胶问题，进而提高制成品的优良率。
本发明的另一目的在于提供一种散热型封装结构及其制法，使芯片的非主动面直接、全部显露在外界，提高散热效率。
本发明的再一目的在于提供一种散热型封装结构及其制法，芯片与散热片接着时不会受限于粘着材料的设置，避免粘着材料影响芯片散热效率。
本发明的又一目的在于提供一种散热型封装结构及其制法，粘着材料不会残留在半导体封装件表面，避免残留的粘着材料影响外观及增加移除步骤及成本。
本发明的又一目的在于提供一种散热型封装结构及其制法，使整合有散热片与芯片的半导体封装件能够以批次的方式完成，从而简化工艺、减少封装的耗时以及降低成本。
本发明的又一目的在提供一种散热型封装结构及其制法，使散热片与芯片粘接的作业没有高度控制的顾虑，从而可降低封装成本及提高优良率。
为达上述及其它目的，本发明的散热型封装结构制法包括：将半导体芯片的主动面接置并电性连接在芯片载体上，另在一接口层上接置具有镂空结构的散热片，且该镂空结构对应于芯片位置，将该附有散热片的接口层接置在该半导体芯片的非主动面上，并使该半导体芯片能够收纳在该镂空结构中；进行封装模压工艺，利用封装胶体完整包覆住位于该芯片载体上的半导体芯片及该附有接口层的散热片；进行切割工艺，去除完成封装模压工艺后封装组件四周非电性作用部分，显露出该散热片侧边；以及移除该接口层及位于该接口层上的封装胶体，外露出该散热片，并使该半导体芯片非主动面完全显露在该散热片的镂空结构中。
本发明的散热型封装结构还有另一种制法，该制法包括：准备一矩阵式芯片载体模块片，该芯片载体模块片由多个呈阵列方式排列的芯片载体构成；在该芯片载体的每个预设位置处分别接置至少一个芯片，并使该芯片电性连接至该芯片载体；另在一接口层上接置具有镂空结构的散热片，将该附有散热片的接口层接置在该半导体芯片的非主动面上，并使该半导体芯片收纳在该镂空结构中；形成封装胶体，包覆该附有散热片的接口层及该芯片；进行切单作业，形成个别半导体封装件的半成品；以及去除形成在该接口层上的封装胶体及该接口层。
另外，还可在该散热片上通过一导热的粘着层接置散热结构，并使该散热结构延伸接触到显露在该散热片镂空结构的芯片上，由该散热结构逸散芯片运行时产生的热量。其中，该半导体芯片的尺寸小于该散热片的镂空结构尺寸，使该半导体芯片收纳在该镂空结构中。
在本发明的工艺中，该芯片载体可采用基板或导线架形式，且半导体芯片可以倒装片或打线方式电性连接至该芯片载体。此外，该封装结构制法可采用批次方式工艺，通过将多半导体芯片接置在一矩阵式芯片载体模块片上，再接置具有接口层的散热片及进行封装工艺后，即可利用切单形成多个整合有散热片的封装结构，以利于大量制造生产。
本发明提供的一种散热型封装结构包括：芯片载体；具有主动面及相对非主动面的半导体芯片，其主动面接置并电性连接至该芯片载体上；封装胶体，形成在该芯片载体上，用于包覆该半导体芯片，使该芯片的非主动面显露于封装胶体；以及具有镂空结构的散热片，接置在封装胶体上，供该芯片收纳在该镂空结构中，使该芯片非主动面同时完全显露在该散热片的镂空结构。
其中该散热片的镂空结构可以是任意形状，使该半导体芯片能够收纳在该镂空结构中，另外该散热片与封装胶体接触部分可形成表面凹凸的不平整结构及/或进行黑化处理，增加散热片与封装胶体间的接着力。
在本发明的较佳实施例中，该芯片载体是球栅阵列(BGA)基板，且在该基板上开设有至少一个开孔，供焊线通过该开孔电性连接该基板与芯片，该基板位于芯片下方的表面上植接有多个焊球，作为芯片与外界装置电性连接的介质。
本发明的另一实施例中，该芯片载体是倒装片式(Flip Chip)基板，也就是基板的上表面具有多个成阵列方式排列的焊垫，供电性连接芯片与基板的多个导电凸块连接，同时，该基板的下表面上则植接有多个焊球，供芯片与外界装置电性连接。
本发明的又一实施例中，该芯片载体是QFN导线架，将半导体芯片以倒装片方式接置并电性连接至该QFN导线架的管脚上，供后续经由该管脚电性连接至外部装置。
因此，本发明的散热型封装结构及其制法主要是将芯片的主动面接着并电性连接至芯片载体，另将具有镂空结构的散热片与接口层相互接着，使该接口层封闭住该散热片镂空结构的一侧，而后将附有散热片的接口层粘着在该芯片的非主动面上，且该芯片的尺寸小于该散热片的镂空结构的尺寸，使该芯片收纳在该镂空结构中，供后续该芯片非主动面完全显露在该镂空结构，避免芯片与散热片间粘着层的热阻影响，同时增加芯片直接与大气接触的面积，增加散热效率，接着即可进行模压工艺，利用封装胶体完整包覆住位于该芯片载体上的半导体芯片及接着有接口层的散热片，再进行切割工艺，去除先前进行封装工艺时封装组件四周非电性作用部分，接着移除该散热片上的封装胶体，通过该接口层与封装胶体的接着力大于其与散热片间的接着力及其与芯片非主动面间的接着力，因此可同时移除该接口层及该接口层上的封装胶体，不会使接口层残留在散热件及芯片非主动面上，直接外露出该散热片并使该半导体芯片非主动面显露在该散热片的镂空结构，如此可增加芯片直接与大气接触的面积，增加了散热效率。此外，本发明的封装件是以批次方式完成的，可简化工艺，减少封装的耗时以及降低成本，且不会在模压工艺中造成芯片裂损或溢胶问题，芯片与散热片接着时不会受限于粘着材料的设置，避免粘着材料影响芯片散热效率；同时粘着材料不会残留在半导体封装件表面，避免残留的粘着材料影响外观及增加移除步骤及成本，散热片与芯片粘接的作业没有高度控制的顾虑，所以可降低封装成本及提高优良率。
附图说明
图1是美国专利第5,726,079号的半导体封装件剖面示意图；
图2A至图2C是美国专利第6,458,626号的半导体封装件剖面示意图；
图3是美国专利第6,444,498号的半导体封装件剖面示意图；
图4A至图4C是美国专利第6,699,731号的半导体封装件剖面示意图；
图5A至图5G是本发明的散热型封装结构制法实施例1的剖面示意图；
图6A是本发明实施例1的散热型封装结构中强化散热片与封装胶体接合的剖面示意图；
图6B是本发明实施例1的散热型封装结构中在散热片上增设散热结构的剖面示意图；
图7A至图7G是本发明的散热型封装结构制法实施例2的剖面示意图；
图8A是本发明实施例2的散热型封装结构中强化散热片与封装胶体接合的剖面示意图；
图8B是本发明实施例2的散热型封装结构中在散热片上增设散热结构的剖面示意图；以及
图9A及图9B是应用本发明的散热型封装结构制法所形成的实施例3的封装结构。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式。
实施例1
请参阅图5A至图5H，它是本发明的散热型封装结构制法实施例1的制造流程示意图。
如图5A所示，首先，提供一矩阵式基板模块片50A，该基板模块片50A由多个基板单元50以阵列方式排列构成。该基板单元50各具有一上表面500、一下表面501，并开设有一贯穿的开孔502。其中该基板单元50除了以阵列方式排列外，也可以直线方式排列，且如工艺条件许可也可采用单颗基板单元方式进行。
如图5B所示，在各基板单元50的上表面500上预设位置处，通过例如银胶的粘着层55将芯片51的主动面51a接置其上，并使该芯片51封闭住该开孔502的一端，再以多条金线52通经该开孔502，分别焊接至该芯片51的主动面51a及基板单元50的下表面501上，使该芯片51电线连接至该基板单元50。该引线键合工艺(Wire Bonding)与现有技术相同，故在此不赘述。
如图5C所示，另在例如是胶片的接口层54上接置具有镂空结构530的散热片53，该散热片53的镂空结构530位置对应于芯片51位置，且该散热片53镂空结构530的尺寸大于半导体芯片51的尺寸，将该附有接口层54的散热片53通过该接口层54，粘着在该半导体芯片51非主动面51b上，且使该半导体芯片收纳在该镂空结构530中，供后续该芯片51非主动面51b完全显露在该镂空结构530，避免在芯片51与散热片53间设置粘着层所产生的热阻影响，同时增加芯片51直接与大气接触的面积，增加了散热效率。
该散热片53可由铜、铝、铜合金或铝合金等金属材料制成，且其镂空结构530可以是任意形状，只需能够收纳该半导体芯片51，另外该散热片53的大小必须能够完全遮覆住通过芯片51与其相接的基板单元50，也就是该散热片53的侧边要延伸出任何一个位于外侧基板单元50的侧边503(如图5A中虚线所示)。
该接口层54可例如是以聚酰亚胺(Polyimide)为底材的胶片(P.I.tape)，或以金属(如铜、铝)为底材的金属贴片，或以高耐热有机材(如FR4、BT)为底材的贴片，或以高耐热纸材为底材的纸贴片，其中，该接口层54与包覆芯片51用的封装胶体间的粘接性，需大于散热片53顶面与该接口层54间的粘接性及芯片非主动面51b与该接口层54间的粘接性，且使该接口层54与散热片53间的粘接性，小于该散热片53与封装胶体间的粘接性。
如图5D所示，将该结合有接口层54、具有镂空结构530的散热片53、芯片51及基板模块片50A的结构体置入封装模具的模穴(未标出)中，进行模压作业，形成包覆该附有接口层54的散热片53、芯片51及金线52的封装胶体57。由于该结构体的高度使散热片53上的接口层54与模穴的顶壁间有一适当的距离，故在封装模具合模后，芯片51不会受到封装模具或散热片53的压力，所以不会裂损，且散热片53与芯片51的粘接也不需要精确控制高度，因此可有效提高制成品的优良率与可靠性。
如图5E所示，在基板模块片50A的各基板单元50的下表面501上植接多个例如焊球58的导电元件，该芯片51通过焊球58与外界装置形成电性连接关系。该焊球58的植接是以现有的植球方式完成，所以不另赘述。另外，该例如焊球58的导电元件的设置也可在后续完成基板单元切割工艺后再进行。
如图5F所示，进行切割工艺，它是以卡具(未标出)真空吸附住完成植球的半成品在接口层54上形成的封装胶体57，使切单作业进行过程中及完成后，经过切单后的各半成品仍能吸附在卡具上。由于该接口层54上封装胶体57可通过该接口层54与该散热片53粘接，所以切单作业进行时，该封装胶体57不会与半成品的其余部分脱离。
该切单作业可去除完成模压工艺后封装组件四周非电性作用部分，借以构成各个封装单元，同时使该散热片的侧面531外露出所形成的封装胶体57，并与该封装胶体57的侧面571切齐，令该散热片53的侧面531上不会有溢胶产生，且该散热片53与基板单元50具有相同的面积，散热片53与封装模具的模穴大小也不需要精确的配合。同时，各该散热片53与芯片51的接合是以批次方式完成，所以可简化工艺，减少耗时及降低成本。
如图5G所示，进行各切单后半成品的接口层54及残留在该接口层54上的封装胶体57的去除作业。利用该散热片53与接口层54间的粘接性及芯片非主动面51b与接口层54间的粘接性，小于该接口层54与形成在接口层54上的封装胶体57间的粘接性的特性，在剥离残留其上的封装胶体57时，该接口层54会同时脱离散热片53；同时，由于散热片53与封装胶体57间的粘接性还大于接口层54与散热片53间的粘接性，所以将该接口层54从散热片53上去除时，不会影响到散热片53与封装胶体57间的粘接，也不会在散热片53及封装胶体57上残留任何粘着材料，使该散热片53可外露出该封装胶体57直接与大气接触，同时使半导体芯片51的非主动面51b能够完全显露在该散热片53的镂空结构530中，避免芯片51与散热片53间粘着层的热阻影响，另增加芯片51直接与大气接触的面积，增加了散热效率，同时无须进行任何去除溢胶及残留粘着材料的处理，可降低封装成本并确保制成的半导体封装结构外观的良好。此外，由于该半导体芯片51可收纳在散热片53的镂空结构530中，这样就可以提供更为轻薄短小的半导体封装结构。
再请参阅图6A所示，为了提高散热片53与封装胶体57间的接着力，可在该散热片53与封装胶体57接触的部分形成表面凹凸的不平整结构60及/或进行黑化处理。另外，本发明也可在该散热片53上通过导热的粘着层62接置散热结构61(如图6B所示)，并使该散热结构61延伸接触到该半导体芯片51显露在该散热片53镂空结构530中的非主动面51b上，通过该散热结构61逸散芯片51运行时生产的热量。
实施例2
请参阅图7A至图7G，它是本发明的散热型封装结构制法实施例2的制造流程示意图。本发明实施例2的工艺与实施例1大致相同，主要差异是实施例2中半导体芯片是以倒装片式方式接置并电性连接至基板上。
如图7A所示，首先，提供一矩阵式基板模块片70A，该基板模块片70A由多个基板单元70以阵列方式排列构成。该基板单元70各具有一上表面700、一下表面701。其中该基板单元70除了以阵列方式排列外，也可以直线方式排列，且如工艺条件许可也可采用单颗基板单元方式进行。
如图7B所示，在各基板单元70的上表面700上预设位置处，将半导体芯片71以倒装片方式通过接置导电凸块72，以其主动面71a接置并电性连接至该基板单元70。另外还可在该倒装片式芯片71与基板单元70间进行倒装片底部填胶(未标出)。该倒装片工艺与现有技术相同，故在此不再赘述。
如图7C所示，另在一例如是胶片的接口层74上接置一具有镂空结构730的散热片73，该散热片73的镂空结构730位置对应于芯片71位置，且该散热片73镂空结构730的尺寸大于半导体芯片71的尺寸，将该附有接口层74的散热片73通过该接口层74粘着在该半导体芯片71非主动面71b上，且使该半导体芯片71收纳在该镂空结构730中，供后续该芯片71非主动面71b完全显露在该镂空结构730，避免在芯片71与散热片53间设置粘着层所产生的热阻影响，同时增加芯片71直接与大气接触的面积，增加了散热效率。
该散热片73可由铜、铝、铜合金或铝合金等金属材料制成，且其镂空结构730可以是任意形状，只需能够收纳该半导体芯片71，另外该散热片73的大小要能够完全遮覆住通过芯片71与其相接的基板单元70，也就是该散热片73的侧边须延伸出任何一个位于外侧的基板单元70的侧边703(如图7A中虚线所示)。
该接口层74可例如是以聚酰亚胺(Polyimide)为底材的胶片(P.I.tape)，或以金属(如铜、铝)为底材的金属贴片，或以高耐热有机材(如FR4、BT)为底材的贴片，或以高耐热纸材为底材的纸贴片。其中，该接口层74与包覆芯片71用的封装胶体间的粘接性，需大于散热片73的顶面与该接口层74间的粘接性及芯片非主动面71b与该接口层74间的粘接性，且使该接口层74与散热片73间的粘接性小于该散热片73与封装胶体间的粘接性。
如图7D所示，将该结合有接口层74、具有镂空结构730的散热片73、芯片71及基板模块片70A的结构体置入封装模具的模穴(未标出)中，进行模压作业，形成包覆该附有接口层74的散热片73、芯片71及导电凸块72的封装胶体77。由于该结构体的高度使散热片73上的接口层74与模穴顶壁之间有一适当的距离，所以在封装模具合模后，芯片71不会遭受封装模具或散热片73的压力，所以不会有裂损，且散热片73与芯片71的粘接也不需要精确地控制高度，所以可有效提高制成品的优良率与可靠性。
如图7E所示，在基板模块片70A的各基板单元70的下表面701上植接多个例如焊球78的导电元件，供该芯片71通过这些焊球78与外界装置形成电性连接关系。该焊球78的植接是以现有植球方式完成的，所以不另赘述。另外，例如焊球78的导电元件的设置也可在后续完成基板单元切割工艺后再进行。
如图7F所示，进行切割工艺，它是以卡具(未标出)真空吸附住植球完成的半成品在接口层74上所形成的封装胶体77，使切单作业进行过程中及完成后，经过切单后的各半成品仍能吸附在卡具上。由于该接口层74上的封装胶体77通过该接口层74与该散热片73粘接，所以切单作业进行时，该封装胶体77不会与半成品的其余部分脱离。
经过切单后该散热片的侧面731外露出所形成的封装胶体77，并与该封装胶体77的侧面771切齐，该散热片73的侧面731上不会有溢胶的产生，且该散热片73与基板单元70具有相同的面积，散热片73与封装模具的模穴大小也不需要精准地配合。同时，各该散热片73与芯片71的粘接是以批次方式完成，所以可简化工艺，减少耗时及降低成本。
如图7G所示，进行各切单后半成品的接口层74及残留在该接口层74上的封装胶体77的去除作业。利用该散热片73与接口层74间的粘接性及芯片非主动面71b与接口层74间的粘接性小于该接口层74与形成在接口层74上的封装胶体77间的粘接性的特性，在剥离残留其上的封装胶体77时，该接口层74可同时脱离散热片73；同时，由于散热片73与封装胶体77间的粘接性还大于接口层74与散热片73间的粘接性，所以将该接口层74从散热片73上去除时，不会影响到散热片73与封装胶体77之间的粘接，也不会在散热片73及封装胶体77上残留任何粘着材料，使该散热片73外露出该封装胶体77，直接与大气接触，同时使半导体芯片71的非主动面71b完全显露在该散热片73的镂空结构730，避免芯片71与散热片73间粘着层的热阻影响，另增加芯片71直接与大气接触的面积，增加了散热效率，同时无须进行任何去除溢胶及残留粘着材料的处理，可降低封装成本并确保制成的半导体封装结构外观的良好。此外，由于该半导体芯片71可收纳在散热片73的镂空结构730中，因此可进一步提供更轻薄短小的半导体封装结构。
请参阅图8A，为了提高散热片73与封装胶体77间的接着力，可在该散热片73上与封装胶体77接触的部分形成有表面凹凸的不平整结构80及/或进行黑化处理。另外，本发明也可在该散热片73上通过导热的粘着层82接置散热结构81(如图8B所示)，并使该散热结构81延伸接触到该半导体芯片71显露在该散热片73镂空结构730的非主动面71b上，借该散热结构81逸散芯片71运行时产生的热量。
实施例3
请参阅图9A，它是参照本发明上述散热型封装结构制法制成的半导体封装结构实施例3的剖面示意图。本发明的该半导体封装结构是由相似于制备实施例1及实施例2半导体结构的方法制成的，该结构包括：芯片载体、半导体芯片、封装胶体以及散热片。其不同处在于，本实施例3的半导体封装结构是以QFN导线架90作为半导体芯片91的芯片载体，将半导体芯片91以倒装片方式接置并电性连接至该QFN导线架的管脚90a上，供后续经由该导脚90a电性连接至外部装置，且使该芯片91能够收纳在散热片93的镂空结构930中，其中由于该芯片91的尺寸小于该镂空结构930的尺寸，可供该芯片的非主动面91b完全显露在该散热片93的镂空结构930中，另在该散热片93与QFN导线架90间形成包覆该半导体芯片的封装胶体97，同时令管脚90a的底面及侧面均外露出该封装胶体97，以及使该散热片93的侧面外露出所形成的封装胶体97，并与该封装胶体97的侧面切齐。
另请参阅图9B，本发明也可在该散热片93上与封装胶体97接触的部分形成有表面凹凸的不平整结构93a及/或进行黑化处理，以提高散热片93与封装胶体97间的接着力；另可在该散热片97上通过一导热的粘着层接置散热结构93b，并使该散热结构93b延伸接触到该半导体芯片91显露该散热片93镂空结构930的非主动面91b上，通过该散热结构93b逸散芯片91运行时产生的热量。
因此，本发明的散热型封装结构及其制法主要是将芯片的主动面接着并电性连接至芯片载体，另将具有镂空结构的散热片与接口层相互接着，使该接口层封闭住该散热片镂空结构的一侧，而后将附有散热片的接口层粘着在该芯片的非主动面上，且该芯片的尺寸小于该散热片镂空结构的尺寸，使该芯片收纳在该镂空结构中，供后续该芯片非主动面完全显露在该镂空结构，避免芯片与散热片间粘着层的热阻影响，同时增加芯片直接与大气接触的面积，增加了散热效率，接着即可进行模压工艺，利用封装胶体完整包覆住位于该芯片载体上的半导体芯片及接着有接口层的散热片，再进行切割工艺，去除先前进行封装工艺时封装组件四周非电性作用部分，接着移除该散热片上的封装胶体，通过该接口层与封装胶体的接着力大于其与散热片及与芯片非主动面的接着力，因此可同时移除该接口层及该接口层上的封装胶体，不会有接口层残留在散热件及芯片非主动面上，直接外露出该散热片并使该半导体芯片非主动面显露在该散热片的镂空结构中，如此芯片可直接与大气接触，增加了散热效率。此外，本发明中的封装件是以批次方式完成的，可简化工艺，减少封装的耗时以及降低成本，且不会在模压工艺中造成芯片裂损或溢胶问题，也就不会影响到制成品的外观及增加移除步骤及成本，散热片与芯片粘接的作业不需要进行高度方面的控制，所以可降低封装成本及提高优良率。

Claims (19)

1. 一种散热型封装结构制法，其特征在于，该制法包括：
将半导体芯片的主动面接置并电性连接在芯片载体上，另在一接口层上接置具有镂空结构的散热片，且该镂空结构对应于芯片位置，将该附有散热片的接口层接置在该半导体芯片的非主动面上，并使该半导体芯片能够收纳在该镂空结构中；
进行封装模压工艺，利用封装胶体完整包覆住位于该芯片载体上的半导体芯片及该附有接口层的散热片；
进行切割工艺，去除完成封装模压工艺后封装组件四周非电性作用部分，显露出该散热片侧边；以及
移除该接口层及位于该接口层上的封装胶体，外露出该散热片，并使该半导体芯片非主动面完全显露在该散热片的镂空结构中。
2. 如权利要求1所述的散热型封装结构制法，其特征在于，该接口层与封装胶体的粘接性大于该接口层与散热片间及该接口层与芯片非主动面间的粘接性，且该接口层与散热片间的粘接性小于该散热片与该封装胶体间的粘接性。
3. 如权利要求1所述的散热型封装结构制法，其特征在于，该接口层是以聚酰亚胺为底材的胶片、以金属为底材的金属贴片、以高耐热有机材为底材的贴片以及以高耐热纸材为底材的纸贴片中的一种。
4. 如权利要求1所述的散热型封装结构制法，其特征在于，该接口层与该散热片间的粘接性应保证在进行切割作业时，该散热片与该接口层不会分离。
5. 如权利要求1所述的散热型封装结构制法，其特征在于，该芯片载体是基板或导线架中的一种，且其形态是采用矩阵式排列、直线排列或单颗形态中的一种。
6. 如权利要求1所述的散热型封装结构制法，其特征在于，该芯片是以焊线或倒装片其中的一种方式电性连接到该芯片载体。
7. 如权利要求1所述的散热型封装结构制法，其特征在于，该散热片与封装胶体接触处可选择性地形成凹凸结构及黑化处理层。
8. 如权利要求1所述的散热型封装结构制法，其特征在于，经切割后该散热片的侧面外露出所形成的封装胶体，并与该封装胶体的侧面切齐。
9. 如权利要求1所述的散热型封装结构制法，其特征在于，该制法还包括在该散热片上通过导热粘着层接置散热结构，并使该散热结构延伸接触到该半导体芯片显露在该散热片镂空结构的非主动面。
10. 如权利要求1所述的散热型封装结构制法，其特征在于，该芯片载体没有接置半导体芯片的表面上设置有多个导电元件，该芯片通过这些导电元件与外界装置形成电性连接关系。
11. 一种散热型封装结构制法，其特征在于，该制法包括：
准备一矩阵式芯片载体模块片，该芯片载体模块片由多个呈阵列方式排列的芯片载体构成；
在该芯片载体的每个预设位置处分别接置至少一个芯片，并使该芯片电性连接至该芯片载体；
另在一接口层上接置具有镂空结构的散热片，将该附有散热片的接口层接置在该半导体芯片的非主动面上，并使该半导体芯片收纳在该镂空结构中；
形成封装胶体，包覆该附有散热片的接口层及该芯片；
进行切单作业，形成个别半导体封装件的半成品；以及
去除形成在该接口层上的封装胶体及该接口层。
12. 如权利要求11所述的散热型封装结构制法，其特征在于，该接口层与封装胶体的粘接性大于该接口层与散热片间及该接口层与芯片非主动面间的粘接性，且该接口层与散热片间的粘接性小于该散热片与该封装胶体间的粘接性。
13. 如权利要求11所述的散热型封装结构制法，其特征在于，该散热片的面积能够完全遮覆住该芯片载体模块片的芯片载体。
14. 一种散热型封装结构，其特征在于，该结构包括：
芯片载体；
具有主动面及相对非主动面的半导体芯片，其主动面接置并电性连接至该芯片载体上；
封装胶体，形成在该芯片载体上，用于包覆该半导体芯片，使该芯片的非主动面显露于封装胶体；以及
具有镂空结构的散热片，接置在封装胶体上，供该芯片收纳在该镂空结构中，使该芯片非主动面同时完全显露在该散热片的镂空结构。
15. 如权利要求14所述的散热型封装结构，其特征在于，该芯片载体是基板或导线架中的一种，且其形态是采用矩阵式排列、直线排列或单颗形态中的一种。
16. 如权利要求14所述的散热型封装结构，其特征在于，该芯片是以焊线或倒装片中的一种方式电性连接至该芯片载体。
17. 如权利要求14所述的散热型封装结构，其特征在于，该散热片的侧面外露出所形成的封装胶体，并与该封装胶体的侧面切齐。
18. 如权利要求14所述的散热型封装结构，其特征在于，该散热片与封装胶体接触处选择性地形成有凹凸结构及黑化处理层。
19. 如权利要求14所述的散热型封装结构，其特征在于，该结构还包括形成在该散热片上的散热结构，且该散热结构延伸接触到该半导体芯片显露在该散热片镂空结构的非主动面。
CNB2004100914080A 2004-11-22 2004-11-22 散热型封装结构及其制法 Active CN100411121C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2004100914080A CN100411121C (zh) 2004-11-22 2004-11-22 散热型封装结构及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2004100914080A CN100411121C (zh) 2004-11-22 2004-11-22 散热型封装结构及其制法

Publications (2)

Publication Number Publication Date
CN1779931A CN1779931A (zh) 2006-05-31
CN100411121C true CN100411121C (zh) 2008-08-13

Family

ID=36770169

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100914080A Active CN100411121C (zh) 2004-11-22 2004-11-22 散热型封装结构及其制法

Country Status (1)

Country Link
CN (1) CN100411121C (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035534B (zh) * 2011-09-30 2015-12-09 无锡江南计算技术研究所 用于在芯片背面粘合热沉层的夹具及其使用方法
CN103367214B (zh) * 2013-05-08 2015-11-18 无锡江南计算技术研究所 一种安装封装散热盖的自动定位方法
CN103779242B (zh) * 2014-02-18 2017-02-08 无锡江南计算技术研究所 一种台阶封装基板控胶方法
CN106298695B (zh) * 2015-06-05 2019-05-10 台达电子工业股份有限公司 封装模组、封装模组堆叠结构及其制作方法
CN110168717B (zh) * 2017-10-20 2021-08-20 华为技术有限公司 一种芯片封装结构及封装方法
CN109887849A (zh) * 2019-01-31 2019-06-14 通富微电子股份有限公司 一种散热片贴装芯片的方法及系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5789820A (en) * 1996-02-28 1998-08-04 Nec Corporation Method for manufacturing heat radiating resin-molded semiconductor device
CN2494524Y (zh) * 2001-07-11 2002-06-05 神基科技股份有限公司 球网格阵列型的cpu的散热结构

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5789820A (en) * 1996-02-28 1998-08-04 Nec Corporation Method for manufacturing heat radiating resin-molded semiconductor device
CN2494524Y (zh) * 2001-07-11 2002-06-05 神基科技股份有限公司 球网格阵列型的cpu的散热结构

Also Published As

Publication number Publication date
CN1779931A (zh) 2006-05-31

Similar Documents

Publication Publication Date Title
TWI249232B (en) Heat dissipating package structure and method for fabricating the same
US8546183B2 (en) Method for fabricating heat dissipating semiconductor package
TW498516B (en) Manufacturing method for semiconductor package with heat sink
US6790710B2 (en) Method of manufacturing an integrated circuit package
CN102005432B (zh) 四面无引脚封装结构及其封装方法
US8062933B2 (en) Method for fabricating heat dissipating package structure
US20070141761A1 (en) Method for fabricating semiconductor packages, and structure and method for positioning semiconductor components
CN107644860A (zh) 集成扇出型封装
JP2000252390A (ja) 半導体デバイスとその製法
CN106128965A (zh) 一种无基板封装器件的制作方法
CN1387252A (zh) 具散热结构的半导体封装件
CN101101881A (zh) 散热型封装结构及其制法
JP2000252388A (ja) 半導体デバイスとその製法
CN100411121C (zh) 散热型封装结构及其制法
CN1855450A (zh) 高散热性的半导体封装件及其制法
CN1172369C (zh) 具散热片的半导体封装件
CN217521994U (zh) 一种高密度焊接结构
CN100433278C (zh) 散热型封装结构及其制造方法
CN100446200C (zh) 散热型封装结构及其制法
CN201838581U (zh) 四面无引脚封装结构
CN115966522A (zh) 一种带围坝内埋式芯片封装结构及封装方法
CN101064259A (zh) 半导体封装件及其芯片承载结构与制法
CN101110370A (zh) 散热型封装结构及其制法
TWI839000B (zh) 封裝結構以及封裝方法
CN215266272U (zh) 基于铜箔载板的高散热板级扇出封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant