CN1387252A - 具散热结构的半导体封装件 - Google Patents

具散热结构的半导体封装件 Download PDF

Info

Publication number
CN1387252A
CN1387252A CN 01116163 CN01116163A CN1387252A CN 1387252 A CN1387252 A CN 1387252A CN 01116163 CN01116163 CN 01116163 CN 01116163 A CN01116163 A CN 01116163A CN 1387252 A CN1387252 A CN 1387252A
Authority
CN
China
Prior art keywords
semiconductor package
package part
radiator structure
chip
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 01116163
Other languages
English (en)
Other versions
CN1221027C (zh
Inventor
何宗达
黄建屏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to CN 01116163 priority Critical patent/CN1221027C/zh
Publication of CN1387252A publication Critical patent/CN1387252A/zh
Application granted granted Critical
Publication of CN1221027C publication Critical patent/CN1221027C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种具散热结构的半导体封装件,包括一芯片承载件,其供芯片接置的表面上设置有多数焊垫以供一散热件藉由多数质软金属支撑块接置致使该散热件得藉这些支撑块而架撑于该芯片上方;该散热件对应于该支撑块黏接处形成有多个定位部,遂使该散热件接置至芯片承载件后得以妥善定位而无偏移之虑;而后将该散热件与支撑块构成的散热结构与半导体芯片一同回焊至芯片承载件,且使该散热件顶面外露出该封装胶体以增进其散热效率。

Description

具散热结构的半导体封装件
本发明是关于一种半导体封装件，尤指一种具有内嵌式散热件以提升散热效率的覆晶型球栅阵列(Flip Chip Ball Grid Array，FCBGA)半导体封装件。
球栅阵列(BGA)半导体封装件(Ball Grid Array SemiconductorPackage)具有较高数量的输入/出连接端(I/O Connection)得以因应高密度电子组件(Electronic Components)及电子电路(ElectronicCircuits)的半导体芯片所须，以符合电子产品对于电性功能与处理速度的需求而成为今日封装主流。然而，随着半导体芯片上电子电路与电子组件布设密度日增，芯片运作时产生的热量便愈多；如若不将半导体芯片产生的热能有效逸散，将会影响半导体芯片的性能及使用寿命。另者，传统上BGA半导体封装件的高性能芯片为封装胶体(Encapsulant)所包覆，惟构成该封装胶体的封装树脂是一导热系数仅约为0.8w/m°K的不良传热体，故使半导体芯片布设有电子电路及电子组件的作用表面(Active Surface)难以有效散热；如何有效排除半导体芯片产生的热量遂成业界所须解决的一大课题。
美国专利第5,726,079号案即揭露一种覆晶型球栅阵列(FlipChip Ball Grid Array，FCBGA)封装结构(如第1图所示)，其将一散热件11安置于半导体芯片12上方，藉由外露于封装件1的散热件11表面将芯片12产生的热量快速逸散到大气中。然而该项技术的缺失在于散热件11设置位置如果过高，将使模压作业实施时合模压力压迫到该散热件11，进而压迫至散热件11下方的芯片12致使芯片12受损；如若散热件11设置位置过于靠近芯片12，则易使得散热件11外露的上表面110于胶体封装制程中产生溢胶而减损其散热效益并且导致产品外观不良。因此进行该项技术须要求极高的作业精密度方使得该散热件11得正确地安置于预定高度，此举将提升制程困难度较不符合成本效益。
另外，美国专利第5,977,626号案亦揭示一种具有特殊形式散热件11的半导体封装结构1。如第2图所示，此种半导体封装结构1包括一散热件11黏接至一接设有半导体芯片12的基板14上；其中该散热件11具有一平坦部111及用以将该平坦部111支撑于芯片上方的支撑部112，俾使该平坦部111与支撑部112形成一收纳空间以供该芯片12及金线13置入，同时，该支撑部112形成有多数凸点113，使得该散热件11得藉这些凸点113稳定接置于该基板14上。
是种封装结构1虽可藉由特殊形状的散热件11设计提升芯片散热效率，但该封装体仍然具有前述专利(美国专利第5,726,079号)不易妥切安置散热件11位置的问题。此外，制作该特殊形式的散热件11时须使用冲压制程(Stamping)俾以形成向下弯曲的支撑部112，除增加封装成本以外，经冲压后该散热件11平坦部111的平面度(Planarity)往往受到影响而导致封装树脂溢胶于平坦部111的上表面110(即散热件11的外露表面110)；尤其现今半导体封装件力朝薄化趋势开发，所用的散热件11厚度常薄至0.2mm甚或更薄，散热件11结构强度因薄化而降低将使该平坦部111的平面度更难维持，溢胶现象遂无法避免。
本发明的目的即在提供一种具内嵌式散热结构的半导体封装件，该散热结构上设置有多数质软金属支撑块藉以释除均摊合模作业中模压模具对于散热件乃至于芯片产生的压迫力，俾以避免半导体芯片受损并使散热件得以精确定位而平稳贴置于芯片上方，除维持该散热件的优良平面性(Planarity)以外，并得令使散热结构的外露表面不致溢胶故而提升封装件的整体散热效率。
本发明的另一目的即在提供一种藉由调整基板上植接焊垫开口的尺寸以便控制该散热结构与基板的间距，俾以降低封装成本以及制程复杂性的具内嵌式散热结构的半导体封装件。
鉴于上揭及其它目的，本发明具内嵌式散热结构的半导体封装件包括：一基板，其具有一正面及一相对的背面，于该基板正面上分别接设一组焊接焊垫及一组植球焊垫，并在该基板背面布设多个导电焊垫；一半导体芯片，具有一铺设有电子电路与电子组件的作用表面，其上植接有多数锡焊凸块俾供该芯片与基板导电连接；一散热结构，其藉一散热件及多个质软金属支撑块所构成者，其中该散热件下表面开设有多数个定位部以供这些支撑块黏设；多数焊球，植置于该些导电焊垫上俾供该芯片与外部装置进行电性藕接；以及一用以包覆该半导体芯片、散热结构及部分基板，并令使该散热件上表面外露的封装胶体。
该散热件上的定位部得为形成于该下表面上的凹穴或由该散热件上表面贯穿至下表面的贯穿孔，待这些质软金属支撑块(即由锡、铅、铅/锡合金及类似合金等软质金属材质制得)黏置俾以构成一散热结构而与该芯片的锡焊凸块同时回焊至基板实施模压作业时，该散热件距离基板正面的高度略大于形成封装胶体的封装模具的模穴顶面与基板的间距，遂使合模执行时模具提供的合模压迫力得经由这些质软金属支撑块溃缩(Collapse)释除而抵减，并且平均分摊于散热件上俾以降低半导体芯片承受的压力免于芯片受损，又能使得该散热件平整地附靠于该芯片上方藉以维持散热件的良好平面性。
另一方面，这些定位部的开设除了提供一空隙俾利质软金属支撑块溃缩时具有一压力缓冲空间之外，藉由这些支撑块回焊至基板的焊接焊垫上亦使得该散热件精准无误地定位至基板上而无偏位的虞，则进行模压制程时该散热件顶面与模具上模的模穴顶面得以紧密接合遂可防止溢胶现象的发生。
以下兹以较佳具体例配合所附图式进一步详述本发明的特点及功效：
第1图是美国专利第5,726,079号案的半导体封装件的剖视图；
第2图是美国专利第5,977,626号案的半导体封装件的剖视图；
第3图是本发明第一实施例的半导体封装件的剖视图；
第4A至4D图是本发明半导体封装件第一实施例的详细制程图；
第5图是本发明半导体封装件实施模压制程前后的比较剖视图；
第6图是本发明第二实施例的半导体封装件的剖视图；以及，
第7图是本发明第三实施例的半导体封装件的剖视图。
符号标号说明1，2，3     半导体封装件    20，30    锡球11，21，31  内嵌式散热片    110，210  散热片上表面211，311    散热片下表面    212       穴312         贯穿孔          213，313  胶黏层111         平坦部    112          支撑部113         点        12，22，32   半导体芯片220         作用表面  221          非作用表面13          金线      23，33       锡焊凸块14，24，34  基板      240          基板正面241         基板背面  242，342     焊接焊垫243         植球焊垫  243a         植球焊垫开口244         导电焊垫  245          芯片接置区15，25，35  焊球      16，26，36   封装胶体17，37      底部填胶  28           模压模具280         模穴顶面  29           散热结构
以下即配合所附图式详细说明本发明的覆晶型球栅阵列(FCBGA)半导体封装件各实施例。
第一实施例：
第3图为本发明第一实施例的具内嵌式散热件FCBGA半导体封装件2，该封装结构是由一表面提供多数焊垫242，243，244接置的基板24，一具一作用表面220的半导体芯片22，一黏置有多个第一焊球20的内嵌式散热片21(Embedded Heat Sink，EDHS)，多数植接于该芯片22作用表面220的锡焊凸块23，多数植设于该基板24上俾供半导体芯片12与外部装置(未图标)电性连结的第二焊球25，以及一用以包覆该芯片22及散热片21，并使该散热片21上表面210外露的封装胶体26所构成者。
第4A至4D图为本发明第一实施例的具内嵌式散热件FCBGA半导体封装件2的详细制作流程，以下即就该封装件说明其各部制程。
先置一基板24，如第4A图所示，该基板24具有一正面240及一相对的背面241；其中，于该基板24正面240上形成有一组焊接焊垫242(Bonding Pads)与一组植球焊垫243(Ball Pads)，而基板24背面241上则另设置有多数导电焊垫244。在基板24正面240上预设有一芯片接置区245提供这些焊接焊垫242形成俾与半导体芯片(未图标)的锡焊凸块(未图标)接置，这些焊接焊垫242分别藉由复数条导电迹线(未图标)穿越导电通孔(未图标)而电性连结至该基板24背面241的多数导电焊垫244上；另于基板24上该芯片接置区245外围的适当位置形成多个植球焊垫243以便与该散热件(未图标)上的第一焊球(未图标)焊接，同时，该植球焊垫243亦得具有接地功能(Grounding)，除能提升半导体封装件2的整体散热效率外，复可提高其电性。该植球焊垫243的形成与已有BGA基板上用以供焊球(未图标)植接其上的导电焊垫244相同，遂不另为文赘述。
该半导体芯片22具有一作用表面220及一相对的非作用表面221，请参阅第4B图。该作用表面220上布设有多数电子电路及电子组件(未图标)，以及多数输入/输出焊垫(未图标)俾使多个锡焊凸块23(SolderBump)接置而得与基板24(如第4A图所示)进行电性藕接，这些锡焊凸块23透过底部金属化制程(Under Bump Metallization)等方式植接，此等覆晶形成方法悉属已知故不另着墨。
再者，另备一铜、铝等金属材质的内嵌式散热片21，如第4C图所示，该散热片21具有一上表面210及一相对的下表面211，藉由已有半蚀(Half Etching)或冲制(Stamping)技术(俱为已有故不予赘述)于该散热片21下表面211适当位置开设多个凹穴212俾供一如环氧树脂(Epoxy)等胶黏层213涂布其上；而后，将多数第一焊球20一一置入这些覆有胶黏层213的凹穴212内致使该第一焊球20得稳固接置于该散热片21上以构成一散热结构29，且该第一焊球20的垂直高度H须大于等于半导体芯片22厚度与锡焊凸块23高度的总和。该第一焊球20除以锡为材质制作外，铅、锡/铅合金及类似合金等其它软质金属亦适用之。
将该半导体芯片22及内嵌式散热片21分别地藉以锡焊凸块23与这些第一焊球20同时回焊(Solder Reflow)至基板24对应的焊垫242，243上，如第4D图所示，以回焊作业进行植球时，会因其自动对位(Self-Alignment)而使第一焊球20得以精准植接于植球焊垫243上免除偏位之虞；并且，藉由基板24表面植球焊垫243开口243a开设的大小，得以较便利地调整内嵌式散热片21在封装件2内的高度(植球焊垫243开口243a较大，则第一焊球20受压而下陷较深，致使该散热片21于封装件2内的高度较小而较为贴近芯片22；反之亦然)。半导体芯片22、锡焊凸块23及散热片21上的第一焊球20同时回焊于基板后即可施以模压制程。
该封装胶体26是以已有的环氧树脂等材料形成，俾以包覆该半导体芯片22、锡焊凸块23以及散热结构29。如第5图所示，为使该半导体封装件2的散热效率得以有效提升，该散热片21的上表面210外露出该封装胶体26以直接与大气接触。由于该第一焊球20具一质软特性，且第一焊球20与散热片21之间相隔的胶黏层213亦为一吸收压力的缓冲介质，故得令该散热结构29距离基板24正面240的高度H1略大于用以形成封装胶体26的封装模具28的模穴顶面280与该基板24正面240的间距，则进行合模作业时，该封装模具28的模穴顶面280即会提供一向下压迫力俾使与该散热片21相接的第一焊球20受压而变形下陷，该散热片21的上表面210密接于模穴顶面280致使两者间不致形成间隙，故能避免溢胶现象的发生并得确保封装制品的外观及散热性；另者，因该第一焊球20与黏置其上的胶黏层213具有吸收变形量的特性，得以有效释除抵减封装模具28对于散热片21乃至于芯片22产生的压迫力，故可防止半导体芯片22在模压过程中发生裂损。
第二实施例：
第6图所示者为本发明第二实施例的半导体封装件剖视图，该第二实施例的半导体封装件3与第一实施例中所揭示者大致相同，其不同处在于该散热片31上开设多数个贯穿孔312俾以取代凹穴作为接置锡球30的定位孔。藉由已有打孔技术于该散热片31上适当位置预先钻制多个贯穿孔312，复于散热片31下表面311的贯穿孔312开口涂布胶黏剂313以黏接锡球30并进行后续封装作业，俟进行合模作业时，由于模压模具(未图标)施予散热片31的压迫力迫使第一焊球30受压变形，此时这些贯穿孔312得以形成一缓冲空间利于压迫力释除，使得传递至芯片的压力减小，遂更有助于维持半导体芯片32的结构完整性。
第三实施例：
第7图为本发明第三实施例的半导体封装件剖视图，该第三实施例的半导体封装件与前述两实施例大致相同，其不同处在于该实施例为维持芯片32的锡焊凸块33与基板34上焊接焊垫342的焊接品质，遂于回焊作业完成后复施以胶体底部充填(Underfill)(如第7图37所示)，则进行模压制程时锡焊凸块33与焊接焊垫342间脆弱地焊接连结不致遭受模压模具(未图标)施予的压迫力而破坏，遂能确保覆晶焊接的品质信赖性。
以上所述仅为本发明的较佳实施例而已，并非用以限定本发明的实质技术内容范围。本发明的实质技术内容广义地定义于本发明权利要求范围内，任何他人所完成的技术实体或方法，若与本发明权利要求范围所定义者为完全相同，亦或为一种等效变更，均视同涵盖于此专利范围内。

Claims (18)

1.一种具散热结构的半导体封装件，其特征在于：所述半导体封装件包括：
一基板，其具有一正面及一相对的背面，于该基板正面各布设有一组第一焊垫及第二焊垫，并于该基板背面接置有多数的第三焊垫；
一半导体芯片，具有一作用表面以供多数锡焊凸块接置其上以使该芯片与该基板第一焊垫电性导接；
一散热结构，其具有一散热件以及多个质软金属支撑块，其中该散热件具有一上表面与一相对的下表面，并于该下表面上开设有多数个定位部以供这些支撑块黏置并藉之接设于该基板第二焊垫上；
多数导电组件，用以相接于基板第三焊垫上，以供该芯片藉之与外界装置电性藕接；以及
一封装胶体，用以包覆该半导体芯片与散热结构且令使该散热件的上表面外露。
2.如权利要求1所述的具散热结构的半导体封装件，其特征在于：该半导体封装件为一覆晶型球栅阵列(FCBGA)半导体封装件。
3.如权利要求1所述的具散热结构的半导体封装件，其特征在于：该第一焊垫为焊接焊垫。
4.如权利要求1所述的具散热结构的半导体封装件，其特征在于：该第二焊垫为植球焊垫。
5.如权利要求1所述的具散热结构的半导体封装件，其特征在于：该第二焊垫开口的开设尺寸取决于该散热结构距离该基板正面的高度而调整之。
6.如权利要求1所述的具散热结构的半导体封装件，其特征在于：该第三焊垫为导电焊垫。
7.如权利要求1所述的具散热结构的半导体封装件，其特征在于：该作用表面为铺设有多数电子电路及电子组件的芯片表面。
8.如权利要求1所述的具散热结构的半导体封装件，其特征在于：该芯片与基板间的锡焊凸块得施以一胶体底部充填(Underfill)用以包覆之。
9.如权利要求1所述的具散热结构的半导体封装件，其特征在于：该散热件为一金属材质的内嵌式散热片。
10.如权利要求1所述的具散热结构的半导体封装件，其特征在于：该支撑块的材料选自锡、铅、锡/铅合金等及类似合金所组组群的其中之一。
11.如权利要求1所述的具散热结构的半导体封装件，其特征在于：该支撑块选自焊条(Solder Column)，焊球(Solder Balls)等所组组群的其中之一。
12.如权利要求1所述的具散热结构的半导体封装件，其特征在于：该支撑块的垂直高度大于等于该半导体芯片厚度与该锡焊凸块高度的总和。
13.如权利要求1所述的具散热结构的半导体封装件，其特征在于：该支撑块藉以一胶黏层黏接于该散热件的定位部上。
14.如权利要求12所述的具散热结构的半导体封装件，其特征在于：该胶黏层为一环氧树脂的弹性材质所构成。
15.如权利要求1所述的具散热结构的半导体封装件，其特征在于：该定位部为形成于该散热件下表面上的凹穴。
16.如权利要求1所述的具散热结构的半导体封装件，其特征在于：该定位部为开设于该散热件上的多数贯穿孔。
17.如权利要求1所述的具散热结构的半导体封装件，其特征在于：该锡焊凸块与这些支撑块同时藉以回焊方式植接于该基板所设的多组焊垫上。
18.如权利要求1所述的具散热结构的半导体封装件，其特征在于：该导电组件为焊球。
CN 01116163 2001-05-21 2001-05-21 具有散热结构的半导体封装件 Expired - Fee Related CN1221027C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 01116163 CN1221027C (zh) 2001-05-21 2001-05-21 具有散热结构的半导体封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 01116163 CN1221027C (zh) 2001-05-21 2001-05-21 具有散热结构的半导体封装件

Publications (2)

Publication Number Publication Date
CN1387252A true CN1387252A (zh) 2002-12-25
CN1221027C CN1221027C (zh) 2005-09-28

Family

ID=4662428

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 01116163 Expired - Fee Related CN1221027C (zh) 2001-05-21 2001-05-21 具有散热结构的半导体封装件

Country Status (1)

Country Link
CN (1) CN1221027C (zh)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1316607C (zh) * 2003-06-10 2007-05-16 矽品精密工业股份有限公司 具有高散热效能的半导体封装件及其制法
CN1319163C (zh) * 2003-08-29 2007-05-30 矽品精密工业股份有限公司 具有散热片的半导体封装件
CN1319159C (zh) * 2003-03-26 2007-05-30 矽品精密工业股份有限公司 具有散热片的半导体封装件
CN100411218C (zh) * 2003-03-07 2008-08-13 铼宝科技股份有限公司 有机电激发光面板的制程及其封装制程
CN100416806C (zh) * 2003-08-20 2008-09-03 日月光半导体制造股份有限公司 具有区域凸块的覆晶封装结构、覆晶基板及覆晶组件
CN100447989C (zh) * 2005-05-18 2008-12-31 新灯源科技有限公司 集成电路封装及其制造方法
CN100517697C (zh) * 2006-02-14 2009-07-22 因特格瑞特科技有限公司 集成电路芯片和封装
CN101221929B (zh) * 2007-01-12 2010-05-19 日月光半导体制造股份有限公司 封装结构及其散热模块
CN101937885A (zh) * 2010-08-12 2011-01-05 日月光半导体制造股份有限公司 半导体封装件及其制造方法
US7948767B2 (en) 2005-05-06 2011-05-24 Neobulb Technologies, LLP. Integrated circuit packaging structure and method of making the same
CN102347290A (zh) * 2011-09-30 2012-02-08 常熟市广大电器有限公司 一种散热性能优良的芯片封装结构
CN103199076A (zh) * 2012-01-04 2013-07-10 矽品精密工业股份有限公司 封装结构及其制法
US8546950B2 (en) 2010-08-05 2013-10-01 Advanced Semiconductor Engineering Inc. Semiconductor package and manufacturing method thereof
CN103456701A (zh) * 2012-05-31 2013-12-18 飞思卡尔半导体公司 带有散热器的集成电路管芯组件
CN106935516A (zh) * 2015-12-30 2017-07-07 欣兴电子股份有限公司 内埋式电子组件的封装结构的制作方法
CN112437555A (zh) * 2020-11-25 2021-03-02 江苏汇成光电有限公司 一种可降低Tape Bonding工艺过程中抖动的机构
WO2022061719A1 (zh) * 2020-09-25 2022-03-31 华为技术有限公司 一种芯片封装结构、电子设备及芯片封装结构的制备方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI360205B (en) 2007-06-20 2012-03-11 Princo Corp Multi-layer substrate and manufacture method there
JP2010532923A (ja) * 2007-07-12 2010-10-14 巨擘科技股▲ふん▼有限公司 多層基板及びその製造方法

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100411218C (zh) * 2003-03-07 2008-08-13 铼宝科技股份有限公司 有机电激发光面板的制程及其封装制程
CN1319159C (zh) * 2003-03-26 2007-05-30 矽品精密工业股份有限公司 具有散热片的半导体封装件
CN1316607C (zh) * 2003-06-10 2007-05-16 矽品精密工业股份有限公司 具有高散热效能的半导体封装件及其制法
CN100416806C (zh) * 2003-08-20 2008-09-03 日月光半导体制造股份有限公司 具有区域凸块的覆晶封装结构、覆晶基板及覆晶组件
CN1319163C (zh) * 2003-08-29 2007-05-30 矽品精密工业股份有限公司 具有散热片的半导体封装件
US7948767B2 (en) 2005-05-06 2011-05-24 Neobulb Technologies, LLP. Integrated circuit packaging structure and method of making the same
CN100447989C (zh) * 2005-05-18 2008-12-31 新灯源科技有限公司 集成电路封装及其制造方法
CN100517697C (zh) * 2006-02-14 2009-07-22 因特格瑞特科技有限公司 集成电路芯片和封装
CN101221929B (zh) * 2007-01-12 2010-05-19 日月光半导体制造股份有限公司 封装结构及其散热模块
US8889488B2 (en) 2010-08-05 2014-11-18 Advanced Semiconductor Engineering, Inc. Method for manufacturing semiconductor package
US8546950B2 (en) 2010-08-05 2013-10-01 Advanced Semiconductor Engineering Inc. Semiconductor package and manufacturing method thereof
CN101937885B (zh) * 2010-08-12 2013-03-20 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN101937885A (zh) * 2010-08-12 2011-01-05 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN102347290A (zh) * 2011-09-30 2012-02-08 常熟市广大电器有限公司 一种散热性能优良的芯片封装结构
CN103199076A (zh) * 2012-01-04 2013-07-10 矽品精密工业股份有限公司 封装结构及其制法
CN103456701A (zh) * 2012-05-31 2013-12-18 飞思卡尔半导体公司 带有散热器的集成电路管芯组件
CN103456701B (zh) * 2012-05-31 2017-08-08 飞思卡尔半导体公司 带有散热器的集成电路管芯组件
CN106935516A (zh) * 2015-12-30 2017-07-07 欣兴电子股份有限公司 内埋式电子组件的封装结构的制作方法
CN106935516B (zh) * 2015-12-30 2019-05-03 欣兴电子股份有限公司 内埋式电子组件的封装结构的制作方法
WO2022061719A1 (zh) * 2020-09-25 2022-03-31 华为技术有限公司 一种芯片封装结构、电子设备及芯片封装结构的制备方法
CN112437555A (zh) * 2020-11-25 2021-03-02 江苏汇成光电有限公司 一种可降低Tape Bonding工艺过程中抖动的机构
CN112437555B (zh) * 2020-11-25 2021-11-09 江苏汇成光电有限公司 一种可降低Tape Bonding工艺过程中抖动的机构

Also Published As

Publication number Publication date
CN1221027C (zh) 2005-09-28

Similar Documents

Publication Publication Date Title
CN1221027C (zh) 具有散热结构的半导体封装件
US8546183B2 (en) Method for fabricating heat dissipating semiconductor package
US11967570B2 (en) Semiconductor package having improved thermal interface between semiconductor die and heat spreading structure
US7449771B1 (en) Multiple leadframe laminated IC package
US20030045029A1 (en) Semiconductor device and method for manufacturing the same
JP2000252390A (ja) 半導体デバイスとその製法
CN101887885B (zh) 半导体封装体的堆叠构造
JPH08255965A (ja) マイクロチップモジュール組立体
TWI242869B (en) High density substrate for multi-chip package
JP2003078105A (ja) スタックチップモジュール
JP2000252388A (ja) 半導体デバイスとその製法
CN1855450A (zh) 高散热性的半导体封装件及其制法
CN101101881A (zh) 散热型封装结构及其制法
US6770513B1 (en) Thermally enhanced flip chip packaging arrangement
CN100362639C (zh) 堆栈芯片的半导体封装件及其制法
CN100411121C (zh) 散热型封装结构及其制法
CN100446200C (zh) 散热型封装结构及其制法
CN1153285C (zh) 具有散热结构的半导体封装件
CN217983331U (zh) 一种带有预成型高铜柱结构的Hybrid芯片封装结构
WO2021149637A1 (ja) 電子装置および電子装置の製造方法
CN116093044B (zh) 多芯片集成方法及结构
CN100433278C (zh) 散热型封装结构及其制造方法
CN101221909A (zh) 散热型封装件的制法及其所应用的散热结构
CN116093046A (zh) 单颗芯片的制备方法及芯片结构
TW200408088A (en) Process for fabricating semiconductor package having heat spreader and the same thereof

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050928