CN102347290A - 一种散热性能优良的芯片封装结构 - Google Patents

一种散热性能优良的芯片封装结构 Download PDF

Info

Publication number
CN102347290A
CN102347290A CN2011102918599A CN201110291859A CN102347290A CN 102347290 A CN102347290 A CN 102347290A CN 2011102918599 A CN2011102918599 A CN 2011102918599A CN 201110291859 A CN201110291859 A CN 201110291859A CN 102347290 A CN102347290 A CN 102347290A
Authority
CN
China
Prior art keywords
chip
packaging
substrate
packaging structure
packaging body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011102918599A
Other languages
English (en)
Inventor
徐子旸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHANGSHU CITY GUANGDA ELECTRIC APPLIANCE Co Ltd
Original Assignee
CHANGSHU CITY GUANGDA ELECTRIC APPLIANCE Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHANGSHU CITY GUANGDA ELECTRIC APPLIANCE Co Ltd filed Critical CHANGSHU CITY GUANGDA ELECTRIC APPLIANCE Co Ltd
Priority to CN2011102918599A priority Critical patent/CN102347290A/zh
Publication of CN102347290A publication Critical patent/CN102347290A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Packaging Frangible Articles (AREA)

Abstract

本发明公开了一种散热性能优良的芯片封装结构，该芯片封装结构主要包括金属引脚体、基板、芯片和封装体，其特征在于，所述的金属引脚体为芯片封装载体，其上设有基板，两者通过导线实现电连接，所述的基板上设有芯片，基板与芯片通过焊接工艺实现电连接，所述的封装体采用内、外双层结构设计，内层封装体用于封装金属引脚体、基板和芯片的主体部分，外层封装体用于封装芯片的裸露部分。本发明揭示了一种散热性能优良的芯片封装结构，该芯片封装结构中封装体采用双层结构设计，在确保良好封装性能的同时能有效提高芯片的散热性能，确保芯片的高效运行；同时，该芯片封装结构无需外置散热辅助装置，封装工艺实施简便，成本低，实用性能优良。

Description

一种散热性能优良的芯片封装结构
技术领域
本发明涉及一种芯片封装结构，尤其涉及一种有效提高芯片散热性能的芯片封装结构，属于芯片封装技术领域。
背景技术
芯片封装技术就是将芯片包裹起来，以避免芯片与外界接触，防止外界对芯片的损害的一种工艺技术。空气中的杂质和不良气体，乃至水蒸气都会腐蚀芯片上的精密电路，进而造成电学性能下降。不同的封装技术在制造工序和工艺方面差异很大，封装后对内存芯片自身性能的发挥也起到至关重要的作用。随着光电、微电制造工艺技术的飞速发展，电子产品始终在朝着更小、更轻、更便宜的方向发展，因此芯片元件的封装形式也不断得到改进。
现有的芯片封装结构中，芯片大多被包裹在注塑体中，主要通过与芯片连接的金属与外界进行热传递，散热能力有限，影响芯片运行的稳定性。
发明内容
针对上述需求，本发明提供了一种散热性能优良的芯片封装结构，该封装结构中封装体采用的内、外层结构设计能有效提高芯片封装结构的散热性能，且无需外置辅助装置，封装工艺实施简便，成本低，芯片运行状况良好。 
本发明是一种散热性能优良的芯片封装结构，该芯片封装结构主要包括金属引脚体、基板、芯片和封装体，其特征在于，所述的金属引脚体为芯片封装载体，其上设有基板，两者通过导线实现电连接，所述的基板上设有芯片，基板与芯片通过焊接工艺实现电连接，所述的封装体采用内、外双层结构设计，内层封装体用于封装金属引脚体、基板和芯片的主体部分，外层封装体用于封装芯片的裸露部分。
在本发明一较佳实施例中，所述的用于连接基板与芯片的焊接工艺可以是热压焊接法、超声波压焊法或是热超声焊接法。
在本发明一较佳实施例中，所述的内层封装体的主要原料为硅胶，制备时可混合一定比例的催化剂、粘结剂及功能性填料。
在本发明一较佳实施例中，所述的内层封装体在封装芯片时，部分芯片裸露在外，芯片裸露部分的高度占其总体高度的20%-30%。
在本发明一较佳实施例中，所述的外层封装体采用热喷涂工艺进行制备，一般采用喷淋工艺。
在本发明一较佳实施例中，所述的外层封装体的厚度为10-60um。
本发明揭示了一种散热性能优良的芯片封装结构，该芯片封装结构中封装体采用双层结构设计，在确保良好封装性能的同时能有效提高芯片的散热性能，确保芯片的高效运行；同时，该芯片封装结构无需外置散热辅助装置，封装工艺实施简便，成本低，实用性能优良。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明实施例散热性能优良的芯片封装结构的结构示意图；
附图中各部件的标记如下： 1、金属引脚体，2、基板，3、芯片，4、封装体，5、导线，6、内层封装体，7、外层封装体，8、导热杆，9、导热座。
具体实施方式
下面结合附图对本发明的较佳实施例进行详细阐述，以使本发明的优点和特征能更易于被本领域技术人员理解，从而对本发明的保护范围做出更为清楚明确的界定。
图1是本发明实施例散热性能优良的芯片封装结构的结构示意图；该芯片封装结构主要包括金属引脚体1、基板2、芯片3和封装体4，其特征在于，所述的金属引脚体1为芯片3封装载体，其上设有基板2，两者通过导线5实现电连接，所述的基板2上设有芯片3，基板2与芯片3通过焊接工艺实现电连接，所述的封装体4采用内、外双层结构设计，内层封装体6用于封装金属引脚体1、基板2和芯片3的主体部分，外层封装体7用于封装芯片3的裸露部分。
本发明中提及的散热性能优良的芯片封装结构中用于连接基板2与芯片3的焊接工艺可以是热压焊接法、超声波压焊法或是热超声焊接法，焊料可以选用锡或银，该工艺要求两者具有良好的稳定性和电连接性能；基板2可由覆铜板制成，基板2与金属引脚体1之间通过导热胶进行粘连，能有效提高基板2的散热性能。
 内层封装体6的主要原料为硅胶，制备时可混合一定比例的催化剂、粘结剂及功能性填料；同时，内层封装体6在封装芯片3时，部分芯片3裸露在外，芯片3裸露部分的高度占其总体高度的20%-30%，该结构有利于芯片3的散热；继而进行的外层封装体7的封装工艺主要作用是对裸露在外的芯片3进行保护，该工艺可以是热喷涂工艺，一般使用喷枪进行喷淋操作，喷淋时的温度控制在30℃-50℃，喷淋完毕后，在60℃-70℃条件下固化，所制得的外层封装体7的厚度为10-60um。
本发明揭示了一种散热性能优良的芯片封装结构,其特点是：该芯片封装结构中封装体采用双层结构设计，在确保良好封装性能的同时能有效提高芯片的散热性能，确保芯片的高效运行；同时，该芯片封装结构无需外置散热辅助装置，封装工艺实施简便，成本低，实用性能优良。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本领域的技术人员在本发明所揭露的技术范围内，可不经过创造性劳动想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书所限定的保护范围为准。

Claims (6)

1.一种散热性能优良的芯片封装结构，该芯片封装结构主要包括金属引脚体、基板、芯片和封装体，其特征在于，所述的金属引脚体为芯片封装载体，其上设有基板，两者通过导线实现电连接，所述的基板上设有芯片，基板与芯片通过焊接工艺实现电连接，所述的封装体采用内、外双层结构设计，内层封装体用于封装金属引脚体、基板和芯片的主体部分，外层封装体用于封装芯片的裸露部分。
2.根据权利要求1所述的散热性能优良的芯片封装结构，其特征在于，所述的用于连接基板与芯片的焊接工艺可以是热压焊接法、超声波压焊法或是热超声焊接法。
3.根据权利要求1所述的散热性能优良的芯片封装结构，其特征在于，所述的内层封装体的主要原料为硅胶，制备时可混合一定比例的催化剂、粘结剂及功能性填料。
4.根据权利要求3所述的散热性能优良的芯片封装结构，其特征在于，所述的内层封装体在封装芯片时，部分芯片裸露在外，芯片裸露部分的高度占其总体高度的20%-30%。
5.根据权利要求1所述的散热性能优良的芯片封装结构，其特征在于，所述的外层封装体采用热喷涂工艺进行制备，一般采用喷淋工艺。
6.根据权利要求5所述的散热性能优良的芯片封装结构，其特征在于，所述的外层封装体的厚度为10-60um。
CN2011102918599A 2011-09-30 2011-09-30 一种散热性能优良的芯片封装结构 Pending CN102347290A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011102918599A CN102347290A (zh) 2011-09-30 2011-09-30 一种散热性能优良的芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011102918599A CN102347290A (zh) 2011-09-30 2011-09-30 一种散热性能优良的芯片封装结构

Publications (1)

Publication Number Publication Date
CN102347290A true CN102347290A (zh) 2012-02-08

Family

ID=45545816

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011102918599A Pending CN102347290A (zh) 2011-09-30 2011-09-30 一种散热性能优良的芯片封装结构

Country Status (1)

Country Link
CN (1) CN102347290A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59117244A (ja) * 1982-12-24 1984-07-06 Hitachi Tokyo Electronics Co Ltd 半導体装置
CN1387252A (zh) * 2001-05-21 2002-12-25 矽品精密工业股份有限公司 具散热结构的半导体封装件
CN2729905Y (zh) * 2004-09-14 2005-09-28 威盛电子股份有限公司 具外露式散热件的半导体封装结构
TW200849515A (en) * 2007-06-13 2008-12-16 Siliconware Precision Industries Co Ltd Heat dissipation type package structure and fabrication method thereof
US20090302450A1 (en) * 2005-11-22 2009-12-10 Sony Corporation Semiconductor device and method of manufacturing semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59117244A (ja) * 1982-12-24 1984-07-06 Hitachi Tokyo Electronics Co Ltd 半導体装置
CN1387252A (zh) * 2001-05-21 2002-12-25 矽品精密工业股份有限公司 具散热结构的半导体封装件
CN2729905Y (zh) * 2004-09-14 2005-09-28 威盛电子股份有限公司 具外露式散热件的半导体封装结构
US20090302450A1 (en) * 2005-11-22 2009-12-10 Sony Corporation Semiconductor device and method of manufacturing semiconductor device
TW200849515A (en) * 2007-06-13 2008-12-16 Siliconware Precision Industries Co Ltd Heat dissipation type package structure and fabrication method thereof

Similar Documents

Publication Publication Date Title
JP3756691B2 (ja) 内燃機関用の樹脂封止形電子装置
CN101533814B (zh) 芯片级倒装芯片封装构造
CN108231603B (zh) 一种芯片封装体的制备方法以及芯片封装体
CN106098573A (zh) 半导体装置的制造方法
CN102231372B (zh) 多圈排列无载体ic芯片封装件及其生产方法
CN102347313A (zh) 一种集成电路芯片的封装结构
CN102831471A (zh) 一种新的接触式智能卡的封装方法
CN102368484A (zh) 一种多芯片集成电路封装结构
CN103295920B (zh) 非绝缘型功率模块及其封装工艺
CN102842549B (zh) 四方扁平无引脚的功率mosfet封装体
CN102231376A (zh) 多圈排列无载体双ic芯片封装件及其生产方法
CN102347290A (zh) 一种散热性能优良的芯片封装结构
CN102347246A (zh) 一种散热性能优良的芯片封装方法
CN204538022U (zh) 一种双芯片封装结构
CN201732781U (zh) 一种引线框架
CN102347293A (zh) 一种散热性能优良的芯片封装结构
CN208298814U (zh) 一种新型的大功率塑封保护器件
CN201345362Y (zh) 一种引线框架
CN202796930U (zh) 用于mosfet芯片的封装体
CN208478331U (zh) 用于sot/tsot封装的引线框架
CN203339143U (zh) 半导体装置
CN104157617B (zh) 芯片集成模块、芯片封装结构及芯片集成方法
CN102368493A (zh) 一种集成电路芯片的封装方法
CN203351586U (zh) 封装结构
CN202178252U (zh) 多圈排列无载体双ic芯片封装件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120208