CN102347313A - 一种集成电路芯片的封装结构 - Google Patents
一种集成电路芯片的封装结构 Download PDFInfo
- Publication number
- CN102347313A CN102347313A CN2011102918141A CN201110291814A CN102347313A CN 102347313 A CN102347313 A CN 102347313A CN 2011102918141 A CN2011102918141 A CN 2011102918141A CN 201110291814 A CN201110291814 A CN 201110291814A CN 102347313 A CN102347313 A CN 102347313A
- Authority
- CN
- China
- Prior art keywords
- integrated circuit
- packaging body
- chip
- encapsulating structure
- packaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明公开了一种集成电路芯片的封装结构,该集成电路芯片的封装结构主要包括电路板、芯片组、封装体和金属外壳,其特征在于,所述的芯片组电性连接于电路板上,并采用封胶封装,所述的封装体分为内、外两层,两层选用不同的封装工艺和材料进行制备,所述的内层封装体紧贴芯片组,该层采用热喷涂工艺进行制备,所述的外层封装体包附在内层封装体外,材料选用混合硅胶料,所述的金属外壳附着在封装体外,并与电路板电性连接。本发明揭示了一种集成电路芯片的封装结构,该封装结构中封装体特殊的材料和结构能有效屏蔽内部芯片产生的电磁波,降低电磁波危害,有效替代市面上通用的高性能金属外壳,降低封装成本,且工艺实施简便,市场前景广阔。
Description
技术领域
本发明涉及一种芯片的封装结构,尤其涉及一种能有效屏蔽电磁波辐射且封装性能优良的集成电路芯片的封装结构,属于芯片封装技术领域。
背景技术
在集成电路的制作中,芯片是通过晶圆制作、形成集成电路以及切割晶圆等步骤而获得。在晶圆的集成电路制作完成之后,由晶圆切割所形成的芯片可以向外电性连接到承载器上;其中,承载器可以是引脚架或是基板,而芯片可以采用打线结合或覆晶结合的方式电性连接至承载器。如果芯片和承载器是以打线结合的方式电性连接,则进入到填入封胶的制作步骤以构成芯片封装体。芯片封装技术就是将芯片包裹起来,以避免芯片与外界接触,防止外界对芯片的损害的一种工艺技术。空气中的杂质和不良气体,乃至水蒸气都会腐蚀芯片上的精密电路,进而造成电学性能下降。不同的封装技术在制造工序和工艺方面差异很大,封装后对内存芯片自身性能的发挥也起到至关重要的作用。随着光电、微电制造工艺技术的飞速发展,电子产品始终在朝着更小、更轻、更便宜的方向发展,因此芯片元件的封装形式也不断得到改进。
随着人们对电子产品功能要求的不断提高,制造功能强大的高频芯片逐渐成为当今研究的重要课题。高频芯片在工作运行中会释放一定量的电磁波,电磁波透过封装体向外界释放,容易造成周边电子产品的电磁波干扰,影响其他电子产品的正常运行。
发明内容
针对上述需求,本发明提供了一种集成电路芯片的封装结构,该封装结构设计合理,芯片封装易于实施;同时,该封装结构具有良好的电磁波屏蔽功能,其封装体特殊的材料和结构能有效阻隔电磁波,降低其对周边电子产品的影响。
本发明是一种集成电路芯片的封装结构,该集成电路芯片的封装结构主要包括电路板、芯片组、封装体和金属外壳,其特征在于,所述的芯片组电性连接于电路板上,并采用封胶封装,所述的封装体分为内、外两层,两层选用不同的封装工艺和材料进行制备,所述的内层封装体紧贴芯片组,该层采用热喷涂工艺进行制备,所述的外层封装体包附在内层封装体外,材料选用混合硅胶料,所述的金属外壳附着在封装体外,并与电路板电性连接。
在本发明一较佳实施例中,所述的芯片组采用覆晶的方式电连接于电路板上。
在本发明一较佳实施例中,所述的内层封装体的材料由粘结剂、固化剂和稀释剂按一定比例配制而成。
在本发明一较佳实施例中,所述的内层封装体的热喷涂工艺主要通过喷枪喷淋工艺实现。
在本发明一较佳实施例中,所述的内层封装体的厚度一般为40-100um。
在本发明一较佳实施例中,所述的外层封装体材料的主要成分为硅胶,其内混合一定比例的金属纤维丝。
在本发明一较佳实施例中,所述的金属纤维丝含量占外层封装体总量的1.5%-2.5%。
在本发明一较佳实施例中,所述的金属纤维丝一般选用含铜、镍、钛的合金或是不锈钢材料。
在本发明一较佳实施例中,所述的金属纤维丝的丝径为3-8um。
本发明揭示了一种集成电路芯片的封装结构,该封装结构中封装体特殊的材料和结构能有效屏蔽内部芯片产生的电磁波,降低电磁波危害,有效替代市面上通用的高性能金属外壳,降低封装成本,且工艺实施简便,市场前景广阔。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是本发明实施例集成电路芯片的封装结构的结构示意图;
附图中各部件的标记如下: 1、电路板,2、芯片组,3、封装体,4、金属外壳,5、内层封装体,6、外层封装体。
具体实施方式
下面结合附图对本发明的较佳实施例进行详细阐述,以使本发明的优点和特征能更易于被本领域技术人员理解,从而对本发明的保护范围做出更为清楚明确的界定。
图1是本发明实施例集成电路芯片的封装结构的结构示意图;该集成电路芯片的封装结构主要包括电路板1、芯片组2、封装体3和金属外壳4,其特征在于,所述的芯片组2电连接于电路板1上,并采用封胶封装,所述的封装体3分为内、外两层,两层选用不同的封装工艺和材料进行制备,所述的内层封装体5紧贴芯片组2,该层采用热喷涂工艺进行制备,所述的外层封装体6包附在内层封装体5外,材料选用混合硅胶料,所述的金属外壳4附着在封装体外3,并与电路板1电性连接。
本发明提及的集成电路芯片的封装结构中芯片组2采用覆晶的方式,以锡块作为芯片的实体接触点,使芯片电性连接在电路板1上。
内层封装体5的材料由粘结剂、固化剂和稀释剂配制而成,其百分含量配比为60%-80%:15%-40%:5%-15%;内层封装体5材料配制完成后,采用热喷涂工艺对芯片组2进行封装;该工艺可以是喷枪喷淋工艺,喷淋温度控制在40℃-60℃,喷淋完毕后,使用UV光照射一定时长使内层封装体5固化;内层封装体5固化后的厚度一般为40-100um;内层封装体5的主要作用是对芯片组2起保护作用,防止外层封装体6内的金属纤维丝影响芯片组2的封装效果,同时,有利于提高芯片封装的稳定性。
外层封装体6材料的主要成分为硅胶,其内混合一定比例的金属纤维丝;该金属纤维丝含量占外层封装体6总量的1.5%-2.5%;金属纤维丝一般选用含铜、镍、钛的合金或是不锈钢材料,丝径为3-8um;金属纤维丝能有效遮蔽电磁波辐射,特别是对于一些高频芯片工作时产生的电磁波,具有良好的阻隔作用,能够对封装体周边的电子装置起到良好的保护作用。
金属外壳4附着在封装体外3表面,其厚度一般为0.1-0.2mm,材料可以是铜或铝合金,通过点焊或是激光焊的方式与电路板电性连接。
本发明揭示了一种集成电路芯片的封装结构,其特点是:该封装结构中封装体特殊的材料和结构能有效屏蔽内部芯片产生的电磁波,降低电磁波危害,有效替代市面上通用的高性能金属外壳,降低封装成本,且工艺实施简便,市场前景广阔。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本领域的技术人员在本发明所揭露的技术范围内,可不经过创造性劳动想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应该以权利要求书所限定的保护范围为准。
Claims (9)
1.一种集成电路芯片的封装结构,该集成电路芯片的封装结构主要包括电路板、芯片组、封装体和金属外壳,其特征在于,所述的芯片组电性连接于电路板上,并采用封胶封装,所述的封装体分为内、外两层,两层选用不同的封装工艺和材料进行制备,所述的内层封装体紧贴芯片组,该层采用热喷涂工艺进行制备,所述的外层封装体包附在内层封装体外,材料选用混合硅胶料,所述的金属外壳附着在封装体外,并与电路板电性连接。
2.根据权利要求1所述的集成电路芯片的封装结构,其特征在于,所述的芯片组采用覆晶的方式电连接于电路板上。
3.根据权要求1所述的集成电路芯片的封装结构,其特征在于,所述的内层封装体的材料由粘结剂、固化剂和稀释剂按一定比例配制而成。
4.根据权利要求3所述的集成电路芯片的封装结构,其特征在于,所述的内层封装体的热喷涂工艺主要通过喷枪喷淋工艺实现。
5.根据权利要求3所述的集成电路芯片的封装结构,其特征在于,所述的内层封装体的厚度一般为40-100um。
6.根据权利要求1所述的集成电路芯片的封装结构,其特征在于,所述的外层封装体材料的主要成分为硅胶,其内混合一定比例的金属纤维丝。
7.根据权利要求6所述的集成电路芯片的封装结构,其特征在于,所述的金属纤维丝含量占外层封装体总量的1.5%-2.5%。
8.根据权利要求7所述的集成电路芯片的封装结构,其特征在于,所述的金属纤维丝一般选用含铜、镍、钛的合金或是不锈钢材料。
9.根据权利要求8所述的集成电路芯片的封装结构,其特征在于,所述的金属纤维丝的丝径为3-8um。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011102918141A CN102347313A (zh) | 2011-09-30 | 2011-09-30 | 一种集成电路芯片的封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011102918141A CN102347313A (zh) | 2011-09-30 | 2011-09-30 | 一种集成电路芯片的封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102347313A true CN102347313A (zh) | 2012-02-08 |
Family
ID=45545825
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011102918141A Pending CN102347313A (zh) | 2011-09-30 | 2011-09-30 | 一种集成电路芯片的封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102347313A (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102664172A (zh) * | 2012-05-17 | 2012-09-12 | 浙江大学 | 功率模块的封装结构 |
CN107452696A (zh) * | 2017-08-10 | 2017-12-08 | 华进半导体封装先导技术研发中心有限公司 | 电磁屏蔽封装体以及制造方法 |
CN109461665A (zh) * | 2018-10-31 | 2019-03-12 | 科化新材料泰州有限公司 | 提高环氧树脂组合物封装的半导体器件可靠性的方法 |
CN110518002A (zh) * | 2019-07-26 | 2019-11-29 | 通富微电子股份有限公司 | 封装结构的形成方法 |
CN110534442A (zh) * | 2019-07-26 | 2019-12-03 | 通富微电子股份有限公司 | 封装结构的形成方法 |
WO2021017896A1 (en) * | 2019-07-26 | 2021-02-04 | Tongfu Microelectronics Co., Ltd. | Packaging structure and fabrication method thereof |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1444273A (zh) * | 2002-03-08 | 2003-09-24 | 株式会社日立制作所 | 电子装置 |
US6649446B1 (en) * | 2001-11-29 | 2003-11-18 | Clarisay, Inc. | Hermetic package for multiple contact-sensitive electronic devices and methods of manufacturing thereof |
DE102007035608A1 (de) * | 2007-07-30 | 2009-02-05 | Infineon Technologies Ag | Halbleitermodul mit Weichvergussschicht und Verfahren zur Herstellung desselben |
US7723162B2 (en) * | 2002-03-22 | 2010-05-25 | White Electronic Designs Corporation | Method for producing shock and tamper resistant microelectronic devices |
CN102064141A (zh) * | 2010-04-29 | 2011-05-18 | 日月光半导体制造股份有限公司 | 具有遮蔽电磁干扰的半导体装置封装件 |
-
2011
- 2011-09-30 CN CN2011102918141A patent/CN102347313A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6649446B1 (en) * | 2001-11-29 | 2003-11-18 | Clarisay, Inc. | Hermetic package for multiple contact-sensitive electronic devices and methods of manufacturing thereof |
CN1444273A (zh) * | 2002-03-08 | 2003-09-24 | 株式会社日立制作所 | 电子装置 |
US7723162B2 (en) * | 2002-03-22 | 2010-05-25 | White Electronic Designs Corporation | Method for producing shock and tamper resistant microelectronic devices |
DE102007035608A1 (de) * | 2007-07-30 | 2009-02-05 | Infineon Technologies Ag | Halbleitermodul mit Weichvergussschicht und Verfahren zur Herstellung desselben |
CN102064141A (zh) * | 2010-04-29 | 2011-05-18 | 日月光半导体制造股份有限公司 | 具有遮蔽电磁干扰的半导体装置封装件 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102664172A (zh) * | 2012-05-17 | 2012-09-12 | 浙江大学 | 功率模块的封装结构 |
CN107452696A (zh) * | 2017-08-10 | 2017-12-08 | 华进半导体封装先导技术研发中心有限公司 | 电磁屏蔽封装体以及制造方法 |
CN107452696B (zh) * | 2017-08-10 | 2019-11-01 | 华进半导体封装先导技术研发中心有限公司 | 电磁屏蔽封装体以及制造方法 |
CN109461665A (zh) * | 2018-10-31 | 2019-03-12 | 科化新材料泰州有限公司 | 提高环氧树脂组合物封装的半导体器件可靠性的方法 |
CN110518002A (zh) * | 2019-07-26 | 2019-11-29 | 通富微电子股份有限公司 | 封装结构的形成方法 |
CN110534442A (zh) * | 2019-07-26 | 2019-12-03 | 通富微电子股份有限公司 | 封装结构的形成方法 |
WO2021017896A1 (en) * | 2019-07-26 | 2021-02-04 | Tongfu Microelectronics Co., Ltd. | Packaging structure and fabrication method thereof |
CN110534442B (zh) * | 2019-07-26 | 2023-03-14 | 通富微电子股份有限公司 | 封装结构的形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102347313A (zh) | 一种集成电路芯片的封装结构 | |
TWI452665B (zh) | 具防靜電破壞及防電磁波干擾之封裝件及其製法 | |
US8536684B2 (en) | Method of assembling shielded integrated circuit device | |
CN106816431B (zh) | 一种电磁屏蔽封装结构及其制造方法 | |
CN105870109B (zh) | 一种2.5d集成封装半导体器件及其加工方法 | |
WO2018224051A1 (zh) | 一种防电磁干扰的射频模块及其实现方法 | |
CN207320103U (zh) | 半导体封装 | |
TW201104761A (en) | Semiconductor device and method of forming shielding layer after encapsulation and grounded through interconnect structure | |
TW201013881A (en) | Semiconductor device and method for manufacturing same | |
US10600743B2 (en) | Ultra-thin thermally enhanced electro-magnetic interference shield package | |
TW201041054A (en) | Electronic component manufacturing method and packaging structure thereof | |
CN101800215A (zh) | 无线通讯模组封装构造 | |
CN105826458A (zh) | 一种带金属围坝的dpc陶瓷基板制备方法 | |
CN102368494A (zh) | 一种抗电磁干扰的芯片封装结构 | |
CN105870106A (zh) | 一种射频滤波模块的封装结构及其封装工艺 | |
CN208284471U (zh) | 一种防电磁干扰的射频模块结构 | |
CN110797325A (zh) | 一种具有电磁屏蔽功能的封装结构及其封装方法 | |
KR20110020548A (ko) | 반도체 패키지 및 그의 제조방법 | |
CN102231372B (zh) | 多圈排列无载体ic芯片封装件及其生产方法 | |
CN102368484A (zh) | 一种多芯片集成电路封装结构 | |
CN104409447A (zh) | 包含嵌入式电容器的半导体封装件及其制备方法 | |
CN209169126U (zh) | 一种芯片封装结构 | |
CN102368493A (zh) | 一种集成电路芯片的封装方法 | |
CN102364666A (zh) | 一种抗电磁干扰的芯片封装方法 | |
KR101999295B1 (ko) | 전자파 보호층을 갖는 전자 장치 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120208 |