CN209169126U - 一种芯片封装结构 - Google Patents
一种芯片封装结构 Download PDFInfo
- Publication number
- CN209169126U CN209169126U CN201821838825.0U CN201821838825U CN209169126U CN 209169126 U CN209169126 U CN 209169126U CN 201821838825 U CN201821838825 U CN 201821838825U CN 209169126 U CN209169126 U CN 209169126U
- Authority
- CN
- China
- Prior art keywords
- chip
- packaging structure
- substrate
- wafer
- shielding construction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
本实用新型公开了一种芯片封装结构，包括：基板；散热层，设置于所述基板的一侧表面；晶圆，设置于所述散热层的远离基板的一侧；屏蔽结构，固定安装于所述基板上并罩于所述晶圆的外围，所述屏蔽结构与所述晶圆之间形成空腔。本实用新型的芯片封装结构，散热性能好，安全可靠。同时，通过设置屏蔽结构，不仅可以对晶圆表面的电路结构起到保护作用，增强芯片封装结构的可靠性，同时屏蔽结构具有抗电磁干扰能力，可以有效防止芯片封装结构在工作中受到电磁波的干扰，确保了芯片封装结构的控制系统的工作稳定性，提高了芯片封装结构的使用安全性。
Description
技术领域
本实用新型涉及电子技术领域，尤其是涉及一种芯片封装结构。
背景技术
由于半导体产业的高速发展，半导体芯片为了满足系统需求其功耗不断提高，散热变得越来越困难。于此同时随着半导体产业上升到国家战略高度，对芯片的安全性能也提出了新的挑战。目前，芯片散热性及安全性能决定了芯片的可靠性。当系统满负荷运转时，芯片如不能及时散热或者安全性能不可靠，相关系统将停机，严重时将会造成无法估量的后果。
实用新型内容
本实用新型的主要目的在于提供一种芯片封装结构，以克服现有技术中的不足。为实现前述实用新型目的，本实用新型采用的技术方案包括：
本实用新型实施例提供了一种芯片封装结构，包括：
基板；
散热层，设置于所述基板的一侧表面；
晶圆，设置于所述散热层的远离基板的一侧；
屏蔽结构，固定安装于所述基板上并罩于所述晶圆的外围，所述屏蔽结构与所述晶圆之间形成空腔。
与现有技术相比，本实用新型的有益效果包括：
本实用新型实施例提供的芯片封装结构，散热性能好，安全可靠。通过在基板与晶圆之间设置散热层，可以大幅度提高芯片的散热性能，缓冲芯片在高温工作环境下膨胀产生的应力，确保芯片封装结构的可靠性。同时，通过设置屏蔽结构，不仅可以对晶圆表面的电路结构起到保护作用，增强芯片封装结构的可靠性，同时屏蔽结构具有抗电磁干扰能力，可以有效防止芯片封装结构在工作中受到电磁波的干扰，确保了芯片封装结构的控制系统的工作稳定性，提高了芯片封装结构的使用安全性。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本实用新型一典型实施方式中芯片封装结构的剖视图；
图2是本实用新型一典型实施方式中屏蔽结构的俯视图；
图3是本实用新型一典型实施方式中屏蔽结构的左视图；
图4是本实用新型一典型实施方式中屏蔽结构的主视图。
附图标记：
基板10、导热层20、粘结层30、晶圆40、引线50、屏蔽罩与晶圆之间的腔体60、屏蔽结构70、塑封外壳80、屏蔽结构支撑架的厚度w、屏蔽结构顶盖的厚度h1、屏蔽结构支撑架的高度h2。
具体实施方式
鉴于现有技术中的不足，本案实用新型人经长期研究和大量实践，得以提出本实用新型的技术方案。如下将对该技术方案、其实施过程及原理等作进一步的解释说明。
本实用新型实施例提供的一种芯片封装结构，包括：
基板；
散热层，设置于所述基板的一侧表面；
晶圆，设置于所述散热层的远离基板的一侧；
屏蔽结构，固定安装于所述基板上并罩于所述晶圆的外围，所述屏蔽结构与所述晶圆之间形成空腔。
在一些实施方案中，所述散热层包括导热层和粘结层，所述晶圆通过粘结层与导热层相连。
在一些较为优选的实施方案中，所述粘结层包括胶膜和/或粘结剂。
进一步地，所述粘结层包括含银导电胶。
在一些较为优选的实施方案中，所述导热层包括金属材质导热层。
进一步地，所述导热层包括铝合金材料件。
在一些实施方案中，所述屏蔽结构为金属屏蔽罩，所述金属屏蔽罩的表面具有导电漆。
进一步地，所述金属屏蔽罩选用铜材料件。
进一步地，所述导电漆包括含锡的油漆涂料。
在一些实施方案中，所述晶圆和基板之间设有连接线，所述晶圆和基板之间电连接。
在一些实施方案中，所述屏蔽结构与所述基板之间共地连接。
在一些实施方案中，所述芯片封装结构还包括塑封外壳，所述塑封外壳设置在所述基板上且罩在屏蔽结构外。
在一些实施方案中，所述屏蔽结构包括顶盖和支撑架，所述顶盖的厚度为0.5-1mm，所述支撑架的厚度为2-5mm，所述支撑架的高度为5-10mm。
以下通过实施例进一步详细说明本实用新型的技术方案。然而，所选的实施例仅用于说明本实用新型，而不限制本实用新型的范围。
请参见图1-图3，本实用新型实施例的芯片封装结构可用于大功率、高安全性的系统应用中。
如图1所示，根据本实用新型实施例的芯片封装结构，包括：基板10、导热层20、粘结层30、晶圆40、引线50、屏蔽罩与晶圆之间的腔体60、屏蔽结构70和塑封外壳80。其中基板10对晶圆40起到支撑的作用，可选地，基板10的材料可以为铝、铜或者金属陶瓷。优选地，基板10为铝基板，相比于铜和金属陶瓷，铝基板能够将热阻降至最低，使铝基板具有极好的热传导性能，加快芯片封装结构的散热速度，降低芯片封装结构在运行中的温度。进一步地，铝基板更加适应于SMT工艺，可以实现芯片封装结构自动化装配，而且铝基板机械性能优良，具有更高的机械持久力，可以延长芯片封装结构的使用寿命。
如图1所示，晶圆40通过粘结层30与导热层20固定在基板10的表面上。可选地，粘结层30为胶膜，也可为粘结剂。优选地，粘结层30为含银导电胶，俗称银胶。可选地，导热层20为热阻小的金属层。优选地，导热层20为铝合金材料件。具体而言，晶圆40表面设有焊盘，并设置有电路结构，晶圆40通过粘结层30与导热层20固定在基板10的表面，如图1所示，在本实用新型的一些示例中，芯片封装结构包括引线50，引线50将晶圆40表面的焊盘和基板10上对应的焊盘导通连接，完成晶圆40与基板10的电连接。
屏蔽结构70外罩在晶圆40上，其中屏蔽结构70屏蔽结构为金属屏蔽罩。所述金属屏蔽罩为铜材料件，所述铜材料件表面喷有一层导电漆。所述导电漆为含锡的油漆涂料。由此可知，屏蔽结构70对晶圆40表面的线路结构起到保护的作用，并且能防止晶圆40裸露在外电路结构被电磁波信号干扰，大幅度提升芯片封装结构的使用安全性。需要进行说明的是，屏蔽结构70与晶圆40之间不能相互接触，晶圆40与屏蔽结构70相互接触会导致芯片封装结构出现短路，进而破坏晶圆40表面的电路结构。
如图1所示，塑封外壳80设在基板10上且外罩在屏蔽结构70上。塑封外壳80将晶圆40、引线50、屏蔽罩与晶圆之间的腔体60、屏蔽结构70封装起来，对芯片封装结构起到保护的作用。例如，进行芯片封装结构的装配时，首先电镀一层铝合金材料件20于基板10上，然后在导热层20即铝合金材料件上设置粘结层30，然后把晶圆40通过粘结层30固定在基板10上，然后采用引线50连接在晶圆40和基板10之间，实现晶圆40与基板10的电连接。然后在真空环境下将屏蔽结构70通过SMT焊接的方式固定在基板10表面，最后用塑封外壳80将整个芯片封装结构进行封装，完成芯片封装结构的装配。
根据本实用新型实施例的芯片封装结构，通过在晶圆40上设置屏蔽结构70，可以对晶圆40表面的电路结构起到保护作用，可以屏蔽外来干扰电磁波信号，进而提高芯片封装结构的安全性与可靠性，确保了芯片封装结构的控制系统的工作稳定性和使用安全性。
屏蔽结构70外罩在晶圆40上且固定在基板10上。具体而言，屏蔽结构70用于保护晶圆40表面的电路结构并能有效屏蔽电磁波信号干扰。进行芯片封装结构的装配时，屏蔽结构70外罩在晶圆40上，屏蔽结构70可以通过SMT焊接等固定方式与基板10固定在一起。屏蔽结构70与晶圆40之间不直接接触，屏蔽结构70与晶圆40之间的空间内是真空环境。进一步地，在加工生产芯片封装结构时，需要在真空环境下将屏蔽结构70外罩在晶圆40上且固定在基板10上后，利用塑料材料一体加工出塑封外壳80，从而便于芯片封装结构的加工成型。
屏蔽结构70为金属件并与基板10共地连接。在本实用新型的一些实施例中，将金属材质的屏蔽结构70设置成平板，屏蔽结构70与基板10之间共地连接。
屏蔽结构70设置成金属件，将屏蔽结构70与基板10采用共地连接，可以使整个芯片封装结构有一个公共的零电位基准面，为干扰电压提供低阻抗通路，避免因静电感应产生的电压击穿芯片封装结构，起到防护电磁干扰的作用，防止电磁干扰影响芯片封装结构的正常工作，提升芯片封装结构的使用安全性和可靠性。
屏蔽结构70包括顶盖和支撑架，如图2-4所示，图2是屏蔽结构的俯视图，屏蔽结构支撑架的厚度w范围在2-5mm，图3是屏蔽结构的左视图，图4是屏蔽结构的主视图，屏蔽结构70的侧面优选是长方体结构，四个侧面的尺寸均一，屏蔽结构顶盖的厚度h1范围在0.5-1mm、屏蔽结构支撑架的高度h2范围在5-10mm。经多次试验结果验证，当屏蔽结构70顶盖的厚度为0.5-1mm时，屏蔽结构70的防电磁干扰的效果最好。进一步地，屏蔽结构70采用铜制材料，屏蔽结构70为铜材料件。铜材料件的屏蔽结构70可以更好的吸收电磁波辐射，可以起到更好的防电磁干扰的效果。
进行芯片封装结构的装配时，首先电镀一层导热层20即铝合金材料件于基板10上，然后在导热层20上点粘结层30，然后把晶圆40通过粘结层30固定在基板10上，然后采用引线50连接在晶圆40和基板10之间，实现晶圆40与基板10的电连接。然后在真空环境下将屏蔽结构70通过SMT焊接的方式固定在基板10表面，最后用塑封外壳80将整个芯片封装结构进行封装，完成芯片封装结构的装配。
根据本实用新型实施例的芯片封装结构，通过在粘结层30下设置导热层20即铝合金材料件，不仅可以缓冲晶圆40因温度变化导致形变而产生的应力，而且还能大步幅提高整个封装结构的散热性能。
根据本实用新型实施例的芯片封装结构，通过在晶圆40上设置铜制材料的屏蔽结构70，不仅可以对晶圆40表面的电路结构起到保护作用，增强芯片封装结构的可靠性，同时也可以使屏蔽结构70具有抗电磁干扰能力，可以有效防止芯片封装结构在工作中受到电磁波的干扰，确保了芯片封装结构的控制系统的工作稳定性，提高了芯片封装结构的使用安全性。
应当理解，以上所述的仅是本实用新型的一些实施方式，应当指出，对于本领域的普通技术人员来说，在不脱离本实用新型的创造构思的前提下，还可以做出其它变形和改进，这些都属于本实用新型的保护范围。
Claims (10)
1.一种芯片封装结构，其特征在于，包括：
基板；
散热层，设置于所述基板的一侧表面；
晶圆，设置于所述散热层的远离基板的一侧；
屏蔽结构，固定安装于所述基板上并罩于所述晶圆的外围，所述屏蔽结构与所述晶圆之间形成空腔。
2.根据权利要求1所述的芯片封装结构，其特征在于：所述散热层包括导热层和粘结层，所述晶圆通过粘结层与导热层相连。
3.根据权利要求2所述的芯片封装结构，其特征在于：所述粘结层包括胶膜和/或粘结剂。
4.根据权利要求2所述的芯片封装结构，其特征在于：所述导热层包括金属材质导热层。
5.根据权利要求1所述的芯片封装结构，其特征在于：所述屏蔽结构为金属屏蔽罩，所述金属屏蔽罩的表面具有导电漆。
6.根据权利要求5所述的芯片封装结构，其特征在于：所述金属屏蔽罩选用铜材料件；和/或，所述导电漆包括含锡的油漆涂料。
7.根据权利要求1所述的芯片封装结构，其特征在于：所述晶圆和基板之间设有连接线，所述晶圆和基板之间电连接。
8.根据权利要求1所述的芯片封装结构，其特征在于：所述屏蔽结构与所述基板之间共地连接。
9.根据权利要求1所述的芯片封装结构，其特征在于：所述芯片封装结构还包括塑封外壳，所述塑封外壳设置在所述基板上且罩在屏蔽结构外。
10.根据权利要求1所述的芯片封装结构，其特征在于：所述屏蔽结构包括顶盖和支撑架，所述顶盖的厚度为0.5-1mm，所述支撑架的厚度为2-5mm，所述支撑架的高度为5-10mm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201821838825.0U CN209169126U (zh) | 2018-11-08 | 2018-11-08 | 一种芯片封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201821838825.0U CN209169126U (zh) | 2018-11-08 | 2018-11-08 | 一种芯片封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN209169126U true CN209169126U (zh) | 2019-07-26 |
Family
ID=67337145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201821838825.0U Active CN209169126U (zh) | 2018-11-08 | 2018-11-08 | 一种芯片封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN209169126U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109273418A (zh) * | 2018-11-08 | 2019-01-25 | 中国科学院苏州纳米技术与纳米仿生研究所南昌研究院 | 一种芯片封装结构及方法 |
| WO2021047078A1 (zh) * | 2019-09-10 | 2021-03-18 | 深圳第三代半导体研究院 | 一种压接式功率开关模块及其制备方法 |
-
2018
- 2018-11-08 CN CN201821838825.0U patent/CN209169126U/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109273418A (zh) * | 2018-11-08 | 2019-01-25 | 中国科学院苏州纳米技术与纳米仿生研究所南昌研究院 | 一种芯片封装结构及方法 |
| WO2021047078A1 (zh) * | 2019-09-10 | 2021-03-18 | 深圳第三代半导体研究院 | 一种压接式功率开关模块及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7009288B2 (en) | Semiconductor component with electromagnetic shielding device | |
| US6956741B2 (en) | Semiconductor package with heat sink | |
| US7271479B2 (en) | Flip chip package including a non-planar heat spreader and method of making the same | |
| US8269320B2 (en) | Integrated circuit package system for electromagnetic isolation and method for manufacturing thereof | |
| JP4437919B2 (ja) | 電子部品パッケージ用ｅｍｉ遮蔽 | |
| US8310045B2 (en) | Semiconductor package with heat dissipation devices | |
| US6093960A (en) | Semiconductor package having a heat spreader capable of preventing being soldered and enhancing adhesion and electrical performance | |
| US20040070055A1 (en) | Ground plane for exposed package | |
| US5905299A (en) | Thermally enhanced thin quad flatpack package | |
| CN105792504B (zh) | 一种具有屏蔽措施的pcb空穴埋置装置及制备工艺 | |
| US20110309481A1 (en) | Integrated circuit packaging system with flip chip mounting and method of manufacture thereof | |
| CN209169126U (zh) | 一种芯片封装结构 | |
| US20040004281A1 (en) | Semiconductor package with heat sink | |
| CN116705771A (zh) | 一种塑封可靠性散热增强型电磁屏蔽结构及其封装方法 | |
| CN109273418A (zh) | 一种芯片封装结构及方法 | |
| KR101064531B1 (ko) | 전자 부품 및 그 제조 방법 | |
| JPH09199629A (ja) | 半導体装置 | |
| CN215451393U (zh) | 半导体封装结构 | |
| JPH04249353A (ja) | 樹脂封止型半導体装置 | |
| CN103050454A (zh) | 堆迭封装构造 | |
| TW201214650A (en) | Chip package having fully covering shield connected to GND ball | |
| JPH04206554A (ja) | 半導体装置 | |
| CN109326572A (zh) | 一种新型to-220型半导体封装结构 | |
| US20120326284A1 (en) | Integrated circuit packaging system with thermal emission and method of manufacture thereof | |
| CN218827096U (zh) | 一种封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 330000 No.278 luozhu Road, Xiaolan economic and Technological Development Zone, Nanchang County, Nanchang City, Jiangxi Province Patentee after: Jiangxi Nanotechnology Research Institute Address before: 330200 building 15, Xiaolan innovation and entrepreneurship base, No. 266, Huiren Avenue, Nanchang City, Jiangxi Province Patentee before: NANCHANG INSTITUTE, SUZHOU INSTITUTE OF NANO-TECH AND NANO-BIONICS, CAS |
|
| CP03 | Change of name, title or address |