CN105792504B - 一种具有屏蔽措施的pcb空穴埋置装置及制备工艺 - Google Patents

一种具有屏蔽措施的pcb空穴埋置装置及制备工艺 Download PDF

Info

Publication number
CN105792504B
CN105792504B CN201610118385.0A CN201610118385A CN105792504B CN 105792504 B CN105792504 B CN 105792504B CN 201610118385 A CN201610118385 A CN 201610118385A CN 105792504 B CN105792504 B CN 105792504B
Authority
CN
China
Prior art keywords
substrate
shielding
hole
embedding
void area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610118385.0A
Other languages
English (en)
Other versions
CN105792504A (zh
Inventor
王振轩
卢立东
蔡萌
杨艳红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 54 Research Institute
Original Assignee
CETC 54 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 54 Research Institute filed Critical CETC 54 Research Institute
Priority to CN201610118385.0A priority Critical patent/CN105792504B/zh
Publication of CN105792504A publication Critical patent/CN105792504A/zh
Application granted granted Critical
Publication of CN105792504B publication Critical patent/CN105792504B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种具有屏蔽措施的PCB空穴埋置装置及制备工艺。主要解决由于现有埋置技术未采取屏蔽措施而导致的抗干扰性能和可靠性差的问题。本发明包括：选取底层基板并刻蚀互联线，在空穴区制作焊盘，在底层制作标准信号的线路引出孔及实心散热孔柱阵列；制作中间层基板，并进行线路刻蚀、钻孔和电镀，制作过孔隔离墙阵列；顶层盖板制作，在空穴区保留完整的地平面，并制作接地的实心散热孔柱阵列；将有源器件、无源器件及芯片放置在空穴区域的底层焊盘处并进行焊接；采用金属薄膜盖子将电路模块和互联线罩住，实现直接屏蔽；从底部基板预留的孔灌入绝缘导热胶；在金属薄膜盖子外面涂覆屏蔽涂料；将所有层压合在一起，构成封闭的空穴埋置电路板。本发明采取了多重屏蔽措施，提高了整体系统的电磁兼容性能和可靠性。

Description

一种具有屏蔽措施的PCB空穴埋置装置及制备工艺
技术领域
本发明涉及微电子行业封装技术领域，尤其涉及一种具有屏蔽措施的高可靠性空穴埋置工艺。
背景技术
在普通PCB板的焊接中，通常将所有器件焊接在表层，这种焊接方法简便可行。但是伴随着当今电磁环境日趋复杂，以及PCB板上每个器件对周围环境形成的电磁干扰，严重影响了附近芯片或者系统的工作和性能。为此，我们设计了埋置工艺，将元件、芯片以及焊接埋入PCB板内，使PCB表层的器件尽量少，缩短元件之间的连接路径，降低传输损失，使电子设备的性能得到提高。
埋置技术的产生是随着当今信息化水平飞速发展而被提出的。例如：便携设备的大量出现需要进一步轻薄短小化，提高封装密度；高频应用需要短布线，减少寄生效应等等。如图1所示，现有埋置工艺包括：底层基板10，底层基板互联线12，中间层基板20，空穴区22，顶层基板30和电子元件40。这里电子元件40包括有源元件、无源元件和/或芯片，电子元件40根据具体的器件类型采用对应的技术连接到底层基板10上的互联线12上，其中，无源元件使用标准SMT装置，有源元件采用裸片倒装焊接或者超薄的CSP封装进行焊接，焊接好元器件后，将顶层基板30、焊接好电子元件40的带有空穴区22的中间层基板20和底层基板10依次对准层压在一起，实现了将电子元件40在PCB板中的埋置。该技术的发展为便携式设备的小型化和高性能化提供了有力的支撑。
然而，在现有的埋置工艺中，未添加任何屏蔽措施，使系统的抗干扰性在环境变化时有较大的影响，同时，电子设备或者电路板由于机械过程或有源元件与底层基板之间的总体温度膨胀特性不匹配的原因容易导致埋置的元器件或芯片变形，使系统的可靠性变差。
发明内容
为解决上述现有埋置工艺的不足，本发明提供了一种具有屏蔽措施的高可靠性空穴埋置工艺，通过在埋置过程中增加屏蔽层和屏蔽线，以提高整体系统的电磁兼容性能和可靠性。
为实现上述目的，本发明提供了一种具有屏蔽措施的PCB板空穴埋置装置，包括自下至上依次设置的底层基板、中间层基板和顶层基板，电子元件设置在中间层基板的空穴区内，在电子器件下方的底层基板上设置有互联线；其特征在于：还包括设置在中间层基板的空穴区内用于将电子器件和互联线罩住的金属屏蔽壳，金属屏蔽壳的下边缘处采用接地焊接。
优选地，在金属屏蔽壳之外的中间层基板的空穴区内填充有屏蔽涂料。
优选地，在空穴区周边的中间层基板内设置有接地的过孔隔离墙阵列。
优选地，在底层基板和顶层基板上均设置有多个用于填充散热金属实心柱的孔。
优选地，在金属屏蔽壳围合而成的区域内填充有绝缘导热胶。
一种具有屏蔽措施的PCB板空穴埋置装置的制备工艺，其特征在于，包括以下步骤：
(1)在底层基板上刻蚀埋置电子器件所在层的互联线，在互联线位置制作焊盘，并在底层基板钻孔；
(2)在中间层基板上埋置电子器件的区域加工空穴；
(3)将包括有源元件、无源元件及芯片的电子器件配装在所述中间层基板空穴区域的底层基板的焊盘处；
(4)采用金属薄膜制成的金属屏蔽壳将电子器件和互联线罩住，金属屏蔽壳的下边缘处采用接地焊接，实现直接屏蔽；
(5)压入中间层基板，并将所述金属薄膜盖子以外的区域涂覆屏蔽涂料，对整个空穴进行完全填充；
(6)将顶层基板与中间层基板对准层压在一起，形成封闭的空穴埋置电路板。
优选地，在步骤(6)之前还包括步骤：在空穴区周边的中间层基板内制作接地的过孔隔离墙阵列。
优选地，还包括在底层基板和顶层基板进行钻孔，将用于散热的金属实心柱填充在孔内。
优选地，在步骤(4)中还包括：在金属屏蔽壳围合而成的区域内填充有绝缘导热胶。
优选地，底层基板设置有信号线路的引出孔和绝缘导热胶的灌入孔。
本发明与现有技术相比具有以下优点：
(1)本发明在传统埋置工艺步骤基础之上添加了多重屏蔽措施，减小和抑制了外界电磁环境和温度的变化对系统性能的影响，有效地提高了系统的电磁兼容性和可靠性。
(2)本发明采取的多重屏蔽措施包括：将有源元件、无源元件及芯片装置在所述中间层基板上的空穴区域的底层焊盘处的步骤之后还包括：采用金属薄膜制成的盖子将电路模块和互联线罩住，边缘处采用接地焊接，实现直接屏蔽；在采用金属薄膜制成的盖子将电路模块和互联线罩住的步骤之后还包括：从底层基板预留的孔灌入绝缘导热胶,将盖子以内的腔体固化，提高散热能力的同时增强可靠度；将顶层基板、带有空穴的中间层基板和装置有有源元件、无源元件及芯片的底层基板依次对准层压在一起，形成封闭的空穴埋置电路板的步骤中：压入中间层基板后，将所述金属薄膜盖子以外的区域涂覆屏蔽涂料，对整个空穴进行完全填充。
附图说明
图1为现有埋置工艺的结构示意图；
图2为本发明实施例具有屏蔽措施的高可靠性埋置工艺的流程图；
图3a为本发明实施例底层基板的示意图；
图3b为本发明实施例在底层基板上刻蚀互联线后的示意图；
图3c为本发明实施例在底层基板上制作散热孔后的示意图；
图4a为本发明实施例带有空穴区的中间层基板的示意图；
图4b为本发明实施例在中间层基板的空穴周边制作过孔隔离墙阵列的示意图；
图5为本发明实施例在底层基板上放置有源元件、无源元件和芯片的示意图；
图6a为本发明实施例在放置好元器件的底层基板上安装屏蔽壳的示意图；
图6b为本发明实施例向屏蔽壳内灌入导热胶的示意图；
图7a为本发明实施例压入中间层基板的示意图；
图7b为本发明实施例在屏蔽壳以外的中间层基板的空穴内涂覆屏蔽涂料的示意图；
图8为本发明实施例带有实心散热孔阵列的顶层基板的示意图；
图9为本发明实施例将顶层基板压合后的示意图。
具体实施方式
以下结合附图及其实施例对本发明作进一步说明。为便于描述，以下为本发明所涉及到元件的编号：
10-底层基板； 11-实心散热孔柱阵列；
12-底层基板互联线； 20-中间层基板；
21-过孔隔离墙； 30-顶层基板；
400-电子器件； 401-金属屏蔽壳；
402-绝缘导热胶； 403-屏蔽涂料。
一种具有屏蔽措施的PCB空穴埋置装置，包括自下至上依次设置的底层基板10、中间层基板20和顶层基板30，电子器件400设置在中间层基板20的空穴区内，在电子器件400下方的底层基板10上设置有互联线12；其特征在于：还包括设置在中间层基板20的空穴区内用于将电子器件400和互联线12罩住的金属屏蔽壳401，金属屏蔽壳401的下边缘处采用接地焊接；在金属屏蔽壳401之外的中间层基板20的空穴区内填充有屏蔽涂料403。
在空穴区周边的中间层基板20内设置有接地的过孔隔离墙阵列21。
在底层基板10和顶层基板30上均设置有多个用于散热的填充金属化柱实心的孔。
在金属屏蔽壳401围合而成的区域内填充有绝缘导热胶402。
一种具有屏蔽措施的装置的PCB空穴埋置制备工艺，其特征在于，包括以下步骤：
(1)在底层基板10上刻蚀埋置电子器件400所在层的互联线12，在互联线12位置制作焊盘，并在底层基板10钻孔。
如图3a所示，为底层基板10，用于放置功能模块，为两层板或者四层板，设置有信号线路的引出孔和绝缘导热胶402的灌入孔；
如图3b所示，为底层基板刻蚀，刻蚀埋置器件所在层的互联线12，在空穴区制作放置元器件的焊盘；
如图3c所示，为了保证有效的散热，在底层基板10钻孔制作时，除了标准信号的线路引出孔之外，主要是在空穴外围或者空穴中的走线间隙处，利用地平面之间制作孔阵列，并用金属化柱实心填充，形成向外部的散热结构，需要注意的是，放置器件的一面不覆盖绿油，另一面可以覆盖。
(2)在中间层基板20上埋置电子器件400的区域加工空穴；在空穴区周边的中间层基板20内制作接地的过孔隔离墙阵列21。
如图4a所示，为中间层基板20制作，将对应空穴区部分的基板使用铣刀掏空，形成空穴区，该流程可以重复多次，以利用多层基板形成足够深的空穴，中间层基板20为四层板或者五层板，其总高度大于1mm；
如图4b所示，中间层基板20制作好之后，再按照标准工艺制作内层即：线路刻蚀—钻孔-电镀，为减小外界环境对埋置的元件和芯片的干扰，增强屏蔽特性，在中间层基板20制作时，除了正常走线之外，主要是需要在空穴周边制作接地的过孔隔离墙阵列21，各层之间的过孔隔离墙21在其过孔周边均为地区域，需要注意的是，两面均不覆盖绿油。
(3)将包括有源元件、无源元件及芯片的电子器件400配装在所述中间层基板20上空穴区域的底层基板10焊盘处。
如图5所示，将有源器件和无源器件装置在空穴区域的底层焊盘处，无源器件使用标准SMT装置，有源器件需采用裸片倒装焊接或者超薄的CSP封装进行焊接。
(4)采用金属薄膜制成的金属屏蔽壳401将电子器件400和互联线12罩住，金属屏蔽壳401的下边缘处采用接地焊接，实现直接屏蔽；在金属屏蔽壳401围合而成的区域内填充有绝缘导热胶402。
如图6a所示，为金属屏蔽壳401的安装；
如图6b所示，从底层基板10预留的灌胶用过孔灌入绝缘导热胶402，将盖子以内的腔体固化，使在提高散热能力的同时增强可靠度，需要注意的是，灌胶后需要将该过孔金属化填充。
(5)压入中间层基板20，并将所述金属薄膜盖子以外的区域涂覆屏蔽涂料403，对整个空穴进行完全填充。
如图7a所示，为中间层基板20压入，将电路模块盖子以外的区域嵌在中间层的空穴区域以内；
如图7b所示，为外层屏蔽涂料涂覆，屏蔽涂料403采用高导电导热型屏蔽材料，对整个空穴进行完全填充，形成密封的空间，使整个系统的屏蔽特性进一步提高。
(6)将顶层基板30与中间层基板20对准层压在一起，形成封闭的空穴埋置电路板。
如图8所示，顶层基板30为两层板，除了正常走线以外，主要是在空穴区域保留完整的地平面(必要时可采用加厚的铜皮)，以确保外层涂料的接地和导热，同时也可以制作接地的实心散热孔柱阵列11，需要注意的是，面对器件的一面不覆盖绿油，另一面可以覆盖；
如图9所示，为顶层压合，将所有层压合在一起，构成封闭的空穴埋置电路板。
以上所述的具体实施例，对本发明的目的、方案和优点进行了详细说明，本领域普通技术人员可以理解：以上仅是本发明的一个最佳实例，用以说明本发明的技术方案，而不构成对本发明的任何限制；尽管参照前述各实施例对本发明进行了详细的说明。本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明权利要求所限定的范围。

Claims (7)

1.一种具有屏蔽措施的PCB板空穴埋置装置，包括自下至上依次设置的底层基板、中间层基板和顶层基板，电子元件设置在中间层基板的空穴区内，在电子器件下方的底层基板上设置有互联线；其特征在于：还包括设置在中间层基板的空穴区内用于将电子器件和互联线罩住的金属屏蔽壳，金属屏蔽壳的下边缘处采用接地焊接；在金属屏蔽壳之外的中间层基板的空穴区内填充有屏蔽涂料，在金属屏蔽壳围合而成的区域内填充有绝缘导热胶，所述金属屏蔽壳下方的绝缘导热胶灌入孔内具有金属化填充，所述顶层基板的底面覆有与屏蔽涂料相接触的铜皮。
2.根据权利要求1所述的具有屏蔽措施的PCB板空穴埋置装置，其特征在于：在空穴区周边的中间层基板内设置有接地的过孔隔离墙阵列。
3.根据权利要求1所述的具有屏蔽措施的PCB板空穴埋置装置，其特征在于：在底层基板和顶层基板上均设置有多个用于填充散热金属实心柱的孔。
4.一种具有屏蔽措施的PCB板空穴埋置装置的制备工艺，其特征在于，包括以下步骤：
（1）在底层基板上刻蚀埋置电子器件所在层的互联线，在互联线位置制作焊盘，并在底层基板钻孔；
（2）在中间层基板上与埋置电子器件的区域加工空穴；
（3）将包括有源元件、无源元件及芯片的电子器件配装在所述中间层基板上的空穴区域的底层基板焊盘处；
（4）采用金属薄膜制成的金属屏蔽壳将电子器件和互联线罩住，金属屏蔽壳的下边缘处采用接地焊接，实现直接屏蔽；在金属屏蔽壳围合而成的区域内填充有绝缘导热胶，并对金属屏蔽壳下方的绝缘导热胶灌入孔进行金属化填充；
（5）将所述金属屏蔽壳以外的区域涂覆屏蔽涂料，对整个空穴进行完全填充；
（6）将顶层基板、中间层基板和底层基板对准层压在一起，形成封闭的空穴埋置电路板；所述顶层基板的底面覆有与屏蔽涂料相接触的铜皮。
5.根据权利要求4所述的具有屏蔽措施的PCB板空穴埋置装置的制备工艺，其特征在于：在步骤（6）之前还包括步骤：在空穴区周边的中间层基板内制作接地的过孔隔离墙阵列。
6.根据权利要求4或5所述的具有屏蔽措施的PCB板空穴埋置装置的制备工艺，其特征在于：还包括在底层基板和顶层基板进行钻孔，将用于散热的金属实心柱填充在孔内。
7.根据权利要求4所述的具有屏蔽措施的PCB板空穴埋置装置的制备工艺，其特征在于：底层基板设置有信号线路的引出孔。
CN201610118385.0A 2016-03-01 2016-03-01 一种具有屏蔽措施的pcb空穴埋置装置及制备工艺 Active CN105792504B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610118385.0A CN105792504B (zh) 2016-03-01 2016-03-01 一种具有屏蔽措施的pcb空穴埋置装置及制备工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610118385.0A CN105792504B (zh) 2016-03-01 2016-03-01 一种具有屏蔽措施的pcb空穴埋置装置及制备工艺

Publications (2)

Publication Number Publication Date
CN105792504A CN105792504A (zh) 2016-07-20
CN105792504B true CN105792504B (zh) 2018-09-28

Family

ID=56387730

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610118385.0A Active CN105792504B (zh) 2016-03-01 2016-03-01 一种具有屏蔽措施的pcb空穴埋置装置及制备工艺

Country Status (1)

Country Link
CN (1) CN105792504B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9953931B1 (en) * 2016-10-25 2018-04-24 Advanced Semiconductor Engineering, Inc Semiconductor device package and a method of manufacturing the same
CN106851969B (zh) * 2017-04-01 2019-04-30 奇酷互联网络科技（深圳）有限公司 印刷电路板及其加工工艺
KR101961316B1 (ko) * 2018-05-16 2019-03-25 썬시스템(주) 솔리드 스테이트 드라이브의 전자파 차폐 구조
CN110943056B (zh) * 2018-09-21 2021-11-23 联华电子股份有限公司 具有散热结构的高电阻晶片及其制作方法
CN112738994B (zh) * 2020-11-24 2022-12-09 鹤山市世拓电子科技有限公司 一种内嵌功率器件的印刷电路板
CN112969284B (zh) * 2021-02-19 2022-06-24 深圳市众芯诺科技有限公司 一种嵌入式光学字符智能识别芯片
CN113369626B (zh) * 2021-06-25 2023-03-24 中国电子科技集团公司第五十四研究所 一种大功率功放芯片低接触热阻安装方法
CN114040571A (zh) * 2021-10-13 2022-02-11 华为数字能源技术有限公司 基板及其制作方法
WO2024087201A1 (zh) * 2022-10-28 2024-05-02 宏启胜精密电子(秦皇岛)有限公司 电路板组件及其制造方法、封装结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315200A (zh) * 2011-09-02 2012-01-11 华为终端有限公司 一种芯片封装结构、封装方法及电子设备
CN103281875A (zh) * 2013-05-28 2013-09-04 中国电子科技集团公司第十研究所 嵌入式电子线路立体组装基板的方法
CN204069618U (zh) * 2014-09-24 2014-12-31 京东方科技集团股份有限公司 一种电磁屏蔽罩及电路板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315200A (zh) * 2011-09-02 2012-01-11 华为终端有限公司 一种芯片封装结构、封装方法及电子设备
CN103281875A (zh) * 2013-05-28 2013-09-04 中国电子科技集团公司第十研究所 嵌入式电子线路立体组装基板的方法
CN204069618U (zh) * 2014-09-24 2014-12-31 京东方科技集团股份有限公司 一种电磁屏蔽罩及电路板

Also Published As

Publication number Publication date
CN105792504A (zh) 2016-07-20

Similar Documents

Publication Publication Date Title
CN105792504B (zh) 一种具有屏蔽措施的pcb空穴埋置装置及制备工艺
CN104701287B (zh) 具有热点热管理部件的3dic封装
CN106031315B (zh) 电路基板及电路基板组件
US11081416B2 (en) Configuring a sealing structure sealing a component embedded in a component carrier for reducing mechanical stress
CN101742813B (zh) 安装板和半导体模块
CN105074917A (zh) 用于射频多芯片集成电路封装的电磁干扰外壳
JPWO2016080333A1 (ja) モジュール
US7754538B2 (en) Packaging substrate structure with electronic components embedded therein and method for manufacturing the same
KR20130014379A (ko) 반도체장치, 이 반도체장치를 수직으로 적층한 반도체 모듈 구조 및 그 제조방법
CN105006453A (zh) 封装结构
KR100751995B1 (ko) 인쇄회로기판 및 그 제조방법
JP2009016715A (ja) シールド及び放熱性を有する高周波モジュール及びその製造方法
KR20150053579A (ko) 전자 소자 모듈 및 그 제조 방법
KR20160066311A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
CN106257966A (zh) 电路板及其制造方法
CN103200765A (zh) 电子封装结构
KR20160080826A (ko) 회로기판 및 회로기판 제조방법
US20120286414A1 (en) Integrated circuit package and packaging methods
CN103617991A (zh) 半导体封装电磁屏蔽结构及制作方法
CN106684076A (zh) 封装结构及其制造方法
KR20060105403A (ko) 혼성회로와 복합기판을 가지는 패키지 구조물
CN206686441U (zh) 一种柔性电路板散热结构及穿戴设备
CN207800591U (zh) 增强散热型封装体
CN106356351A (zh) 基板结构及其制作方法
KR20150137830A (ko) 패키지 기판 및 패키지 기판 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant