CN207800591U - 增强散热型封装体 - Google Patents

增强散热型封装体 Download PDF

Info

Publication number
CN207800591U
CN207800591U CN201721789481.4U CN201721789481U CN207800591U CN 207800591 U CN207800591 U CN 207800591U CN 201721789481 U CN201721789481 U CN 201721789481U CN 207800591 U CN207800591 U CN 207800591U
Authority
CN
China
Prior art keywords
plastic
chip
sealed body
side wall
weld pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201721789481.4U
Other languages
English (en)
Inventor
谭小春
张光耀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Silicon Microelectronics Technology Co Ltd
Original Assignee
Hefei Silicon Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Silicon Microelectronics Technology Co Ltd filed Critical Hefei Silicon Microelectronics Technology Co Ltd
Priority to CN201721789481.4U priority Critical patent/CN207800591U/zh
Application granted granted Critical
Publication of CN207800591U publication Critical patent/CN207800591U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本实用新型提供一种增强散热型封装体。所述封装体包括至少一芯片及一塑封体，所述塑封体塑封所述芯片，每一所述芯片具有一设置有焊垫的上表面及一与所述上表面相对设置的下表面，在所述塑封体底部设置有一底部散热板，在所述塑封体至少一侧壁设置有一侧壁散热板，所述芯片的下表面与所述底部散热板连接，设置于所述塑封体上表面的芯片输出管脚穿过所述塑封体与所述芯片上表面的焊垫连通。本实用新型的优点在于，在所述封装体的底面及侧面均设置散热板，使封装体具有优良的散热性能，且结构简单，对于常用IC封装或者大功率器件可以显著提高散热效果，减少芯片封装的热阻，提高芯片的可靠性、稳定性，提升芯片的功能和实用性。

Description

增强散热型封装体
技术领域
本实用新型涉及半导体封装领域，尤其涉及一种增强散热型封装体。
背景技术
为满足电子产品的轻薄短小的需求，作为电子产品的核心元件的半导体封装体也朝微型化(Miniaturization)的方向发展。近年来，业界发展出一种芯片尺寸封装体(ChipScale Package，简称CSP)的微型化半导体封装体，其特点在于，前述芯片尺寸封装体的尺寸约等于其芯片的尺寸或略大于其芯片的尺寸。另一方面，半导体封装体除了需在尺寸上微型化外，也需提高集成度(integrity)以及与电路板等外部电子元件电性连接所用的输入/输出端子(Input/Output，简称I/O)的数量，才满足电子产品在高性能与高处理速度上的需求。
现有的芯片尺寸封装体的制作一般是采用封装胶体包覆芯片，包覆后在封装胶体以及芯片的主动表面上形成重配置线路层，并使芯片的主动表面上的输入/输出端子(I/O)与重配置线路层电性连接。一般来说，由于封装胶体的热传导系数较低、散热效果差，因此芯片所产生的热大多是通过重配置线路传递至外界，其散热面积或散热途径有限，故散热效率不佳。在热无法快速地传递至外界而积累于尺寸封装体的内部的情况下，容易造成封装体产生翘曲(warpage)。
实用新型内容
本实用新型所要解决的技术问题是，提供一种增强散热型封装体。
为了解决上述问题，本实用新型提供了一种增强散热型封装体，包括至少一芯片及一塑封体，所述塑封体塑封所述芯片，每一所述芯片具有一设置有焊垫的上表面及一与所述上表面相对设置的下表面，在所述塑封体底部设置有一底部散热板，在所述塑封体至少一侧壁设置有一侧壁散热板，所述芯片的下表面与所述底部散热板连接，设置于所述塑封体上表面的芯片输出管脚穿过所述塑封体与所述芯片上表面的焊垫连通。
在一实施例中，在所述塑封体的一个侧壁、两个侧壁、三个侧壁或者四个侧壁上均设置有侧壁散热板。
在一实施例中，所述侧壁散热板与所述底部散热板连接。
在一实施例中，所述塑封体包括一基层塑封体及一设置在所述基层塑封体表面的绝缘层，在所述基层塑封体上表面设置有一重布线层，所述重布线层具有多个分别与所述芯片的焊垫连接的金属垫，所述绝缘层覆盖所述重布线层，所述绝缘层暴露出所述金属垫，所述芯片输出管脚穿过所述绝缘层与所述重布线层的金属垫连通。
本实用新型的优点在于，在所述封装体的底面及侧面均设置散热板，使封装体具有优良的散热性能，且结构简单，对于常用IC封装或者大功率器件可以显著提高散热效果，减少芯片封装的热阻，提高芯片的可靠性、稳定性，提升芯片的功能和实用性。
附图说明
图1是增强散热型封装体的制备方法的第一实施例步骤示意图；
图2A～图2G是本实用新型增强散热型封装体的制备方法的第一实施例的工艺流程图；
图3是增强散热型封装体的制备方法的第二实施例步骤示意图；
图4A～图4J是本实用新型增强散热型封装体的制备方法的第二实施例的工艺流程图
图5是本实用新型增强散热型封装体的第一实施例的结构示意图；
图6是本实用新型增强散热型封装体的第二实施例的结构示意图。
具体实施方式
下面结合附图对本实用新型提供的增强散热型封装体的具体实施方式做详细说明。
本实用新型提供一种增强散热型封装体的制备方法。其中附图中各个部件的结构尺寸与实际构件有差别，在本文中仅为说明本实用新型的技术方案，并不限定其具体结构。
图1是增强散热型封装体的制备方法的第一实施例步骤示意图。请参阅图1，在第一具体实施方式中，所述增强散热型封装体的制备方法包括如下步骤：步骤S10、提供一载体；步骤S11、在所述载体上表面形成一底部散热板及至少一垂直所述载体的侧壁散热板；步骤S12、将至少一芯片的下表面黏贴在所述底部散热板的上表面，所述芯片设置有焊垫的上表面与所述芯片的下表面相对设置；步骤S13、采用塑封料塑封所述芯片、所述底部散热板及所述侧壁散热板，形成塑封体；步骤S14、去除与所述芯片的焊垫对应的塑封体，暴露出所述焊垫；步骤S15、在所述塑封体上表面形成芯片输出管脚，所述芯片输出管脚与所述暴露的焊垫连通；步骤S16、去除所述侧壁散热板外表面的塑封料，并去除所述载体，形成增强散热型封装体。
图2A～图2G是本实用新型增强散热型封装体的制备方法的第一实施例的工艺流程图。
请参阅步骤S10及图2A，提供一载体200。所述载体200可以为本领域常规的载体，例如碳素钢等。其中，若所述载体200为绝缘载体，则在所述载体200的上表面可以覆盖一金属层(附图中未绘示)，以提供导电性能，若所述载体200为导电载体，则可以不在所述载体200表面形成金属层。所述载体200具有导电性能，可以为后续采用电镀方法形成底部散热板及侧壁散热板提供基础。
请参阅步骤S11及图2B，在所述载体200上表面形成一底部散热板201及至少一垂直所述载体200的侧壁散热板202。在本实施例中，可采用电镀的方法形成底部散热板201及侧壁散热板202。进一步，所述底部散热板201与所述侧壁散热板202连接。所述侧壁散热板202为一个、两个、三个或者四个，相邻的侧壁散热板202彼此连接且与所底部散热板201连接。在本实施中，在所述载体200上设置有两个相对设置的侧壁散热板202，两个所述侧壁散热板202与所述底部散热板201形成U型结构。
请参阅步骤S12及图2C，将至少一芯片203的下表面黏贴在所述底部散热板201的上表面，所述芯片203设置有焊垫2031的上表面与所述芯片203的下表面相对设置。其中所述芯片203的数目不进行限制，可以设置多个，也可以设置一个，在本实施例中在所述底部散热板201的上表面设置一个芯片203。所述芯片203采用导电或不导电的粘结剂210黏贴在所述底部散热板201的上表面。所述粘结剂可以包括导电胶、不导电胶、锡膏或者金属材料等。所述芯片203的类型可以为功能性芯片。
请参阅步骤S13及图2D，采用塑封料塑封所述芯片203、所述底部散热板201及所述侧壁散热板202，形成塑封体204。所述塑封的方法为本领域常规的塑封方法。其中，所述底部散热板201的下表面与所述载体200的上表面接触，使得所述底部散热板201的下表面没有被塑封体204塑封，即其下表面暴露于所述底部散热板201的下表面。
请参阅步骤S14及图2E，去除与所述芯片203的焊垫2031对应的塑封体，暴露出所述焊垫2031。在本步骤中，暴露出所述焊垫2031的方法有很多，例如，通过钻孔等方法去除所述焊垫2031对应位置处的塑封体，暴露出所述焊垫2031，或者通过研磨等方法去除所述焊垫2031所在层上方的全部塑封体，暴露出所述焊垫2031。在本实施例中，采用的是通过研磨等方法去除所述焊垫2031所在层上方的全部塑封体，暴露出所述焊垫2031。其中，在本步骤中，在暴露出所述焊垫2031的同时，也暴露出所述侧壁散热板202的上表面。
请参阅步骤S15及图2F，在所述塑封体204上表面形成芯片输出管脚205，所述芯片输出管脚205与所述暴露的焊垫2031连通。若在步骤S14中，通过钻孔等方法去除所述焊垫2031对应位置处的塑封体，暴露出所述焊垫2031，则在本步骤中，形成一金属层，所述金属层穿过塑封体的孔与所述焊垫2031连通，图形化所述金属层，形成芯片输出管脚205；若在步骤S14中，通过研磨等方法去除所述焊垫2031所在层上方的全部塑封体，暴露出所述焊垫2031，则在本步骤中，形成一金属层，所述金属层覆盖所述暴露的焊垫2031及塑封体204，图形化所述金属层，形成芯片输出管脚205。其中，在本步骤中，在所述侧壁散热板202的上表面也形成金属块206，所述金属块206增加所述侧壁散热板202的高度。所述金属块206的厚度小于或等于所述芯片输出管脚205的厚度，从而避免所述侧壁散热板202影响所述封装体与外部构件的连接。
请参阅步骤S16及图2G，去除所述侧壁散热板202外表面的塑封料，并去除所述载体200，形成增强散热型封装体。在本步骤中，去除所述侧壁散热板202外表面的塑封料，以使侧壁散热板202暴露出来，实现所述侧壁散热板202的散热功能；去除所述载体200，以暴露出所述底部散热板201的下表面，实现所述底部散热板201的散热功能。若所述载体200的表面具有金属层，则所述金属层可以保留，其不会影响所述底部散热板201的散热性能。
本实用新型增强散热型封装体的制备方法在所述封装体的底面及侧面均设置散热板，使封装体具有优良的散热性能，且结构简单，对于常用IC封装或者大功率器件可以显著提高散热效果，减少芯片封装的热阻，提高芯片的可靠性、稳定性，提升芯片的功能和实用性。
图3是增强散热型封装体的制备方法的第二实施例步骤示意图。请参阅图3，在第二具体实施方式中，所述增强散热型封装体的制备方法包括如下步骤：步骤S30、提供一载体；步骤S31、在所述载体上表面形成一底部散热板及至少一垂直所述载体的侧壁散热板；步骤S32、将至少一芯片的下表面黏贴在所述底部散热板的上表面，所述芯片设置有焊垫的上表面与所述芯片的下表面相对设置；步骤S33、采用塑封料塑封所述芯片、所述底部散热板及所述侧壁散热板，形成基层塑封体；步骤S34、去除与所述芯片的焊垫对应的基层塑封体，暴露出所述焊垫；步骤S35、在所述基层塑封体上表面形成重布线层，所述重布线层具有分别与所述芯片的焊垫连通的金属垫；步骤S36、在所述重布线层表面形成一绝缘层，所述绝缘层覆盖所述重布线层及基层塑封体；步骤S37、去除与所述重布线层的金属垫对应的绝缘层，暴露出所述金属垫；步骤S38、在所述绝缘层上表面形成芯片输出管脚，所述芯片输出管脚与所述暴露的金属垫连通；步骤S39、去除所述侧壁散热板外表面的塑封料，并去除所述载体，形成增强散热型封装体。
图4A～图4J是本实用新型增强散热型封装体的制备方法的第二实施例的工艺流程图。
请参阅步骤S30及图4A，提供一载体400。所述载体400可以为本领域常规的载体，例如碳素钢等。其中，若所述载体400为绝缘载体，则在所述载体400的上表面可以覆盖一金属层(附图中未绘示)，以提供导电性能，若所述载体400为导电载体，则可以不在所述载体400表面形成金属层。所述载体400具有导电性能，可以为后续采用电镀方法形成底部散热板及侧壁散热板提供基础。
请参阅步骤S31及图4B，在所述载体400上表面形成一底部散热板401及至少一垂直所述载体400的侧壁散热板402。在本实施例中，可采用电镀的方法形成底部散热板401及侧壁散热板402。进一步，所述底部散热板401与所述侧壁散热板402连接。所述侧壁散热板402为一个、两个三个或四个，相邻的侧壁散热板402彼此连接且与所底部散热板401连接。在本实施中，在所述载体400上设置有两个相对设置的侧壁散热板402，两个所述侧壁散热板402与所述底部散热板401形成U型结构。
请参阅步骤S32及图4C，将至少一芯片403的下表面黏贴在所述底部散热板401的上表面，所述芯片403设置有焊垫4031的上表面与所述芯片403的下表面相对设置。其中所述芯片403的数目不进行限制，可以设置多个，也可以设置一个，在本实施例中在所述底部散热板401的上表面设置一个芯片403。所述芯片403采用导电或不导电的粘结剂黏贴在所述底部散热板401的上表面。所述粘结剂可以包括导电胶、不导电胶、锡膏或者金属材料等。所述芯片403的类型可以为功能性芯片。
请参阅步骤S33及图4D，采用塑封料塑封所述芯片403、所述底部散热板401及所述侧壁散热板402，形成基层塑封体404。所述塑封的方法为本领域常规的塑封方法。其中，所述底部散热板401的下表面与所述载体400的上表面接触，使得所述底部散热板401的下表面没有被基层塑封体404塑封，即其下表面暴露于所述底部散热板401的下表面。
请参阅步骤S34及图4E，去除与所述芯片403的焊垫4031对应的塑封体，暴露出所述焊垫4031。在本步骤中，暴露出所述焊垫4031的方法有很多，例如，通过钻孔等方法去除所述焊垫4031对应位置处的塑封体，暴露出所述焊垫4031，或者通过研磨等方法去除所述焊垫4031所在层上方的全部塑封体，暴露出所述焊垫4031。在本实施例中，采用的是通过研磨等方法去除所述焊垫4031所在层上方的全部塑封体，暴露出所述焊垫4031。其中，在本步骤中，在暴露出所述焊垫4031的同时，也暴露出所述侧壁散热板402的上表面。
请参阅步骤S35及图4F，在所述基层塑封体404上表面形成重布线层，所述重布线层具有分别与所述芯片403的焊垫4031连通的金属垫407。若在步骤S34中，通过钻孔等方法去除所述焊垫4031对应位置处的塑封体，暴露出所述焊垫4031，则在本步骤中，形成一金属层，所述金属层穿过基层塑封体404的孔与所述焊垫4031连通，图形化所述金属层，形成重布线层；若在步骤S34中，通过研磨等方法去除所述焊垫4031所在层上方的全部塑封体，暴露出所述焊垫4031，则在本步骤中，形成一金属层，所述金属层覆盖所述暴露的焊垫4031及基层塑封体404，图形化所述金属层，重布线层。其中，在本步骤中，在所述侧壁散热板402的上表面也形成有重布线层的金属垫407，其增加所述侧壁散热板202的高度。所述重布线层能够扩大所述芯片403的焊垫4031的范围，形成扇出结构。
请参阅步骤S36及图4G，在所述重布线层表面形成一绝缘层408，所述绝缘层408覆盖所述重布线层及基层塑封体404。所述绝缘层408可以采用与形成基层塑封体404相同的塑封料包封形成，也可以刷胶或贴膜等方式形成。在本实施例中，所述绝缘层408采用与形成基层塑封体404相同的塑封料包封形成。
请参阅步骤S37及图4H，去除与所述重布线层的金属垫407对应的绝缘层408，暴露出所述金属垫407。在本步骤中，暴露出所述金属垫407的方法有很多，例如，通过钻孔等方法去除所述金属垫407对应位置处的绝缘层408，暴露出所述金属垫407，或者通过研磨等方法去除所述重布线层上方的全部绝缘层408，暴露出所述金属垫407。在本实施例中，钻孔等方法去除所述金属垫407对应位置处的绝缘层408，暴露出所述金属垫407。其中，在本步骤中，在暴露出所述焊垫4031对应的所述金属垫407的同时，也暴露出所述侧壁散热板402的金属垫407上表面。
请参阅步骤S38及图4I，在所述绝缘层408上表面形成芯片输出管脚405，所述芯片输出管脚405与所述暴露的金属垫407连通。若在步骤S37中，通过钻孔等方法去除所述金属垫407对应位置处的绝缘层408，暴露出所述金属垫407，则在本步骤中，形成一金属层，所述金属层穿过绝缘层408的孔与所述金属垫407连通，图形化所述金属层，形成芯片输出管脚405；若在步骤S37中，通过研磨等方法去除所述重布线层上方的全部绝缘层408，暴露出所述金属垫407，则在本步骤中，形成一金属层，所述金属层覆盖所述暴露的金属垫407及绝缘层408，图形化所述金属层，形成芯片输出管脚405。其中，在本步骤中，在所述侧壁散热板402对应的金属垫407上表面也形成金属块406，所述金属块406增加所述侧壁散热板402的高度。所述金属块406的厚度小于或等于所述芯片输出管脚405的厚度，从而避免所述侧壁散热板402影响所述封装体与外部构件的连接。其中，与所述侧壁散热板402连接的金属垫407及金属块406均可起到散热作用，可以统称为所述封装体的侧壁散热板。
请参阅步骤S39及图4J，去除所述侧壁散热板外表面的塑封料，并去除所述载体200，形成增强散热型封装体。在本步骤中，去除所述侧壁散热板外表面的塑封料，以使侧壁散热板暴露出来，实现所述侧壁散热板的散热功能；去除所述载体200，以暴露出所述底部散热板201的下表面，实现所述底部散热板201的散热功能。若所述载体400的表面具有金属层，则所述金属层可以保留，其不会影响所述底部散热板401的散热性能。
本实用新型还提供一种采用上述制备方法制备的增强散热型封装体。图5是本实用新型增强散热型封装体的第一实施例的结构示意图。请参阅图5，本实用新型增强散热型封装体包括至少一芯片503及一塑封体504，其中，所述塑封体504采用虚线绘示。在本具体实施方式中，示意性绘示出一个芯片503。所述塑封体504塑封所述芯片503。每一所述芯片503具有一设置有焊垫5031的上表面及一与所述上表面相对设置的下表面。在所述塑封体504底部设置有一底部散热板501。在所述塑封体504至少一侧壁设置有一侧壁散热板502。例如，在所述塑封体504的一个侧壁、两个侧壁、三个侧壁或者四个侧壁上均设置有侧壁散热板502，在本实施例中，在所述塑封体504的两个侧壁上设置有侧壁散热板502。所述侧壁散热板502与所述底部散热板501连接，在本实施例中，所述侧壁散热板502与所述底部散热板501形成U型结构。所述芯片503的下表面通过粘结剂510与所述底部散热板501连接。所述侧壁散热板502及所述底部散热板501用于为所述塑封体504散热。设置于所述塑封体504上表面的芯片输出管脚505穿过所述塑封体504与所述芯片上表面的焊垫5031连通。
图6是本实用新型增强散热型封装体的第二实施例的结构示意图。请参阅图6，本实用新型第二实施例与第一实施例的区别在于，所述塑封体504包括一基层塑封体5041及一设置在所述基层塑封体5041表面的绝缘层508，在所述基层塑封体5041上表面设置有一重布线层，所述重布线层具有多个分别与所述芯片503的焊垫5031连接的金属垫507，所述绝缘层508覆盖所述重布线层，所述绝缘层508暴露出所述金属垫507，所述芯片输出管脚505穿过所述绝缘层508与所述重布线层的金属垫507连通。所述重布线层能够扩大所述芯片503的焊垫5031的范围，形成扇出结构。其中，所述基层塑封体504及绝缘层50采用虚线绘示。
以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

Claims (4)

1.一种增强散热型封装体，其特征在于，包括至少一芯片及一塑封体，所述塑封体塑封所述芯片，每一所述芯片具有一设置有焊垫的上表面及一与所述上表面相对设置的下表面，在所述塑封体底部设置有一底部散热板，在所述塑封体至少一侧壁设置有一侧壁散热板，所述芯片的下表面与所述底部散热板连接，设置于所述塑封体上表面的芯片输出管脚穿过所述塑封体与所述芯片上表面的焊垫连通。
2.根据权利要求1所述的增强散热型封装体，其特征在于，在所述塑封体的一个侧壁、两个侧壁、三个侧壁或者四个侧壁上均设置有侧壁散热板。
3.根据权利要求1所述的增强散热型封装体，其特征在于，所述侧壁散热板与所述底部散热板连接。
4.根据权利要求1所述的增强散热型封装体，其特征在于，所述塑封体包括一基层塑封体及一设置在所述基层塑封体表面的绝缘层，在所述基层塑封体上表面设置有一重布线层，所述重布线层具有多个分别与所述芯片的焊垫连接的金属垫，所述绝缘层覆盖所述重布线层，所述绝缘层暴露出所述金属垫，所述芯片输出管脚穿过所述绝缘层与所述重布线层的金属垫连通。
CN201721789481.4U 2017-12-20 2017-12-20 增强散热型封装体 Active CN207800591U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201721789481.4U CN207800591U (zh) 2017-12-20 2017-12-20 增强散热型封装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201721789481.4U CN207800591U (zh) 2017-12-20 2017-12-20 增强散热型封装体

Publications (1)

Publication Number Publication Date
CN207800591U true CN207800591U (zh) 2018-08-31

Family

ID=63281398

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201721789481.4U Active CN207800591U (zh) 2017-12-20 2017-12-20 增强散热型封装体

Country Status (1)

Country Link
CN (1) CN207800591U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108305858A (zh) * 2017-12-20 2018-07-20 合肥矽迈微电子科技有限公司 增强散热型封装体及其制备方法
CN117276217A (zh) * 2023-11-21 2023-12-22 江苏中科智芯集成科技有限公司 扇出型封装结构和扇出型封装方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108305858A (zh) * 2017-12-20 2018-07-20 合肥矽迈微电子科技有限公司 增强散热型封装体及其制备方法
CN108305858B (zh) * 2017-12-20 2024-02-09 合肥矽迈微电子科技有限公司 增强散热型封装体及其制备方法
CN117276217A (zh) * 2023-11-21 2023-12-22 江苏中科智芯集成科技有限公司 扇出型封装结构和扇出型封装方法

Similar Documents

Publication Publication Date Title
US11961779B2 (en) 3DIC packaging with hot spot thermal management features
CN104716109B (zh) 具有降低热串扰的热管理部件的封装件及其形成方法
KR102372300B1 (ko) 스택 패키지 및 그 제조 방법
CN104733450B (zh) 三维空间封装结构及其制造方法
TWI273679B (en) Optimized lid mounting for electronic device carriers
TWI506743B (zh) 半導體裝置的熱能管理結構及其製造方法
TWI334215B (en) Semiconductor package having electromagnetic shielding cap
CN105792504B (zh) 一种具有屏蔽措施的pcb空穴埋置装置及制备工艺
US8263871B2 (en) Mount board and semiconductor module
TW201411788A (zh) 集成電路封裝件及其裝配方法
US11791315B2 (en) Semiconductor assemblies including thermal circuits and methods of manufacturing the same
CN102779808B (zh) 集成电路封装和封装方法
US11222877B2 (en) Thermally coupled package-on-package semiconductor packages
CN207800591U (zh) 增强散热型封装体
CN106663673A (zh) 半导体晶片和封装拼板式基台
US11854935B2 (en) Enhanced base die heat path using through-silicon vias
US11587887B2 (en) Semiconductor device and manufacturing method thereof
CN103050455A (zh) 堆叠封装结构
US11328997B2 (en) Through-core via
CN101322450A (zh) 具有内部散热结构的ic封装
CN107845610B (zh) 基板结构及其制作方法
US20130258610A1 (en) Semiconductor chip device with vented lid
CN108305858A (zh) 增强散热型封装体及其制备方法
TWI435667B (zh) 印刷電路板組件
TWI781863B (zh) 平面式多晶片裝置

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant