CN114040571A - 基板及其制作方法 - Google Patents
基板及其制作方法 Download PDFInfo
- Publication number
- CN114040571A CN114040571A CN202111191135.7A CN202111191135A CN114040571A CN 114040571 A CN114040571 A CN 114040571A CN 202111191135 A CN202111191135 A CN 202111191135A CN 114040571 A CN114040571 A CN 114040571A
- Authority
- CN
- China
- Prior art keywords
- substrate body
- substrate
- manufacturing
- shielding frame
- active device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 196
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 36
- 239000004020 conductor Substances 0.000 claims abstract description 52
- 229910052751 metal Inorganic materials 0.000 claims description 47
- 239000002184 metal Substances 0.000 claims description 47
- 239000007769 metal material Substances 0.000 claims description 23
- 229910000679 solder Inorganic materials 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 20
- 239000011810 insulating material Substances 0.000 claims description 18
- 238000004891 communication Methods 0.000 claims description 5
- 238000003825 pressing Methods 0.000 claims description 4
- 238000005553 drilling Methods 0.000 claims description 2
- 230000017525 heat dissipation Effects 0.000 abstract description 8
- 230000009286 beneficial effect Effects 0.000 abstract description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 28
- 229910052802 copper Inorganic materials 0.000 description 28
- 239000010949 copper Substances 0.000 description 28
- 229910052782 aluminium Inorganic materials 0.000 description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 14
- 229920005989 resin Polymers 0.000 description 14
- 239000011347 resin Substances 0.000 description 14
- 239000003990 capacitor Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000002035 prolonged effect Effects 0.000 description 5
- 239000004743 Polypropylene Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 229920001155 polypropylene Polymers 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- -1 polypropylene Polymers 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000008719 thickening Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000499 gel Substances 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000741 silica gel Substances 0.000 description 1
- 229910002027 silica gel Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229920002379 silicone rubber Polymers 0.000 description 1
- 239000004945 silicone rubber Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K9/00—Screening of apparatus or components against electric or magnetic fields
- H05K9/0007—Casings
- H05K9/002—Casings with localised screening
- H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K9/00—Screening of apparatus or components against electric or magnetic fields
- H05K9/0007—Casings
- H05K9/002—Casings with localised screening
- H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
- H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
本申请提供了一种基板及其制作方法，能够通过屏蔽框屏蔽有源器件受到的外部干扰，减小基板中其他器件对有源器件的干扰，同时有利于有源器件的散热，进而提高有源器件的可靠性。基板可以包括基板本体、有源器件、导电体和屏蔽框。其中，导电体可以嵌入多基板本体上设置的第一通孔内，屏蔽框可以嵌入基板本体上设置的第二通孔内，且有源器件被容纳在屏蔽框内。
Description
技术领域
本申请涉及半导体技术领域，并且更具体地，涉及半导体技术领域中的一种基板及其制作方法。
背景技术
随着电子产品(如有源器件等)的飞速发展，有源器件(如芯片等)的封装需要朝着面积更小、厚度更薄的方向不断演进。于是，可以将芯片嵌入基板本体(如树脂板等)，并通过基板本体上设置的导电体(如铜块)将基板本体的上表面和下表面电连接，即可得到芯片嵌入式基板(embedded chip substrate，ECS，下文简称为基板)。
由于芯片容易受到基板中其他器件(如基板中图形线路产生的寄生电容和寄生电感等)的干扰，所以亟需一种能够屏蔽干扰的技术方案。
发明内容
本申请提供了一种基板及其制作方法，能够屏蔽有源器件受到的干扰，减小基板中其他器件对有源器件的干扰。
第一方面，本申请提供了一种基板，可以包括基板本体(如树脂板或者金属板等)、有源器件(可以为芯片等)、导电体和屏蔽框。
其中，基板本体可以设置多个通孔，导电体可以嵌入多个通孔的第一通孔内，屏蔽框可以均嵌入多个通孔的第二通孔内，且有源器件可以被容纳在屏蔽框内。
本申请通过设置通孔将导电体和有源器件嵌入基板本体内，并通过屏蔽框对有源器件受到的干扰进行屏蔽，减小了有源器件的干扰，提高了有源器件的工作可靠性。同时，屏蔽框的设置有利于有源器件的散热，进而延长有源器件的使用寿命。
示例性的，有源器件的个数可以是一个，也可以是多个，本申请对此不做限定。需要说明的是，有源器件的个数可以与屏蔽框的个数相等。当然，也可以部分有源器件周围设置屏蔽框，部分有源器件周围不设置屏蔽框，可以根据应用场景灵活设置。
在一种可能的实现方式中，屏蔽框的侧壁可以环绕有源器件设置。也就是说，屏蔽框环绕在有源器件的周围。
在另一种可能的实现方式中，屏蔽框可以呈筒状结构，且其侧壁是密闭的。也就是说，屏蔽框是一种两端开口且侧壁密封的筒状结构。
在一示例中，为了达到更好的屏蔽效果，屏蔽框的高度可以大于或等于有源器件的高度，屏蔽框的高度方向可以与有源器件的高度方向相同。
在另一示例中，屏蔽框可以采用金属材料。考虑到金属材料的屏蔽效果，可以选择电阻率较小的铜或者铝。当然，屏蔽框还可以采用其他可以起到屏蔽有源器件受到的干扰作用的金属材料，本申请对此不做限定。
本申请中的屏蔽框有利于有源器件的散热，进而提高有源器件的可靠性，并延长有源器件的使用寿命。
与屏蔽框类似，导电体也可以采用铜或者铝等金属材料。当然，导电体还可以采用其他能够导电的金属材料，本申请对此不做限定。
可选的，导电体可以为圆柱体、长方体、立方体或者三棱柱。当然，导电体还可以为其他立体结构，本申请对此不做限定。
本申请中的导电体的形状规整，其表面无毛刺，不会对高频信号的传输产生影响，也就是说对高频信号无干扰。而且，导电体为实心导电体，其通流面积大，因此导通阻抗小，进而能够提高基板的导通能力。
在一种可能的实现方式中，本申请提供的基板还可以包括无源器件(如电阻或者电容等)。无源器件可以嵌入多个通孔中的第三通孔内。
进一步地，本申请提供的基板的上表面和下表面可以设置图形线路(即下文的第一图形线路和第二图形线路)，通过图形线路和导电块可以实现基板本体中嵌入的有源器件和无源器件之间的电连接，并通过图形线路可以实现本申请提供的基板与其他器件或者模块的电连接。
更进一步地，为了避免相邻两个图形线路之间的电连接，本申请提供的基板可以在相邻的两个第二图形线路之间设置阻焊层。
可选地，阻焊层可以采用绝缘材料，所以阻焊层也可以叫作绝缘层。
在一种可能的实现方式中，有源器件与屏蔽框之间的间隙、屏蔽框与基板本体之间的间隙、导电体与基板本体之间的间隙、无源器件与基板本体之间的间隙、图形线路与基板本体之间的间隙以及不同图形线路之间的间隙等可以分别填充树脂、硅胶等绝缘材料。能够使有源器件、导电体、屏蔽框和无源器件固定的更牢固，且提高了有源器件、导电体、屏蔽框和无源器件，乃至整个基板的可靠性。
第二方面，本申请提供了一种通信设备，可以包括机框和上述第一方面及其可能的实现方式中的基板，基板可以被安装在机框内。
第三方面，本申请提供了一种基板的制作方法，可以包括：在基板本体上设置多个通孔，并将导电体固定在多个通孔中的第一通孔内。将有源器件和屏蔽框固定在多个通孔中第二通孔内，且有源器件被容纳在屏蔽框内。在基板本体表面制作第一图形线路，导电体和有源器件可以通过第一图形线路电连接。
本申请提供的基板制作方法将有源器件容纳在屏蔽框内部，通过屏蔽框能够屏蔽有源器件收到的干扰，且有利于有源器件的散热，进而提高有源器件的可靠性，延长有源器件的使用寿命。
示例性的，基板本体可以采用绝缘板或者金属板。也就是说，基板本体可以采用绝缘材料或者采用金属材料。当然，基板本体还可以采用其他材料，本申请实施例对此不做限定。
在一种可能的实现方式中，本申请还可以将无源器件固定在第三通孔内。
在另一种可能的实现方式中，在基板本体表面制作第一图形线路，导电体和有源器件通过第一图形线路电连接，可以按照以下两种方式实现：
方式一：采用绝缘材料对基板本体的间隙、基板本体的上表面和基板本体的下表面进行填充，并对填充后的基板本体进行压合。在基板本体的上表面和基板本体的下表面分别钻孔。采用金属材料，在基板本体的上表面和基板本体的下表面制作第一金属层，并在第一金属层表面制作第二金属层。在第二金属层表面制作第一图形线路。
方式二：采用绝缘材料对基板本体的间隙和基板本体的上表面进行填充，并对填充后的基板本体进行压合。将位于基板本体的上表面的绝缘材料去除。采用金属材料，在基板本体的上表面和基板本体的下表面制作第一金属层，并在第一金属层表面制作第二金属层。在第二金属层表面制作第一图形线路。
需要说明的是，由于在第一金属层表面制作第二金属层，所以制作第二金属层的过程可以认为是将第一层铜层加厚的过程，相对于第二金属层来说，第一金属层的厚度小，所以第一金属层可以叫作薄金属层，第二金属层可以叫作厚金属层。
当然，本申请还可以采用其他方式制作第一图形线路，本申请对此不做限定。
可选的，绝缘材料可以为树脂或者硅胶。当然，绝缘材料还可以采用其他材料，本申请对此不做限定。
其中，树脂可以为味之素堆积膜(ajinomoto build-up film，ABF)和聚丙烯(polypropylene，PP)等。
金属材料可以为铜或者铝。当然，金属材料还可以采用其他可以导电的材料，本申请对此不做限定。
可以想到，上述方式一和方式二中的基板本体的间隙可以包括：有源器件与屏蔽框之间的间隙、屏蔽框与基板本体之间的间隙、导电体与基板本体之间的间隙、无源器件与基板本体之间的间隙、第一图形线路与基板本体之间的间隙、第二图形线路与基板本体之间的间隙以及第一图形线路与第二图形线路之间的间隙。
进一步地，可以在第一图形线路的表面制作阻焊层。阻焊层可以避免相邻两个第二图形线路之间的电连接。阻焊层可以采用绝缘材料，所以阻焊层也可以叫作绝缘层。
在另一种可能的实现方式中，可以在第一图形线路的表面制作第二图形线路。
进一步地，可以在第二图形线路的表面制作阻焊层。
本申请提供的上述制作方法可以实现有源器件、屏蔽框、无源器件和导电体混合嵌入基板本体内，以形成嵌入式基板。当然，本申请提供的上述制作方法还可以实现二极管等其他无源器件的嵌入。也就是说，本申请还可以将除有源器件、无源器件等器件之外的其他器件嵌入基板本体，以形成不同结构的嵌入式基板，本申请对嵌入基板本体的器件类型不做限定，适用于所有结构嵌入式基板的制作。
应当理解的是，本申请的第二方面和第三方面与本申请的第一方面的技术方案一致，各方面及对应的可行实施方式所取得的有益效果相似，不再赘述。
附图说明
图1是本申请实施例中基板的一种示意性结构图；
图2是本申请实施例中屏蔽框与芯片的位置示意图；
图3是本申请实施例中基板的一种示意性结构图；
图4是本申请实施例中基板的制作过程的示意性流程图；
图5是本申请实施例中在基板本体上设置多个通孔的示意图；
图6是本申请实施例中将导电体固定在第一通孔的示意图；
图7是本申请实施例中将芯片和屏蔽框固定在第二通孔的示意图；
图8是本申请实施例的方式一中对基板本体进行填充并压合的示意图；
图9是本申请实施例中在基板本体的上表面和的下表面分别钻孔的示意图；
图10是本申请实施例中制作第一图形线路的示意图；
图11是本申请实施例的方式二中对基板本体进行填充并压合的示意图；
图12是本申请实施例中去除位于基板本体的上表面的树脂的示意图；
图13是本申请实施例的方式二中制作第一图形线路的示意图；
图14是本申请实施例中制作阻焊层的示意图；
图15是本申请实施例中制作第二图形线路的示意图；
图16是本申请实施例中制作阻焊层的示意图；
图17是本申请实施例中制作第二图形线路的示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行描述。
为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请中的附图，对本申请中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书实施例和权利要求书及附图中的术语“第一”、“第二”等仅用于区分描述的目的，而不能理解为指示或暗示相对重要性，也不能理解为指示或暗示顺序。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元。方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
应当理解，在本申请中，“至少一个(项)”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，用于描述关联对象的关联关系，表示可以存在三种关系，例如，“A和/或B”可以表示：只存在A，只存在B以及同时存在A和B三种情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a，b或c中的至少一项(个)，可以表示：a，b，c，“a和b”，“a和c”，“b和c”，或“a和b和c”，其中a，b，c可以是单个，也可以是多个。
随着电子产品(如有源器件和无源器件等)的飞速发展，有源器件(如芯片等，本申请实施例以芯片为例进行说明)和无源器件(如阻容(即电阻和电容)等，本申请实施例以阻容为例进行说明)等的封装需要朝着面积更小、厚度更薄的方向不断演进。于是，可以将芯片嵌入基板本体(如树脂板等)，并通过基板本体上设置的导电体(如铜块，即导电体采用铜)将基板本体的上表面和下表面电连接。也就是说，可以通过导电体可以实现基板本体上表面和下表面的互联，进而得到芯片嵌入式基板(可以简称为基板)。
由于芯片容易受到基板中其他器件(如基板中图形线路产生的寄生电容和寄生电感等)的干扰，所以亟需一种能够屏蔽干扰的技术方案。
为了屏蔽芯片受到的干扰，本申请实施例提供了一种基板，如图1所示。基板1可以包括基板本体11、芯片12、导电体(可以具有导电作用)13和屏蔽框(可以具有导电作用)14。
其中，基板本体11设置多个通孔(包括用于嵌入芯片12的第一通孔、用于嵌入导电体13和屏蔽框14的第二通孔等)，导电体13可以嵌入多个通孔的第一通孔(即第一通孔用于嵌入导电体13)内，屏蔽框14嵌入多个通孔的第二通孔内，且芯片12被容纳在屏蔽框内，如图2所示。
需要说明的是，图1中仅以基板1嵌入一个芯片(即图1中的芯片12)和两个导电体(即图1中的两个导电体13)为例进行说明。本申请实施例提供的基板1还可以嵌入多个芯片和多个导电体。当然，多个导电体均用于实现基板本体11的上表面和下表面的互联。
可选地，当基板1嵌入多个芯片时，多个芯片可以分别嵌入多个第一通孔内(即一个芯片对应一个第一通孔)，且每个芯片外侧可以设置一个屏蔽框。当然，也可以一个屏蔽框位于多个(如两个)芯片周围，可以根据具体场景设置屏蔽框的数量，本申请实施例对此不做限定。
本申请实施例提供的基板1通过设置通孔将导电体和芯片嵌入基板本体内，并通过屏蔽框对芯片受到的干扰进行屏蔽，减小了芯片的干扰，提高了芯片的工作可靠性。同时，屏蔽框的设置有利于芯片的散热，进而延长芯片的使用寿命。
在一种可能的实现方式中，由于芯片通常与阻容配合使用，所以，本申请实施例提供的基板1还可以包括阻容15，参考图1，阻容15可以嵌入多个通孔的第三通孔(即第三通孔用于嵌入阻容15)内。
在一种可能的实现方式中，屏蔽框14的侧壁可以环绕芯片12设置，也就是屏蔽框14位于芯片12的周围。
进一步地，屏蔽框14可以呈筒状结构，且其侧壁是密闭的。也就是说，屏蔽框14是一种两端开口，侧壁密封呈筒状的结构。
在一示例中，为了达到更好的屏蔽效果，屏蔽框14的高度可以大于或等于芯片12的高度，屏蔽框14的高度方向可以与芯片12的高度方向相同。
可选地，屏蔽框14可以采用金属材料。考虑到金属材料的屏蔽效果，可以选择电阻率较小的铜或者铝。可以想到的，屏蔽框14采用铜时，屏蔽框14可以叫作铜框；屏蔽框14采用铝时，屏蔽框14可以叫作铝框。与导电体11类似，屏蔽框14也可以采用除铜或者铝之外的其他金属材料，本申请实施例对此不做限定。
本申请实施例中的屏蔽框14有利于芯片12的散热，进而提高芯片12的可靠性，并延长芯片12的使用寿命。
可选地，导电体13可以采用铜或者铝等金属材料。可以想到，当导电体13采用铜时，导电体13可以叫作铜块；当导电体13采用铝时，导电体13可以叫作铝块。当然，导电体11还可以采用除铜或者铝之外的其他可以导电的金属材料，本申请实施例对此不做限定。
在一示例中，导电体13可以为圆柱体、长方体、立方体(即正方体)或者三棱柱。当然，导电体13还可以为其他立体结构，本申请实施例对此不做限定。
需要说明的是，导电体13的形状规整，其表面无毛刺，不会对高频信号的传输产生影响，也就是说对高频信号无干扰。
可以理解的，导电体13为实心导电体，其通流面积大，因此导通阻抗小，进而能够提高基板的导通能力。
在一种可能的实现方式中，基板本体11可以采用绝缘板或者金属板。也就是说，基板本体11可以采用绝缘材料或者采用金属材料。当然，基板本体11还可以采用其他材料，本申请实施例对此不做限定。
在一种可能的实现方式中，本申请实施例提供的基板1还可以包括第一图形线路16(可以采用铜或铝等金属材料)，如图1所示。从图1可以看出，基板本体1的上表面和下表面可以分别设有第一图形线路。通过第一图形线路可以实现导电体13与芯片12的电连接、芯片12与阻容15的电连接等。
在另一种可能的实现方式中，参考图1，本申请实施例提供的基板1还可以包括第二图形线路17(可以采用铜或铝等金属材料)。从图1可以看出，基板本体1的上表面和下表面可以分别设有第二图形线路。通过第二图形线路可以实现基板本体1(也可以说是基板1)上表面不同第一图形线路的之间电连接，还可以实现基板本体1(也可以说是基板1)下表面不同第一图形线路之间的电连接等。
进一步地，为了避免相邻两个第二图形线路之间的电连接，本申请实施例提供的基板1可以在相邻的两个第二图形线路之间设置阻焊层18。
可选地，阻焊层18可以采用绝缘材料，所以阻焊层18也可以叫作绝缘层。
继续参考图1，为了使芯片12、导电体13、屏蔽框14和阻容15固定的更牢固，并提高芯片12、导电体13、屏蔽框14和阻容15，乃至整个基板1的可靠性，芯片12与屏蔽框14之间的间隙、屏蔽框14与基板本体11之间的间隙、导电体13与基板本体11之间的间隙、阻容15与基板本体11之间的间隙、第一图形线路16与基板本体11之间的间隙、第二图形线路17与基板本体11之间的间隙以及第一图形线路16与第二图形线路17之间的间隙等分别填充有树脂、硅胶等绝缘材料。
本申请实施例提供的基板1可以包括芯片、屏蔽框、阻容和导电体，能够实现芯片、屏蔽框、阻容和导电体混合嵌入。当然，本申请实施例提供的基板1还可以包括二极管等其他无源器件，形成不同结构的嵌入式基板。
可选地，本申请实施例提供的基板1可以应用于功率电源模块，或者应用于室外的通讯信号发射基地或者网络交换设备等，本申请实施例对基板1的应用场景不做限定。
本申请实施例还提供另一种基板，如图3所示。该基板与图1所示的基板1相似，不同之处仅在于：基板本体11上表面的第一图形线路16与导电体13之间直接电连接，无需经孔铜(即孔中电镀的铜)连接。
与图1所示的基板相同，图3所示的基板2也可以应用于功率电源模块，或者应用于室外的通讯信号发射基地或者网络交换设备等，本申请实施例对基板2的应用场景不做限定。
本申请实施例还提供了一种通信设备，可以包括机框和上述实施例提供的基板，基板可以被安装在机框内。
需要说明的是，基板的详细介绍可以参考上文，本申请实施例在此不做赘述。
本申请实施例还提供了一种基板的制作方法，详细流程图如图4所示。过程100可以通过以下步骤实现。
步骤S101：可以在基板本体11上设置多个通孔19，如图5所示，并将导电体13固定在多个通孔中的第一通孔191内，如图6所示。
需要说明的是，本申请实施例可以通过图6中的胶带20固定导电体13和阻容15。
示例性的，基板本体11可以采用绝缘板或者金属板。也就是说，基板本体11可以采用绝缘材料或者采用金属材料。当然，基板本体11还可以采用其他材料，本申请实施例对此不做限定。
步骤S102：可以将芯片12和屏蔽框14固定多个通孔中第二通孔192内，且使芯片被容纳在屏蔽框14内，如图7所示。
需要说明的是，本申请实施例以芯片12的背面朝上为例固定芯片12，芯片12的背面与基板本体11的上表面方向一致。可以想到，芯片12的正面与基板本体11的下表面方向一致。
本申请实施例将芯片12容纳在屏蔽框14内部，通过屏蔽框14能够屏蔽芯片12收到的干扰，且有利于芯片12的散热，进而提高芯片12的可靠性，延长芯片12的使用寿命。
步骤S103：采用绝缘材料，并结合金属材料在基板本体11表面制作第一图形线路16，其中，导电体13和芯片12可以通过第一图形线路16电连接。
其中，绝缘材料可以为树脂或者硅胶。当然，绝缘材料还可以采用其他材料，本申请实施例对此不做限定。本申请实施例以树脂为例进行说明。
可选地，树脂可以为味之素堆积膜(ajinomoto build-up film，ABF)和聚丙烯(polypropylene，PP)等。
制作第一图形线路16结合的金属材料可以为铜或者铝。当然，金属材料还可以采用其他可以导电的材料，本申请实施例对此不做限定。本申请实施例以铜为例进行说明。
上述步骤S103可以通过以下两种方式实现。
方式一：采用树脂21对基板本体11的间隙、基板本体11的上表面和基板本体的下表面12进行填充，并对填充后的基板本体11进行压合并固化(如采用降温方式)，之后，去掉胶带20，如图8所示。然后，在基板本体11的上表面和基板本体11的下表面分别钻孔。可以在基板本体11的上表面且导电体13上端对应的位置钻孔，也可以在基板本体11的下表面且导电体13下端对应的位置、芯片12的引脚位置以及阻容15的引脚位置钻孔，以漏出导电体13的上端、导电体13的下端、芯片12的引脚和阻容15的引脚，如图9所示。接着，结合铜，在基板本体11的上表面和基板本体11的下表面制作第一金属层(即第一层铜层)，并在第一金属层表面制作第二金属层(即第二层铜层)。最后，在第二金属层表面制作第一图形线路16，如图10所示。
方式二：采用树脂21对基板本体11的间隙和基板本体11的上表面进行填充，并对填充后的基板本体11进行压合并固化(如采用降温方式)，之后，去掉胶带20，如图11所示。然后，将位于基板本体11的上表面的树脂去除，如图12所示。接着，结合铜，在基板本体11的上表面和基板本体11的下表面制作第一金属层(即第一层铜层)，并在第一金属层表面制作第二金属层(即第二层铜层)。最后，在第二金属层表面制作第一图形线路16，如图13所示。
需要说明的是，由于在第一金属层表面制作第二金属层，所以制作第二金属层的过程可以认为是将第一层铜层加厚的过程，相对于第二金属层来说，第一金属层的厚度小，所以第一金属层可以叫作薄金属层，第二金属层可以叫作厚金属层。
可以想到，方式一和方式二中的基板本体11的间隙可以包括：芯片12与屏蔽框14之间的间隙、屏蔽框14与基板本体11之间的间隙、导电体13与基板本体11之间的间隙、阻容15与基板本体11之间的间隙、第一图形线路16与基板本体11之间的间隙、第二图形线路17与基板本体11之间的间隙以及第一图形线路16与第二图形线路17之间的间隙。
在一种可能的实现方式中，在图10的基础上，可以在第一图形线路16的表面制作阻焊层18，如图14所示。图14中的阻焊层18可以避免相邻两个第二图形线路之间的电连接。阻焊层18可以采用绝缘材料，所以阻焊层18也可以叫作绝缘层。
在另一种可能的实现方式中，在图10的基础上，可以在第一图形线路16的表面制作第二图形线路17，如图15所示。
进一步地，可以在第二图形线路17的表面制作阻焊层18，即可得到如图1所示的基板1。
在一种可能的实现方式中，在图13的基础上，可以在第一图形线路16的表面制作阻焊层18，如图16所示。图16中的阻焊层18可以避免相邻两个第二图形线路之间的电连接。
在另一种可能的实现方式中，在图13的基础上，可以在第一图形线路16的表面制作第二图形线路17，如图17所示。
进一步地，可以在第二图形线路17的表面制作阻焊层18，即可得到如图3所示的基板2。
本申请实施例提供的上述制作方法可以实现芯片、屏蔽框、阻容和导电体混合嵌入基板本体内，以形成嵌入式基板。当然，本申请实施例提供的上述制作方法还可以实现二极管等其他无源器件的嵌入。也就是说，本申请实施例还可以将除芯片、阻容等器件之外的其他器件嵌入基板本体，以形成不同结构的嵌入式基板，本申请实施例对嵌入基板本体的器件类型不做限定，适用于所有结构嵌入式基板的制作。
综上所述，本申请实施例提供的制作方法将导电体和芯片嵌入基板本体设置的通孔内，并给芯片外侧设置屏蔽框，屏蔽框可以将芯片受到的干扰进行屏蔽，减小对芯片的干扰，能够提高芯片的工作可靠性。同时，屏蔽框有利于芯片的散热，进而延长芯片的使用寿命。
应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应所述以权利要求的保护范围为准。
Claims (17)
1.一种基板，其特征在于，包括基板本体、有源器件、导电体和屏蔽框；
所述基板本体设置多个通孔，所述导电体嵌入所述多个通孔的第一通孔内，所述屏蔽框嵌入所述多个通孔的第二通孔内，所述有源器件被容纳在所述屏蔽框内。
2.根据权利要求1所述的基板，其特征在于，所述基板还包括无源器件；
所述无源器件嵌入所述多个通孔中的第三通孔内。
3.根据权利要求1或2所述的基板，其特征在于，所述屏蔽框的侧壁环绕所述有源器件设置。
4.根据权利要求1至3任一项所述的基板，其特征在于，所述屏蔽框呈筒状结构，且其侧壁是密封的。
5.根据权利要求1至4中任一项所述的基板，其特征在于，所述屏蔽框的高度大于或等于所述有源器件的高度，所述屏蔽框的高度方向与所述有源器件的高度方向相同。
6.根据权利要求1至5中任一项所述的基板，其特征在于，所述屏蔽框采用金属材料。
7.根据权利要求1至6中任一项所述的基板，其特征在于，所述导电体为圆柱体、长方体、立方体或者三棱柱。
8.根据权利要求1至7中任一项所述的基板，其特征在于，所述基板本体为绝缘板或者金属板。
9.一种通信设备，包括机框和如权利要求1至8中任一项所述的基板，所述基板被装在所述机框内。
10.一种基板的制作方法，其特征在于，包括：
在基板本体上设置多个通孔，并将导电体固定在所述多个通孔中的第一通孔内；
将有源器件和屏蔽框固定在所述多个通孔中第二通孔内，且使所述有源器件被容纳在所述屏蔽框内；
在所述基板本体表面制作第一图形线路，所述导电体和所述有源器件通过所述第一图形线路电连接。
11.根据权利要求10所述的制作方法，其特征在于，所述制作方法还包括：
将无源器件固定在所述多个通孔中的第三通孔内。
12.根据权利要求10或11所述的制作方法，其特征在于，所述在所述基板本体表面制作第一图形线路，包括：
对所述基板本体的间隙、所述基板本体的上表面和所述基板本体的下表面进行填充，并对填充后的基板本体进行压合；
在所述基板本体的上表面和所述基板本体的下表面分别钻孔；
在所述基板本体的上表面和所述基板本体的下表面制作第一金属层，并在所述第一金属层表面制作第二金属层；
在所述第二金属层表面制作第一图形线路。
13.根据权利要求10或11所述的制作方法，其特征在于，所述在所述基板本体表面制作第一图形线路，包括：
对所述基板本体的间隙和所述基板本体的上表面进行填充，并对填充后的基板本体进行压合；
将位于所述基板本体的上表面的所述绝缘材料去除；
在所述基板本体的上表面和所述基板本体的下表面制作第一金属层，并在所述第一金属层表面制作第二金属层；
在所述第二金属层表面制作第一图形线路。
14.根据权利要求12或13所述的制作方法，其特征在于，所述基板本体的间隙包括所述导电体与所述基板本体之间的间隙、所述有源器件与所述屏蔽框之间的间隙、所述屏蔽框与所述基板本体之间的间隙以及所述无源器件与所述基板本体之间的间隙。
15.根据权利要求10至14中任一项所述的制作方法，其特征在于，所述制作方法还包括：
在所述第一图形线路的表面制作阻焊层。
16.根据权利要求10至15中任一项所述的制作方法，其特征在于，所述制作方法还包括：
在所述第一图形线路的表面制作第二图形线路。
17.根据权利要求16所述的制作方法，其特征在于，所述制作方法还包括：
在所述第二图形线路的表面制作阻焊层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111191135.7A CN114040571A (zh) | 2021-10-13 | 2021-10-13 | 基板及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111191135.7A CN114040571A (zh) | 2021-10-13 | 2021-10-13 | 基板及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114040571A true CN114040571A (zh) | 2022-02-11 |
Family
ID=80141186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111191135.7A Pending CN114040571A (zh) | 2021-10-13 | 2021-10-13 | 基板及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114040571A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105321926A (zh) * | 2014-06-30 | 2016-02-10 | 恒劲科技股份有限公司 | 封装装置及其制作方法 |
| CN105792504A (zh) * | 2016-03-01 | 2016-07-20 | 中国电子科技集团公司第五十四研究所 | 一种具有屏蔽措施的pcb空穴埋置装置及制备工艺 |
| CN107818954A (zh) * | 2016-09-12 | 2018-03-20 | 三星电机株式会社 | 半导体封装件、制造其的方法以及电子装置模块 |
| CN110993588A (zh) * | 2019-12-13 | 2020-04-10 | 青岛歌尔智能传感器有限公司 | 芯片模组及其制作方法和电子设备 |
| CN111278210A (zh) * | 2018-12-04 | 2020-06-12 | 三星电机株式会社 | 印刷电路板 |
-
2021
- 2021-10-13 CN CN202111191135.7A patent/CN114040571A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105321926A (zh) * | 2014-06-30 | 2016-02-10 | 恒劲科技股份有限公司 | 封装装置及其制作方法 |
| CN105792504A (zh) * | 2016-03-01 | 2016-07-20 | 中国电子科技集团公司第五十四研究所 | 一种具有屏蔽措施的pcb空穴埋置装置及制备工艺 |
| CN107818954A (zh) * | 2016-09-12 | 2018-03-20 | 三星电机株式会社 | 半导体封装件、制造其的方法以及电子装置模块 |
| CN111278210A (zh) * | 2018-12-04 | 2020-06-12 | 三星电机株式会社 | 印刷电路板 |
| CN110993588A (zh) * | 2019-12-13 | 2020-04-10 | 青岛歌尔智能传感器有限公司 | 芯片模组及其制作方法和电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101571526B1 (ko) | 전자기 장애를 차폐하는 집적회로 패키지 시스템 | |
| US10490478B2 (en) | Chip packaging and composite system board | |
| CN105792504B (zh) | 一种具有屏蔽措施的pcb空穴埋置装置及制备工艺 | |
| US20180130761A1 (en) | Semiconductor package, manufacturing method thereof, and electronic element module using the same | |
| CN105074917A (zh) | 用于射频多芯片集成电路封装的电磁干扰外壳 | |
| KR20010099684A (ko) | 상호 연결된 접지면이 있는 테이프 볼 그리드 어레이 | |
| KR100763059B1 (ko) | 전력 전달 장치, 시스템 및 방법 | |
| EP3065167B1 (en) | High-frequency module and microwave transceiver | |
| KR20140083084A (ko) | 전자파 차폐층을 갖는 반도체 패키지 및 그 제조방법 | |
| US11690173B2 (en) | Circuit board structure | |
| KR102524298B1 (ko) | 차폐 캐비티를 구비한 임베디드 패키지 구조 및 이의 제조 방법 | |
| WO2019227956A1 (zh) | 一种无线传输模组及制造方法 | |
| EP0186667B1 (en) | Mounting semi-conductor chips | |
| US20150115443A1 (en) | Semiconductor package | |
| CN105321896B (zh) | 嵌入式芯片封装技术 | |
| KR100698570B1 (ko) | 전자파 간섭을 감소시키는 패키지 디바이스 | |
| JP2010109243A (ja) | 配線基板 | |
| CN114040571A (zh) | 基板及其制作方法 | |
| KR100972431B1 (ko) | 임베디드 인쇄회로기판 및 그 제조방법 | |
| CN117480601A (zh) | 封装结构、其制备方法、封装模组及电子设备 | |
| KR20150001125A (ko) | 복합 직접회로소자 패키지 제조방법 | |
| KR20070034710A (ko) | 스크린 프린팅을 이용하여 전자부품이 내장된 인쇄회로기판및 그 제조방법 | |
| US20240147629A1 (en) | Circuit board assembly and method of manufacturing the same, packaging structure having the same | |
| JP2006093554A (ja) | 半導体集積回路装置 | |
| KR20120032946A (ko) | 인쇄회로기판 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |