KR102524298B1 - 차폐 캐비티를 구비한 임베디드 패키지 구조 및 이의 제조 방법 - Google Patents

차폐 캐비티를 구비한 임베디드 패키지 구조 및 이의 제조 방법 Download PDF

Info

Publication number
KR102524298B1
KR102524298B1 KR1020210103790A KR20210103790A KR102524298B1 KR 102524298 B1 KR102524298 B1 KR 102524298B1 KR 1020210103790 A KR1020210103790 A KR 1020210103790A KR 20210103790 A KR20210103790 A KR 20210103790A KR 102524298 B1 KR102524298 B1 KR 102524298B1
Authority
KR
South Korea
Prior art keywords
shielding
layer
insulating layer
cavity
copper pillar
Prior art date
Application number
KR1020210103790A
Other languages
English (en)
Other versions
KR20220018949A (ko
Inventor
씨엔밍 천
민 구
레이 펑
리나 지앙
번시아 후앙
원쉬 왕
Original Assignee
주하이 엑세스 세미컨덕터 컴퍼니., 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주하이 엑세스 세미컨덕터 컴퍼니., 리미티드 filed Critical 주하이 엑세스 세미컨덕터 컴퍼니., 리미티드
Publication of KR20220018949A publication Critical patent/KR20220018949A/ko
Application granted granted Critical
Publication of KR102524298B1 publication Critical patent/KR102524298B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Packages (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 차폐 캐비티를 구비한 임베디드 패키지 구조를 개시하며, 여기에는 절연층에 내장된 소자와 상기 소자를 밀폐시키는 차폐 캐비티가 포함된다. 여기에서 상기 차폐 캐비티는 상기 절연층에 내장되어 사면이 상기 소자를 둘러싸는 차폐벽 및 상기 차폐벽의 제1 단면과 제2 단면을 덮는 제1 회로층과 제2 회로층으로 구성된다. 상기 제1 회로층과 제2 회로층은 상기 차폐벽에 전기적으로 접속된다. 여기에서 상기 차폐벽의 제1 단면과 상기 제1 회로층 사이에 신호선 인출 개구가 형성되며, 상기 소자의 단자를 연결하는 신호선은 상기 신호선 인출 개구에서 상기 차폐 캐비티로 인출된다. 또한 본 발명은 차폐 캐비티를 구비한 임베디드 패키지 구조의 제조 방법을 더 개시한다.

Description

차폐 캐비티를 구비한 임베디드 패키지 구조 및 이의 제조 방법 {EMBEDDED PACKAGING STRUCTURE HAVING SHIELDING CAVITY AND MANUFACTURING METHOD THEREOF}
본 발명은 전자 소자 패키지 구조에 관한 것으로, 더욱 상세하게는 차폐 캐비티를 구비한 임베디드 패키지 구조 및 이의 제조 방법에 관한 것이다.
전자기 간섭은 주로 간섭원, 전송 경로 및 민감한 장비로 구성된다. 여기에서 간섭원에는 마이크로프로세서, 마이크로컨트롤러, 송신기, 정전 방전 및 순시 전력(instantaneous power) 실행 요소가 포함되며, 예를 들어 전기 기계식 릴레이, 스위치 전원 공급 장치, 썬더볼트(Thunderbolt) 등이 있다. 마이크로컨트롤러 시스템에서 클록 회로는 최대의 광대역 노이즈 발생기이다. 상기 노이즈는 전체 스펙트럼으로 확산되는데, 대량의 고속 반도체 소자가 개발됨에 따라 에지 전이 속도가 매우 빠르다. 이러한 회로는 최고 300MHz의 고조파 간섭을 일으킨다.
전자 시스템과 전자 소자에 대한 전자기 간섭의 위해성은 다음과 같다. 즉, 강한 전자기 간섭은 민감한 전자 장비에 과부하로 인한 손상을 줄 수 있다. 일반적으로 실리콘 트랜지스터의 에미터와 베이스 사이의 역방향 항복 전압은 2 내지 5V로 손상되기 매우 쉽다. 또한 그 역방향 항복 전압은 온도가 상승하면 낮아지며, 전자기 간섭으로 인한 피크 전압은 에미터 접합과 콜렉터 접합 중 특정 지점에서 불순물 농도를 증가시켜 트랜지스터 항복 현상 또는 내부 단락을 일으킬 수 있다. 강한 무선 주파수 전자기장에서 작동하는 트랜지스터가 충분한 에너지를 흡수하여 접합 온도가 승온 허용치를 초과하면서 손상될 수 있다. 발전, 송전, 전력 공급 및 사용 장비의 추가적인 손실을 유발하여 장비를 과열시키고 장비의 효율성 및 활용도를 떨어뜨린다. 고조파 전류의 주파수는 기본 주파수의 정수배이다. 따라서 고주파 전류가 도체를 흐를 때 표피 효과의 작용으로 인해 고조파 전류에 대한 도체의 유효 저항이 증가하여 장비의 전력 손실, 전기에너지 손실이 증가하고 도체의 발열이 심각해진다.
종래의 표면 실장 제품에서, 소자는 전자기 간섭의 간섭원 및 IGBT(Insulated Gate Bipolar Transistor)와 같은 민감한 부분으로 사용된다. 통상적으로 패키지 외부(5개면)에 하나의 금속 하우징이 추가되어 대량의 전자기 복사가 넘치거나 외부 전자기 간섭이 발생하는 것을 줄이는 데 사용된다. 그러나 제6면 상에는 핀이 있으며 이는 차폐되지 않는다.
종래 기술의 단점은 다음과 같다. 1. 패키징 후 금속 하우징으로 차폐하는 방식은 표면 실장에는 적합하나 내장된 제품에는 사용할 수 없다. 2. 금속 하우징을 사용하면 5개 방향의 전자기 복사만 방지된다. 차폐되지 않은 다른 면에서 넘쳐 유입되는 복사는 방지할 수 없다. 따라서 전자기 복사와 간섭이 핀 위치에서 영향을 미칠 수 있다. 3. 핀은 솔더 볼(solder ball)을 통해 주기판 상에 용접된다. 솔더 볼의 직경과 높이는 일반적으로 100마이크로미터 수준이므로, 해당 면에서 차폐 보호 없이 신호의 송신단에서 전송 경로까지 전체적인 차폐를 구현하기가 어렵다.
따라서 임베디드 패키지 소자에 대한 전면적인 전자기 차폐가 가능한 차폐 구조가 절실히 요구된다.
상기 기술적 과제를 해결하기 위해, 본 발명의 실시예는 차폐 캐비티 구조를 구비한 임베디드 패키지 구조 및 이의 제조 방법을 제공한다. 본 발명은 임베디드 소자 주변의 6면에 거의 완전히 밀폐된 차폐 캐비티 구조를 형성하여 임베디드 소자의 완벽한 차폐 효과를 구현한다. 이를 통해 인접 소자 간의 거리를 좁히고 집적도를 향상시키며 패키지 부피를 줄일 수 있다.
본 발명의 제1 양상은 차폐 캐비티를 구비한 패키지 구조에 관한 것이다. 여기에는 절연층에 내장된 소자와 상기 소자를 밀폐시키는 차폐 캐비티가 포함된다. 여기에서 상기 차폐 캐비티는 상기 절연층에 내장되어 사면이 상기 소자를 둘러싸는 차폐벽 및 상기 차폐벽의 제1 단면과 제2 단면을 덮는 제1 회로층과 제2 회로층으로 구성된다. 상기 제1 회로층과 제2 회로층은 상기 차폐벽에 전기적으로 접속된다. 여기에서 상기 차폐벽의 제1 단면과 상기 제1 회로층 사이에 신호선 인출 개구가 형성되며, 상기 소자의 단자를 연결하는 신호선은 상기 신호선 인출 개구에서 상기 차폐벽으로 인출된다.
일부 실시예에 있어서, 상기 차폐벽은 구리 필러로 형성된다.
일부 실시예에 있어서, 상기 신호선 양측에 상기 신호선에 평행한 접지 차폐선을 설치하여 신호선이 간섭 받는 것을 방지한다.
일부 실시예에 있어서, 상기 절연층은 패키지재를 포함한다. 상기 패키지재는 통상적으로 폴리머 유전체이며, 바람직하게는 프리프레그, 비스말레이미드/트리아진 수지, 폴리이미드, 폴리염화비닐, 필름형 유기 수지, 에폭시 수지 또는 폴리페닐렌 에테르 중 하나 이상의 조합으로부터 선택된다.
일부 실시예에 있어서, 상기 소자는 베어 칩, 수동 소자 및 패키지 중 어느 하나 이상의 조합으로부터 선택되며, 바람직하게는 상기 소자는 커패시터, 인덕터, 무선 주파수 칩 또는 발진기 등을 포함한다.
일부 실시예에 있어서, 상기 차폐 캐비티는 접지된다.
본 발명의 제2 양상은 차폐 캐비티를 구비한 임베디드 패키지 구조의 제조 방법을 제공하며, 여기에는 하기 단계가 포함된다.
(A) 관통 캐비티를 구비한 프레임을 제작한다. 여기에서 상기 프레임은 폴리머 유전체 및 상기 폴리머 유전체에 내장되어 상기 관통 캐비티를 둘러싸는 차폐 구리 필러를 포함한다.
(B) 상기 관통 캐비티에 소자를 삽입하고 패키지재를 채워 제1 절연층을 형성한다.
(C) 상기 제1 절연층의 제1 표면 상에 폴리머 유전체를 적용하여 제2 절연층을 형성한다.
(D) 상기 제2 절연층 상의 홀을 개설하여 상기 차폐 구리 필러의 제1 단면과 상기 소자의 단자를 노출시키고, 동시에 소정의 신호선 인출 개구 위치의 폴리머 유전체를 유지시킨다.
(E) 상기 제2 절연층 상에 상기 소자의 단자를 연결하는 신호선을 형성한다. 여기에서 상기 신호선은 상기 신호선 인출 개구 위치를 관통한다.
(F) 상기 차폐 구리 필러를 제1 단면으로부터 빌드업하여 제2 절연층을 넘어서도록 연장시킨다.
(G) 상기 차폐 구리 필러 상에 폴리머 유전체를 적용하여 제3 절연층을 형성한다.
(H) 제1 절연층과 제3 절연층을 얇게 만들어 상기 차폐 구리 필러의 제1 단면과 제2 단면을 노출시킨다.
(I) 상기 제3 절연층과 제1 절연층 상에 제1 회로층과 제2 회로층을 형성한다. 여기에서 제1 회로층과 제2 회로층은 상기 차폐 구리 필러의 제1 단면과 제2 단면을 덮고, 상기 차폐 구리 필러에 전기적으로 접속된다.
일부 실시예에 있어서, 상기 단계 A는 하기 단계를 더 포함한다.
- 임시 캐리어판 상에 포토레지스트층을 적용하고, 노광 및 현상을 거쳐 제1 패턴을 형성한다.
- 상기 제1 패턴에 금속 구리를 도금하여 차폐 구리 필러와 희생 구리 필러를 형성한다.
- 상기 포토레지스트층을 제거한다.
- 폴리머 유전체층을 적용하여 상기 차폐 구리 필러와 희생 구리 필러를 덮는다.
- 상기 폴리머 유전체층을 얇게 만들어 상기 차폐 구리 필러와 희생 구리 필러의 꼭대기 단면을 노출시킨다.
- 상기 임시 캐리어판을 제거한다.
- 상기 희생 구리 필러를 에칭하여 관통 캐비티를 형성한다. 여기에서 상기 차폐 구리 필러는 상기 관통 캐비티를 둘러싸며, 이를 통해 관통 캐비티를 구비한 프레임을 획득한다.
일부 다른 실시예에 있어서, 상기 단계 A는 하기 단계를 더 포함한다.
- 임시 캐리어판 상에 포토레지스트층을 적용하고, 노광 및 현상을 거쳐 제1 패턴을 형성한다.
- 상기 제1 패턴에 금속 구리를 도금하여 차폐 구리 필러를 형성한다.
- 상기 포토레지스트층을 제거한다.
- 폴리머 유전체층을 적용하여 상기 차폐 구리 필러를 덮는다.
- 상기 폴리머 유전체층을 얇게 만들어 상기 차폐 구리 필러의 꼭대기 단면을 노출시킨다.
- 상기 임시 캐리어판을 제거한다.
- 상기 폴리머 유전체층에 기계적 스탬핑 또는 레이저 드릴링의 방식을 수행하여 상기 차폐 구리 필러로 둘러싸인 관통 캐비티를 형성함으로써, 관통 캐비티를 구비한 프레임을 획득한다.
일부 실시예에 있어서, 상기 단계 B는 하기 단계를 더 포함한다.
- 상기 프레임의 일면 상에 테이프를 적용한다.
- 상기 관통 캐비티에 소자를 삽입하고 상기 소자를 상기 테이프 상에 실장한다.
- 상기 프레임의 타면 상에 패키지재를 적용하여 제1 절연층을 형성한다. 여기에서 상기 패키지재는 상기 소자와 프레임 사이의 갭을 채운다.
- 상기 테이프를 제거한다.
일부 실시예에 있어서, 상기 폴리머는 프리프레그, 비스말레이미드/트리아진 수지, 폴리이미드, 폴리염화비닐, 필름형 유기 수지, 에폭시 수지 또는 폴리페닐렌 에테르 중 하나 이상의 조합으로부터 선택된다. 바람직하게는, 상기 폴리머 유전체는 감광성 폴리이미드 또는 감광성 폴리페닐렌 에테르와 같은 감광성 수지 물질일 수 있다.
일부 실시예에 있어서, 상기 단계 E는 하기 단계를 더 포함한다.
- 상기 신호선의 양측에 차폐선이 형성되고, 상기 차폐선과 상기 신호선이 함께 상기 신호선 인출 개구 위치를 관통한다.
일부 실시예에 있어서, 상기 단계 F는 하기 단계를 더 포함한다.
- 상기 제2 절연층 상에 포토레지스트층을 적용한다.
- 상기 포토레지스트층을 노광 및 현상하여 오픈홀을 형성하고, 상기 차폐 구리 필러의 제1 단면을 노출시킨다.
- 상기 오픈홀을 구리로 도금하여 빌드업 차폐 구리 필러를 형성한다.
- 상기 포토레지스트층을 제거한다.
일부 실시예에 있어서, 상기 단계 H는 하기 단계를 더 포함한다.
- 기계적 연마 또는 플라즈마 에칭의 방식을 통해 얇게 만든다.
일부 실시예에 있어서, 상기 단계 I는 하기 단계를 더 포함한다.
- 상기 차폐 구리 필러의 제1 단면과 제2 단면을 노출시키는 제3 절연층과 제1 절연층 상에 시드층을 적용한다.
- 시드층 상에 포토레지스트층을 적용한다.
- 패턴화하여 회로 패턴을 형성한다.
- 회로 패턴에 구리로 도금한다.
- 포토레지스트를 벗긴다.
- 시드층을 제거한다.
본 발명과 본 발명의 실시예에 대한 이해를 돕기 위해, 이하에서는 단순하게 예시와 첨부 도면을 통해 설명한다.
구체적으로 첨부 도면을 참조할 때 특정 도면에 도시된 것은 예시적이며 본 발명의 바람직한 실시예를 논의하기 위한 설명을 위한 것임에 유의해야 한다. 또한 이하에서는 본 발명의 원리 및 개념을 설명하기 위해 가장 유용하고 이해하기 쉬운 것으로 간주되는 도면을 제공하였다. 이와 관련하여, 본 발명의 기본적인 이해에 필요한 상세함의 수준을 넘어서 본 발명의 구조적 세부 사항을 설명하려는 시도는 하지 않았다. 첨부 도면을 참조한 설명을 통해 본 발명이 속한 기술 분야의 당업자는 본 발명의 여러 형태가 실제로 어떻게 구현될 수 있는지 이해할 수 있다. 첨부 도면은 하기와 같다.
도 1은 본 발명의 일 실시예에 따른 차폐 캐비티를 구비한 임베디드 패키지 구조의 단면도이다.
도 2a 내지 도 2q는 도 1에 도시된 패키지 구조의 제조 방법에서 각 단계 중간 구조의 개략도이다.
도 1은 임베디드 패키지 구조(100)의 단면도를 도시한 것이다. 패키지 구조(100)는 제1 절연층(141)과 제1 절연층(141)에 내장된 소자(170), 및 소자(170)를 둘러싸며 밀폐하는 차폐 캐비티(180)를 포함한다. 여기에서 차폐 캐비티(180)는 폴리머 유전체층(140)에서 사면이 소자(170)를 둘러싸는 차폐벽(131) 및 차폐벽(131)의 제1 단면과 제2 단면을 덮는 제1 회로층(135)과 제2 회로층(136)으로 구성된다. 제1 회로층(135)과 제2 회로층(136)은 차폐벽(131)에 전기적으로 접속된다. 차폐벽(131)과 제1 회로층(135) 사이에는 신호선 인출 개구(181)가 형성되고, 소자(170)의 단자(171)를 연결하는 신호선(133)은 신호선 인출 개구(181)에서 차폐 캐비티(180)로 인출된다.
제1 절연층(141)은 패키지재일 수 있다. 통상적으로 폴리머 유전체이며, 바람직하게는 프리프레그, 비스말레이미드/트리아진 수지, 폴리이미드, 폴리염화비닐, 필름형 유기 수지(ABF), 에폭시 수지 또는 폴리페닐렌 에테르 중 하나 이상의 조합으로부터 선택된다. 바람직하게는, 제1 절연층(141)은 열경화성 수지 물질(예를 들어 Taiyo Zaristo909S) 또는 감광성 수지 물질(예를 들어 Hitachi PVF-02)일 수 있다.
내장되는 소자(170)는 전자기 간섭을 일으키거나 전자기 간섭에 민감한 소자일 수 있으며, 베어 칩, 수동 소자 및 패키지 중 어느 하나 이상의 조합일 수 있다. 바람직하게는, 상기 소자에는 커패시터, 인덕터, 무선 주파수 칩 또는 발진기 등이 포함된다.
차폐벽(131)은 구리 비아 필러로 구성된 "回"자형 구조일 수 있으며, 4개면이 소자(170)를 둘러싸면서 횡방향 전자기 간섭을 방지한다.
소자(170)의 단자(171)에서 인출되는 신호선(133)의 양측에 차폐선(132)을 더 설치할 수 있고, 차폐선(132)은 차폐벽에 연결되거나 접지되어 신호선(133)이 전송 중에 전자기 간섭을 받는 것을 방지할 수 있다.
신호선(133)은 차폐 캐비티(180)에서 인출된 후 단자를 형성하여 기판에 전기적으로 접속될 수 있다.
도 2a 내지 도 2o는 도 1의 차폐 캐비티를 구비한 임베디드 패키지 구조(100)의 제조 방법에서 각 단계 중간 구조의 개략도를 도시한 것이다.
임베디드 패키지 구조(100)의 제조 방법은 하기 단계를 포함한다.
도 2 a에 도시된 바와 같이, 임시 캐리어판(110) 상에 포토레지스트층(120)을 적용하며, 노광 및 현상 후 제1 패턴(121)을 형성한다. 임시 캐리어판(110)은 유리 기판, 희생 동박 또는 동박 적층판(CCL)일 수 있으며, 예를 들어 단면 또는 양면에 이중층 동박이 코팅된 동박 적층판일 수 있다. 본 발명에서는 임시 캐리어판을 통해 단면 또는 양면 빌드업을 수행할 수 있으며, 본 실시예에서는 단면 빌드업만을 예로 들어 설명한다.
도 2b에 도시된 바와 같이, 제1 패턴(121)에 금속 구리를 도금하고 포토레지스트층(120)을 제거하여 차폐 구리 필러(131)와 희생 구리 필러(130)를 형성한다. 금속 구리 도금은 통상적으로 전기 도금에 의해 수행될 수 있으며, 제1 패턴(121)은 설계에 따라 더 많은 구리 필러, 예를 들어 도통 피쳐 구조에 사용되는 도통 구리 필러 등을 포함할 수 있다.
도 2 c에 도시된 바와 같이, 폴리머 유전체층(140)을 적용하여 차폐 구리 필러(131)를 덮고, 이어서 폴리머 유전체층(140)을 얇게 만들어 차폐 구리 필러(131)와 희생 구리 필러(130)의 꼭대기 단면을 노출시킨다. 폴리머 유전체층(140)은 프레임의 본체를 구성하며 프레임을 견고하게 지지한다. 통상적으로 프리프레그, 비스말레이미드/트리아진 수지, 폴리이미드, 폴리염화비닐, 필름형 유기 수지(ABF), 에폭시 수지 또는 폴리페닐렌 에테르 중 하나 이상의 조합으로부터 선택된다.
도 2d는 도 2 c의 평면도이며, 도 2c는 도 2d의 A-A'선에 따른 단면도이다. 도 2d에 도시된 바와 같이, 차폐 구리 필러(131)와 희생 구리 필러(130)는 차폐 구리 필러(131)가 희생 구리 필러(130)를 둘러싸는 "回"자형 패턴을 형성한다.
이어서, 도 2e에 도시된 바와 같이 임시 캐리어판(110)을 제거한다.
그 다음 도 2f에 도시된 바와 같이, 희생 구리 필러(130)를 에칭하고 폴리머 유전체층(140)에 관통 캐비티(150)를 형성한다. 여기에서 차폐 구리 필러(131)는 관통 캐비티(150)를 둘러싸며, 이를 통해 관통 캐비티(150)를 구비한 프레임(140)을 획득한다. 임시 캐리어판(110)이 이중층 동박 적층판인 경우, 이중층 동박은 물리적 압착에 의해 함께 부착되기 때문에, 이중층 동박을 단순히 분리함으로써 동박 적층판을 제거할 수 있다. 프레임(140) 상에 부착된 단층 동박은 에칭을 통해 제거할 수 있다. 희생 구리 필러(130)의 에칭 방법은 포토레지스트 패턴화를 이용하여 에칭 정지층을 형성하고 에칭 후 에칭 정지층을 제거하는 것일 수 있다.
대안으로 관통 캐비티(150)를 구비하도록 형성하는 방법은 다음 단계를 더 포함할 수 있다. 즉, 임시 캐리어판(110) 상에 "口"자형의 차폐 구리 필러(131)만 형성하며, 폴리머 유전체층(140)을 적층하고 얇게 만들어 차폐 구리 필러(131)의 꼭대기 단면을 노출시킨다. 그 후 임시 캐리어판(110)을 제거하고, 폴리머 유전체층(140)에 대해 기계적 스탬핑 또는 레이저 드릴링을 수행하여 차폐 구리 필러(131)에 의해 둘러싸인 관통 캐비티(150)를 형성한다. 이를 통해 관통 캐비티(150)를 구비한 프레임(140)을 획득한다.
도 2g는 도 2f의 평면도이다. 여기에서 차폐 구리 필러(131)는 관통 캐비티(150)를 둘러싸는 "口"자형 차폐벽으로 형성된다.
다음으로 도 2h에 도시된 바와 같이, 프레임(140)의 일면 상에 테이프(160)를 적용하며, 관통 캐비티(150)에 소자(170)를 삽입하고 소자(170)를 테이프(160) 상에 부착 및 고정한다. 테이프(160)는 열분해형 또는 광분해형 테이프일 수 있으며, 가열 또는 자외선 조사에 의해 분해될 수 있다. 에칭된 캐비티(150) 영역 내에 소자(170)를 배치한다. 소자(170)는 외부에 전자기 간섭을 일으키는 커패시터, 인덕터 등이거나, 간섭 차단이 필요한 무선 주파수 칩, 발진기 등의 기능성 소자일 수 있다. 소자(170)는 테이프(160)로 임시 고정되며, 소자의 단자면(171)은 테이프(160) 상에 고정된다.
복수의 소자(170)는 기능 및 설계에 따라 동일한 캐비티(150) 내에 부착될 수 있으며, 상이한 소자 간의 상호 간섭을 방지하기 위해 독립적인 차폐벽을 갖는 독립적 캐비티 내에 실장될 수도 있다. 또한 차폐가 필요 없는 복수의 소자는 하나 이상의 차폐 없는 구조의 캐비티 내에 설치될 수도 있다.
소자(170) 두께와 캐비티(150) 깊이 사이의 높이차는 5μm 이상이어야 하며, 통상적으로 5 내지 30μm이다. 그러나 내장된 소자(170)가 초고압 조건에서 작동하는 경우, 패키지재의 내전압 성능에 따라 소자 후면과 캐비티(150) 상단 에지 사이의 높이차를 증가시켜 항복 현상이 일어나는 것을 방지할 수 있다. 예를 들어, 내장된 소자가 12V 전압에서 작동하는 경우 높이차를 15μm로 제어할 수 있으나, 내장된 소자가 650V 전압에서 작동하는 경우 높이차는 50 내지 70μm로 제어한다. 물론 상기 높이차는 제한적이지 않으며, 패키지재의 내전압 성능을 선택하여 결정할 수 있다.
다음으로 도 2i에 도시된 바와 같이, 프레임(140)의 타면 상에 패키지재를 적용하고 제1 절연층(141)을 형성하여, 소자(170)와 프레임(140) 사이의 갭을 패키지재로 채운다. 패키지재는 통상적으로 갭 충진 성능이 우수해야 한다. 바람직하게는 패키지재는 필름, 분말 또는 액체 형태이며, 필름 부착, 사출 성형, 코팅/스크린 인쇄 방식을 통해 캐비티(150)와 소자(170) 사이의 갭을 채울 수 있다. 바람직하게는 폴리이미드, 폴리염화비닐, 필름형 유기 수지(ABF), 폴리페닐렌 에테르 또는 에폭시 수지 등으로부터 선택되며, 폴리머 유전체층(140)과 같거나 다를 수 있다. 프레임(140)은 통상적으로 구조를 견고하게 지지해야 하며, 패키지재는 통상적으로 갭 충진 성능이 우수해야 하므로 바람직하게는 2가지의 상이한 패키지재를 조합하여 사용한다. 예를 들어 프리프레그(PP) 또는 BT 수지를 프레임 물질)로 채택할 수 있으며, 필름형 유기 수지(ABF)를 제1 절연층(141)으로 채택할 수 있다. ABF는 유동성이 좋고 소자 사이의 갭 충진성이 비교적 우수한 반면, PP 또는 BT는 유리 섬유 구조이기 때문에 지지력이 상당히 견고하다.
다음으로 도 2j에 도시된 바와 같이 테이프(160)를 제거한다. 가열 또는 자외선 조사를 통해 테이프(160)를 분해시켜 제거할 수 있다.
다음으로 도 2k에 도시된 바와 같이, 제1 절연층(141)의 제1 표면(하표면), 즉 소자의 단자면(171) 상에 수지 물질을 적용하여 기판 표면 전체를 덮고 제2 절연층(142)을 형성한다. 제2 절연층(142)의 물질은 프리프레그(PP) 또는 ABF, PI, PPO 등과 같은 필름형의 빌드업 물질일 수 있다.
다음으로 도 2l에 도시된 바와 같이, 제2 절연층(142) 상에 홀을 개설해 차폐 구리 필러(131)의 바닥 단면과 소자(170)의 단자면(171)을 노출시킨다. 그러나 소정의 신호선 인출 개구 위치의 수지는 유지하여 신호선이 차폐 구리 필러(131)와 접촉하는 것을 방지한다. 이어서 제2 절연층(142) 상에 소자(170)의 단자(171)를 연결하는 신호선(133)을 형성하여, 신호선(133)이 신호선 인출 개구(181) 위치를 관통하도록 만든다. 동시에 도통 구리 필러와 같은 다른 구리 필러의 바닥 단면도 개방 및 노출하여, 도통 구리 필러가 차폐 구리 필러(131)와 함께 동기적으로 빌드업되도록 할 수 있다.
제2 절연층(142)을 개방하여 구리 필러 바닥 단면을 노출시키는 방법으로는 통상적으로 레이저 드릴링 방식이 사용되나 이에 한정되지 않는다. 예를 들어, 수지 물질(142)에 감광성 수지 물질(예를 들어 PI)을 사용하는 경우, 직접 노광 및 현상의 방식을 통해 수행할 수 있다.
도 2l은 도 2k의 저면도이고, 도 2k는 도 2l의 B-B'선을 따라 취한 단면도이다. 신호선(133)의 양측에는 통상적으로 그에 평행한 1개의 차폐선(132)이 설치된다. 신호선(133)에 평행한 상기 2개의 차폐선(132)은 최종적으로 접지되어, 신호선(133) 상에서 고주파 신호에 의해 생성된 전자기 유도를 즉시 지하로 유도하여, 다른 회로 또는 주변 소자에 전자기 간섭이 일어나는 것을 방지할 수 있다.
이어서 도 2m에 도시된 바와 같이, 차폐 구리 필러(131)는 노출된 바닥 단면으로부터 아래로 빌드업되어 제2 절연층(142)을 넘어서도록 이를 연장시킨다. 또한 도통 구리 필러와 같은 다른 구리 필러도 동시에 빌드업할 수 있다. 상기 빌드업은 주하이 엑세스(Zhuhai ACCESS)의 코어리스 기판 빌드업 공정을 채택할 수 있다. 예를 들어 제2 절연층(142) 상에 포토레지스트층을 적용하고, 포토레지스트층을 패턴화하여 오픈홀을 형성하며 차폐 구리 필러(131)의 바닥 단면을 노출시키는 단계; 오픈홀을 구리로 도금한 후 빌드업하여 빌드업 차폐 구리 필러(131)를 형성하는 단계; 및 포토레지스트를 제거하는 단계를 채택할 수 있다.
다음으로 도 2n에 도시된 바와 같이, 차폐 구리 필러(131)의 바닥 단면 상에 폴리머 유전체를 적용하여 제3 절연층(143)을 형성한다.
다음으로 도 2o에 도시된 바와 같이, 양면을 얇게 만들며, 얇아진 제1 절연층(141)과 제3 절연층(143)은 차폐 구리 필러(131)의 바닥 단면과 꼭대기 단면을 노출시킨다. 동시에 추가적인 빌드업이 용이하도록 도통 구리 필러의 두 단면을 노출시킬 수 있다. 슬리밍(slimming) 공정은 화학적 기계적 연마 또는 플라즈마 에칭(plasma etching) 등을 채택할 수 있다.
마지막으로 도 2p에 도시된 바와 같이, 제3 절연층(143)과 제1 절연층(141) 상에 제1 회로층(135)과 제2 회로층(136)을 각각 형성하여, 제1 회로층(135)과 제2 회로층(136)이 차폐 구리 필러(131)의 꼭대기 단면과 바닥 단면을 덮어 차폐 구리 필러(131)에 전기적으로 접속시킨다.
통상적으로 배선층은 구리 또는 알루미늄으로 제작되며, 제1 회로층(135)과 제2 회로층(136)은 층간 도통 구리 필러를 통해 서로 도통될 수 있다. 제1 회로층(135)과 제2 회로층(136)을 형성하는 공정은 제3 절연층(143)의 하표면과 제1 절연층(141)의 상표면 상에 각각 구리, 티타늄 등과 같은 금속의 시드층을 스퍼터링하는 단계; 포토레지스트와 패턴화를 적용하여 비아 또는 피쳐 구조를 형성하는 단계; 패턴에 구리로 전기 도금하는 단계; 포토레지스트를 벗겨내는 단계; 및 노출된 시드층을 에칭하는 단계를 포함할 수 있다.
그 다음, 계속해서 회로층(135, 136) 상에 절연층과 피쳐층을 적용하여 빌드업 작업을 수행함으로써 패키지 온 패키지 등과 같은 다층 상호 연결 구조를 형성할 수도 있다.
따라서 "口"자형 차폐 구리 필러(131)와 상하 2층 회로층(135, 136)은 소자(170)를 둘러싸는 차폐 캐비티(180)를 공동으로 형성한다. 신호선 인출 개구(181) 이외에, 차폐 캐비티(180)는 소자(170)를 거의 밀폐하며 감싼다. 신호선 인출 개구(181)의 폭(즉, 제2 절연층의 두께)은 신호선(133) 폭의 2 내지 4배에 불과하며, 신호선(133)의 양측은 평행한 차폐선(132)을 동반할 수도 있다. 따라서 본 발명의 차폐 캐비티(180)는 거의 완벽하게 전자기를 차폐하는 소자를 구현할 수 있으므로, 차폐 캐비티(180) 중의 소자에 의해 방출되거나 유도되는 전자기 간섭을 최소화할 수 있다.
차폐 캐비티(180)는 신호 누화를 막기 위해 실시간으로 차폐 캐비티(180) 표면에 생성되는 전자기 유도 전류를 지면으로 유도하기 위해 최종적으로 접지되어야 한다. 차폐선(132)은 차폐 구리 필러(131) 연결을 통해 접지될 수 있다.
도 2q는 도 2p의 A-A∧선을 따라 취한 단면도이다. 신호선(133)은 차폐선(132)과 함께 신호선 인출 개구(181)에서 차폐 캐비티(180)로 인출될 수 있다. 소자(170)의 단자(171)에서 인출된 신호선(133)은 홀 개설, 구리 충진 등 공정을 통해 제3 절연층(143) 상에 단자를 형성함으로써 PCB 기판과 같은 기판에 연결할 수 있다.
제조 공정의 마지막 단계에서 패키지 패널 프레임을 개별 패키지 구성 요소로 나눌 수 있다. 분할 또는 전단은 회전 톱날 또는 레이저와 같은 기타 전단 기술을 사용하여 수행할 수 있다.
본 발명이 속한 기술 분야의 당업자는 본 발명이 문맥상 구체적으로 예시되고 설명된 것에 제한되지 않음을 알 수 있다. 또한 본 발명의 범위는 첨부한 청구범위에 의해 한정되며, 여기에는 본원의 각 기술적 특징의 조합과 하위 조합 및 이의 변경과 수정이 포함된다. 본 발명이 속한 기술 분야의 당업자는 전술한 설명을 읽은 후 이러한 조합, 변경 및 수정을 예견할 수 있다.
청구 범위에서 "포함" 및 이의 변형인 "포괄", "함유" 등의 용어는 나열된 구성 요소를 포함하나 일반적으로 다른 구성 요소를 배제하지 않음을 의미한다.

Claims (16)

  1. 차폐 캐비티를 구비한 임베디드 패키지 구조의 제조 방법에 있어서,
    (A) 관통 캐비티를 구비한 프레임을 제작하는 단계-상기 프레임은 폴리머 유전체 및 상기 폴리머 유전체에 내장되어 상기 관통 캐비티를 둘러싸는 차폐 구리 필러를 포함함-;
    (B) 상기 관통 캐비티에 소자를 삽입하고 패키지재를 채워 제1 절연층을 형성하는 단계;
    (C) 상기 제1 절연층의 제1 표면 상에 폴리머 유전체를 적용하여 제2 절연층을 형성하는 단계;
    (D) 상기 제2 절연층 상에 홀을 개설하여 상기 차폐 구리 필러의 제1 단면과 상기 소자의 단자를 노출시키고, 동시에 소정의 신호선 인출 개구 위치의 폴리머 유전체를 유지시키는 단계;
    (E) 상기 제2 절연층 상에 상기 소자의 단자를 연결하는 신호선을 형성하는 단계-상기 신호선은 상기 신호선 인출 개구 위치를 관통함-;
    (F) 상기 차폐 구리 필러를 제1 단면으로부터 빌드업하여 제2 절연층을 넘어서도록 이를 연장시키는 단계;
    (G) 상기 차폐 구리 필러 상에 폴리머 유전체를 적용하여 제3 절연층을 형성하는 단계;
    (H) 제1 절연층과 제3 절연층을 얇게 만들어 상기 차폐 구리 필러의 제1 단면과 제2 단면을 노출시키는 단계; 및
    (I) 상기 제3 절연층과 제1 절연층 상에 제1 회로층과 제2 회로층을 형성하는 단계-제1 회로층과 제2 회로층은 상기 차폐 구리 필러의 제1 단면과 제2 단면을 덮고, 상기 차폐 구리 필러에 전기적으로 접속됨-를 포함하는 제조 방법.
  2. 제1항에 있어서,
    상기 단계 A는,
    임시 캐리어판 상에 포토레지스트층을 적용하고, 노광 및 현상을 거쳐 제1 패턴을 형성하는 단계;
    상기 제1 패턴에 금속 구리를 도금하여 차폐 구리 필러와 희생 구리 필러를 형성하는 단계;
    상기 포토레지스트층을 제거하는 단계;
    폴리머 유전체층을 적용하여 상기 차폐 구리 필러와 희생 구리 필러를 덮는 단계;
    상기 폴리머 유전체층을 얇게 만들어 상기 차폐 구리 필러와 희생 구리 필러의 꼭대기 단면을 노출시키는 단계;
    상기 임시 캐리어판을 제거하는 단계; 및
    상기 희생 구리 필러를 에칭하여 관통 캐비티를 형성하는 단계-상기 차폐 구리 필러는 상기 관통 캐비티를 둘러싸며, 이에 의해 관통 캐비티를 구비한 프레임을 획득함-를 더 포함하는 제조 방법.
  3. 제1항에 있어서,
    상기 단계 A는,
    임시 캐리어판 상에 포토레지스트층을 적용하고, 노광 및 현상을 거쳐 제1 패턴을 형성하는 단계;
    상기 제1 패턴에 금속 구리를 도금하여 차폐 구리 필러를 형성하는 단계;
    상기 포토레지스트층을 제거하는 단계;
    폴리머 유전체층을 적용하여 상기 차폐 구리 필러를 덮는 단계;
    상기 폴리머 유전체층을 얇게 만들어 상기 차폐 구리 필러의 꼭대기 단면을 노출시키는 단계;
    상기 임시 캐리어판을 제거하는 단계; 및
    상기 폴리머 유전체층에 기계적 스탬핑 또는 레이저 드릴링을 수행하는 방식으로 상기 차폐 구리 필러로 둘러싸인 관통 캐비티를 형성함으로써, 관통 캐비티를 구비한 프레임을 획득하는 단계를 더 포함하는 제조 방법.
  4. 제1항에 있어서,
    상기 단계 B는,
    상기 프레임의 일면 상에 테이프를 적용하는 단계;
    상기 관통 캐비티에 소자를 삽입하고 상기 소자가 상기 테이프 상에 실장되도록 하는 단계;
    상기 프레임의 타면 상에 패키지재를 적용하여 제1 절연층을 형성하는 단계-상기 패키지재는 상기 소자와 프레임 사이의 갭을 채움-; 및
    상기 테이프를 제거하는 단계를 더 포함하는 제조 방법.
  5. 제1항에 있어서,
    상기 폴리머 유전체는 프리프레그, 비스말레이미드/트리아진 수지, 폴리이미드, 폴리염화비닐, 필름형 유기 수지, 에폭시 수지 또는 폴리페닐렌 에테르 중 하나 이상의 조합으로부터 선택되는 제조 방법.
  6. 제1항에 있어서,
    상기 단계 E는,
    상기 신호선의 양측에 차폐선을 형성하고, 상기 차폐선과 상기 신호선이 함께 상기 신호선 인출 개구 위치를 관통하는 단계를 더 포함하는 제조 방법.
  7. 제1항에 있어서,
    상기 단계 F는,
    상기 제2 절연층 상에 포토레지스트층을 적용하는 단계;
    상기 포토레지스트층을 노광 및 현상하여 오픈홀을 형성하고, 상기 차폐 구리 필러의 제1 단면을 노출시키는 단계;
    상기 오픈홀을 구리로 도금하여 빌드업 차폐 구리 필러를 형성하는 단계; 및
    상기 포토레지스트층을 제거하는 단계를 더 포함하는 제조 방법.
  8. 제1항에 있어서,
    상기 단계 H는,
    기계적 연마 또는 플라즈마 에칭의 방식을 통해 얇게 만드는 단계를 더 포함하는 제조 방법.
  9. 제1항에 있어서,
    상기 단계 I는,
    상기 차폐 구리 필러의 제1 단면과 제2 단면을 노출시키는 제3 절연층과 제1 절연층 상에 시드층을 적용하는 단계;
    시드층 상에 포토레지스트층을 적용하는 단계;
    패턴화하여 회로 패턴을 형성하는 단계;
    회로 패턴을 구리로 도금하는 단계;
    포토레지스트를 벗기는 단계; 및
    시드층을 제거하는 단계를 더 포함하는 제조 방법.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
KR1020210103790A 2020-08-07 2021-08-06 차폐 캐비티를 구비한 임베디드 패키지 구조 및 이의 제조 방법 KR102524298B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010791224.4A CN112103269B (zh) 2020-08-07 2020-08-07 一种具有屏蔽腔的嵌入式封装结构及其制造方法
CN202010791224.4 2020-08-07

Publications (2)

Publication Number Publication Date
KR20220018949A KR20220018949A (ko) 2022-02-15
KR102524298B1 true KR102524298B1 (ko) 2023-04-21

Family

ID=73753005

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210103790A KR102524298B1 (ko) 2020-08-07 2021-08-06 차폐 캐비티를 구비한 임베디드 패키지 구조 및 이의 제조 방법

Country Status (5)

Country Link
US (1) US11450619B2 (ko)
JP (1) JP7158544B2 (ko)
KR (1) KR102524298B1 (ko)
CN (1) CN112103269B (ko)
TW (1) TWI792476B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113451259B (zh) * 2021-05-14 2023-04-25 珠海越亚半导体股份有限公司 一种多器件分次嵌埋封装基板及其制造方法
CN113991004A (zh) * 2021-10-26 2022-01-28 东莞市中麒光电技术有限公司 Led基板制作方法、led基板、led器件制作方法及led器件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367269A (zh) * 2013-07-15 2013-10-23 香港应用科技研究院有限公司 用于射频应用的隔离混合基板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163539A (ja) * 1997-11-25 1999-06-18 Kyocera Corp 多層配線基板
US8455994B2 (en) * 2002-01-31 2013-06-04 Imbera Electronics Oy Electronic module with feed through conductor between wiring patterns
JP2006303202A (ja) * 2005-04-21 2006-11-02 Cmk Corp 部品内蔵型プリント配線板とその製造方法
KR101049390B1 (ko) * 2005-12-16 2011-07-14 이비덴 가부시키가이샤 다층 프린트 배선판 및 그 제조 방법
JP2013033776A (ja) * 2009-12-04 2013-02-14 Panasonic Corp 回路基板、回路モジュール、及び電子機器
JP2012109307A (ja) * 2010-11-15 2012-06-07 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP2017139180A (ja) * 2016-02-05 2017-08-10 坂東電線株式会社 フレキシブルフラットケーブルおよびその製造方法
JP6648626B2 (ja) * 2016-04-27 2020-02-14 オムロン株式会社 電子装置およびその製造方法
KR101983185B1 (ko) * 2016-08-19 2019-05-29 삼성전기주식회사 팬-아웃 반도체 패키지
TWI676259B (zh) * 2016-09-02 2019-11-01 矽品精密工業股份有限公司 電子封裝件及其製法
TWI634640B (zh) * 2016-11-24 2018-09-01 矽品精密工業股份有限公司 電子封裝件及其製法
US10553542B2 (en) * 2017-01-12 2020-02-04 Amkor Technology, Inc. Semiconductor package with EMI shield and fabricating method thereof
KR102442623B1 (ko) * 2017-08-08 2022-09-13 삼성전자주식회사 반도체 패키지
CN110890285A (zh) * 2019-12-11 2020-03-17 江阴长电先进封装有限公司 一种芯片包覆封装结构及其封装方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367269A (zh) * 2013-07-15 2013-10-23 香港应用科技研究院有限公司 用于射频应用的隔离混合基板

Also Published As

Publication number Publication date
KR20220018949A (ko) 2022-02-15
US11450619B2 (en) 2022-09-20
TWI792476B (zh) 2023-02-11
CN112103269A (zh) 2020-12-18
JP7158544B2 (ja) 2022-10-21
JP2022031223A (ja) 2022-02-18
CN112103269B (zh) 2022-09-20
TW202213670A (zh) 2022-04-01
US20220045014A1 (en) 2022-02-10

Similar Documents

Publication Publication Date Title
US8345433B2 (en) Heterogeneous organic laminate stack ups for high frequency applications
CN102223757B (zh) 布线板及布线板的制造方法
US10892231B2 (en) Electronics package including integrated electromagnetic interference shield and method of manufacturing thereof
KR102524298B1 (ko) 차폐 캐비티를 구비한 임베디드 패키지 구조 및 이의 제조 방법
KR100825451B1 (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
US9824977B2 (en) Semiconductor packages and methods of forming the same
KR20160110089A (ko) Rfi 및 si 리스크를 경감시키는 온 패키지 플로팅 금속/보강재 접지
TWI772132B (zh) 一種嵌入式封裝結構及其製造方法
KR20210157867A (ko) 방열 매립 패키징 방법
US9653322B2 (en) Method for fabricating a semiconductor package
KR101167420B1 (ko) 인쇄회로기판 및 그 제조방법
JP4508540B2 (ja) 配線基板および電子装置
KR20120039163A (ko) 인쇄회로기판 및 그 제조방법
EP4312471A1 (en) Component carrier with signal conductive element and shielding conductive structure
CN210167326U (zh) 玻璃基板结构
WO2024022699A1 (en) Component carrier with signal conductive element and shielding conductive structure
KR20230127893A (ko) 패키지 기판 및 그 제작 방법
CN114040571A (zh) 基板及其制作方法
CN114286540A (zh) 电路板的制造方法及电路板
KR20180103859A (ko) 부품 내장 기판 및 부품 내장 기판의 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant