JPH11163539A - 多層配線基板 - Google Patents

多層配線基板

Info

Publication number
JPH11163539A
JPH11163539A JP9323349A JP32334997A JPH11163539A JP H11163539 A JPH11163539 A JP H11163539A JP 9323349 A JP9323349 A JP 9323349A JP 32334997 A JP32334997 A JP 32334997A JP H11163539 A JPH11163539 A JP H11163539A
Authority
JP
Japan
Prior art keywords
wiring
ground
signal
insulating layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9323349A
Other languages
English (en)
Inventor
Shigeo Tanahashi
成夫 棚橋
Masanao Kabumoto
正尚 株元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP9323349A priority Critical patent/JPH11163539A/ja
Publication of JPH11163539A publication Critical patent/JPH11163539A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body

Landscapes

  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 多層回路基板において平行な複数の信号配線
の特性インピーダンスを均一にしつつ高密度配線を実現
し、しかもクロストークを抑制することが困難であっ
た。 【解決手段】 上面に第１のグランド配線Ｇ１が略平行
に、第１のグランド配線Ｇ１間に略平行に第１の信号配
線Ｓ１が配設された第１の絶縁層Ｉ１と、上面に第２の
グランド配線Ｇ２が略平行に、第２のグランド配線Ｇ２
間に略平行に第２の信号配線Ｓ２が配設された第２の絶
縁層Ｉ２とが、第１のグランド配線Ｇ１と第２の信号配
線Ｓ２が、および第１の信号配線Ｓ１と第２のグランド
配線Ｇ２が対向し、かつ最も外側に位置する第１のグラ
ンド配線Ｇ１および第２のグランド配線Ｇ２が対向する
ように積層されて成る多層配線基板である。特性インピ
ーダンスを均一にでき、クロストークも皆無とできる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は電子回路基板等に使
用される多層配線基板に関し、より詳細には多層配線基
板において複数の信号配線が平行して配線される部分の
電気配線用導電層の構造に関するものである。
【０００２】
【従来の技術】従来、半導体集積回路素子等の半導体素
子が搭載され、電子回路基板等に使用される多層配線基
板においては、電気配線用導電層の形成にあたって、ア
ルミナ等のセラミックスから成る絶縁層とタングステン
等の高融点全層から成る電気配線用導電属とを交互に積
層して多層配線基板を形成していた。
【０００３】従来の多層配線基板においては、電気配線
用導電層のうち信号配線は通常はストリップ線路構造を
形成しており、線路導体として形成された信号配線は、
その上下に絶縁層を介してベタパターン形状のグランド
層を有していた。
【０００４】また、半導体素子の高密度化・多機能化お
よび高速化が進み、多層配線基板が取り扱う電気信号の
高速化に伴い、比誘電率が10程度であるアルミナセラミ
ックスに代えて比誘電率が3.5 〜５と比較的小さいポリ
イミド樹脂やエポキシ樹脂を絶縁膜として用い、この絶
縁層上に蒸着法やスパッタリング法等の気相成長法によ
る薄膜形成技術を用いて銅（Ｃｕ）からなる電気配線用
導電層を形成し、フォトリソグラフィ法により微細な配
線パターンを形成して、この絶縁層と導電層とを多層化
することにより高密度・高機能でかつ半導体素子の高速
動作が可能となる多層配線基板を得ていた。
【０００５】しかしながら、近年に至り半導体素子のさ
らなる高速化と高性能化に伴い半導体素子間を接続する
配線密度が増加することとなり、従来のストリップ線路
において信号配線とその上下にあるグランド層との距離
より近い位置に信号配線同士を配線することが行なわれ
ることとなり、その結果、隣接する信号配線間に信号が
漏れ出すこと、いわゆるクロストークの発生が問題とな
ってきた。
【０００６】このため、クロストークを抑えつつ信号配
線を高密度に配線するために、信号配線とその上下のグ
ランド層の距離を近くすることにより、信号配線間の距
離を短くして高密度配線を実現することが行なわれてい
る。
【０００７】また一方では、信号配線間の同一面上に交
互にグランド配線を挟んだコプレーナ構造を構成し、こ
れにより信号配線間のクロストークを無くすことによっ
て、高密度配線を実現することが行なわれている。
【０００８】
【発明が解決しようとする課題】しかしながら、上記の
ように信号配線とグランド層とを近接させた場合には、
電気信号を安定して伝播するための信号配線の特性イン
ピーダンスが30〜40Ω程度となり、通常必要とされる50
Ωより小さくなるため、このような信号配線を介しては
半導体素子間において電気信号を安定して伝播すること
が困難となるという問題が発生した。
【０００９】また、同一面上の信号配線間のクロストー
クをなくすためにコプレーナ構造をとる場合には、この
コプレーナ構造の配線が形成された絶縁層を単に積層し
て多層化したときに、上下の信号配線間でクロストーク
が発生してしまうという問題が発生した。
【００１０】本発明は上記事情に鑑みて案出されたもの
であり、その目的は、多層回路基板において複数の信号
配線が平行に配設される部分の配線構造について、信号
配線の特性インピーダンスを50Ω程度と均一にしつつ高
密度配線を実現し、しかも信号配線間のクロストークを
皆無として、半導体素子を安定して高速動作させること
ができる多層配線基板を提供することにある。
【００１１】
【課題を解決するための手段】本発明の多層回路基板
は、上面に複数の第１のグランド配線が略平行に配設さ
れるとともにこれら複数の第１のグランド配線間にそれ
ぞれ略平行に第１の信号配線が配設されて成る第１の絶
縁層と、上面に複数の第２のグランド配線が略平行に配
設されるとともにこれら複数の第２のグランド配線間に
それぞれ略平行に第２の信号配線が配設されて成る第２
の絶縁層とが、前記第１のグランド配線と前記第２の信
号配線が、および前記第１の信号配線と前記第２のグラ
ンド配線がそれぞれ前記第２の絶縁層を挟んで対向し、
かつ最も外側に位置する前記第１のグランド配線および
前記第２のグランド配線が対向するように積層されて成
ることを特徴とするものである。
【００１２】また本発明の多層配線基板は、上記構成に
対し、前記第１の絶縁層下に第１のグランド層が、前記
第２の絶縁層上に上面に第２のグランド層を有する第３
の絶縁層がそれぞれ積層されて成ることを特徴とするも
のである。
【００１３】また、本発明の多層配線基板は、上記各構
成において、前記第１のグランド配線は対向する前記第
２の信号配線より配線幅が広く、かつ前記第２のグラン
ド配線は対向する前記第１の信号配線より配線幅が広い
ことを特徴とするものである。
【００１４】
【発明の実施の形態】以下、本発明を添付図面に示す実
施の形態の例に基づき説明する。図１は本発明の多層配
線基板の実施の形態の一例を示す断面図、図２はその直
交する方向の断面図である。これらの図において、Ｉ１
およびＩ２は第１の絶縁層および第２の絶縁層であり、
Ｇ１およびＧ２は第１のグランド配線および第２のグラ
ンド配線、Ｓ１およびＳ２は第１の信号配線および第２
の信号配線である。またＴはスルーホール導体であり、
例えば第１のグランド配線Ｇ１と第２のグランド配線Ｇ
２とを第２の絶縁層Ｉ２を貫通して電気的に接続してい
る。Ｂは第２の絶縁層Ｉ２の表面に形成された各配線ま
たは各配線に電気的に接続された接続パッドＰと半導体
素子Ｃの電極とを接続するためのバンプ電極である。
【００１５】この例では、第１の信号配線Ｓ１および第
２の信号配線Ｓ２をそれぞれ第１のグランド配線Ｇ１間
および第２のグランド配線Ｇ２間に計２本ずつ配設し、
半導体素子Ｃをバンプ電極Ｂを介してフリップチップ実
装法により搭載した例を示している。
【００１６】本例の多層配線基板は、第１の絶縁層Ｉ１
の上面に複数の第１のグランド配線Ｇ１が略平行に配設
されるとともにこれら複数の第１のグランド配線Ｇ１間
にそれぞれ略平行に第１の信号配線Ｓ１が配設されてお
り、また第２の絶縁層Ｉ２の上面に複数の第２のグラン
ド配線Ｇ２が略平行に配設されるとともにこれら複数の
第２のグランド配線Ｇ２間にそれぞれ略平行に第２の信
号配線Ｓ２が配設されており、これらが、第１のグラン
ド配線Ｇ１と第２の信号配線Ｓ２が第２の絶縁層Ｉ２を
挟んで対向し、第１の信号配線Ｓ１と第２のグランド配
線Ｇ２が第２の絶縁層Ｉ２を挟んで対向し、かつ最も外
側に位置する第１のグランド配線Ｇ１および第２のグラ
ンド配線Ｇ２が対向するように積層されて成る。
【００１７】このような構成とすることにより、本例の
多層配線基板によれば、第１の信号配線Ｓ１が第１のグ
ランド配線Ｇ１の間に交互に略平行に配設され、また第
２の信号配線Ｓ２が第２のグランド配線Ｇ２の間に交互
に略平行に配設されて、いずれもコプレーナ線路構造を
形成していることから、信号配線Ｓ１・Ｓ２の特性イン
ピーダンスを略50Ωと均一にしつつ安定した特性インピ
ーダンスを得ることができる。
【００１８】また、第１の信号配線Ｇ１が第２の絶縁層
Ｉ２を介して第２のグランド配線Ｇ２と対向し、また第
２の信号配線Ｓ２が第２の絶縁層Ｉ２を介して第１のグ
ランド配線Ｇ１と対向するように配設されていることか
ら、信号配線Ｓ１・Ｓ２はそれぞれグランド配線Ｇ１・
Ｇ２と対向しているので特性インピーダンスを安定かつ
均一にすることができて高速の電気信号を安定して伝播
することができるとともに、信号線路Ｓ１・Ｓ２に対向
する信号線路や隣接する信号線路からのクロストークの
発生をなくすことができ、半導体素子Ｃの誤動作を防止
することができる。
【００１９】さらに、第１のグランド配線Ｇ１を対向す
る第２の信号配線Ｓ２より配線幅が広く、かつ第２のグ
ランド配線Ｇ２を対向する第１の信号配線Ｓ１より配線
幅が広いものとした場合には、信号配線Ｓ１・Ｓ２の配
線密度を高めても各信号配線Ｓ１・Ｓ２の隣接する配線
はすべて電気的に安定したグランドとなるため、特性イ
ンピーダンスをより安定して均一にすることができて高
速の電気信号をより安定して伝播させることができると
ともに、信号配線Ｓ１・Ｓ２間のクロストークをより効
果的になくすことができるものとなる。
【００２０】なお、各グランド配線Ｇ１・Ｇ２のグラン
ドへの接続は、基板の側面で接続したりビアホール導体
等の貫通導体を介して行なえばよいが、本例に示したよ
うに最も外側に位置する第１のグランド配線Ｇ１とそれ
に対向する第２のグランド配線Ｇ２とをスルーホール導
体Ｔにより電気的に接続した場合には、各グランド配線
Ｇ１・Ｇ２のグランド電位をより安定に保つことができ
る。
【００２１】第１の絶縁層Ｉ１および第２の絶縁層Ｉ２
は、アルミナセラミックスやムライト・窒化アルミニウ
ム・窒化珪素等のセラミックス、ガラスセラミックス、
ポリイミド樹脂やエポキシ樹脂・ベンゾシクロブテン・
ポリノルボルネン・環化フッ素樹脂等の絶縁性有機樹
脂、あるいは無機絶縁物粉末を有機樹脂で結合して成る
複合材料などから成り、多層配線基板の仕様に応じて適
宜選択されて使用される。
【００２２】例えば、第１の絶縁層Ｉ１としてアルミナ
セラミックスを、第２の絶縁層としてポリイミド樹脂を
用いる場合であれば、第１の絶縁層Ｉ１はアルミナ（Ａ
ｌ2Ｏ3 ）・シリカ（ＳｉＯ2 ）等のセラミックス原料
粉末に適当な溶剤・溶媒を添加混合して泥漿物を作り、
これを従来周知のドクターブレード法によりシート状と
成すとともに高温で焼成することにより形成され、第２
の絶縁層Ｉ２はその上にポリイミド樹脂を従来周知のス
ピンコーティング法等により所望の厚みに塗布して加熱
処理することにより形成される。
【００２３】第１のグランド配線Ｇ１および第１の信号
配線Ｓ１、ならびに第２のグランド配線Ｇ２および第２
の信号配線Ｓ２は、例えばアルミ（Ａｌ）や銅（Ｃｕ）
・金（Ａｕ）・銀（Ａｇ）等の金属による線路導体層と
して、それぞれ第１の絶縁層Ｉ１・第２の絶縁層Ｉ２の
上面に、従来周知のイオンプレーティング法・スパッタ
リング法等の気相成長法ならびにフォトリソグラフィ法
を採用することにより所望の配線パターンに形成され
る。
【００２４】なお、第１の信号配線Ｓ１および第２の信
号配線Ｓ２は、特性インピーダンスが特定の数値、例え
ば50Ωになるように、第１のグランド配線Ｇ１および第
２のグランド配線Ｇ２との位置関係が決められている。
【００２５】例えば、まず誘電率が10であるアルミナ基
板から成る第１の絶縁層Ｉ１上に厚み３μｍの銅金属か
ら成る第１の信号配線Ｓ１と第１のグランド配線Ｇ１と
を周知の薄膜法により形成する。ここで、第１の信号配
線Ｓ１の線幅を20μｍ、第１のグランド配線Ｇ１の線幅
を70μｍとし、第１の信号配線Ｓ１と第１のグランド配
線Ｇ１との間隔を55μｍとする。次に、この上に誘電率
が3.4 であるポリイミド樹脂をスピンコーティング法に
より塗布した後、400 ℃１時間キュアして第１の信号配
線Ｓ１上のポリイミド樹脂の厚みが20μｍとなるように
して第２の絶縁層Ｉ２を形成し、さらに、この第２の絶
縁層Ｉ２上に厚み３μｍの銅金属から成る第２の信号配
線Ｓ２と第２のグランド配線Ｇ２を周知の薄膜法により
形成する。ここで、第２の信号配線Ｓ２の線幅を42μ
ｍ、第２のグランド配線Ｇ２の線幅を98μｍとし、また
第２の信号配線Ｓ２と第２のグランド配線Ｇ２との間隔
を30μｍとする。さらに、第２の信号配線Ｓ２の中心が
第１のグランド配線Ｇ１の中心の直上に位置するように
配置し、同様に第２のグランド配線Ｇ２の中心が第１の
信号配線Ｓ１の中心の直上になるようにすればよい。こ
れにより、第１の信号配線Ｓ１と第２の信号配線Ｓ２の
特性インピーダンスがそれぞれ50Ωとなる配線構造が得
られる。
【００２６】ビアホール導体Ｔは、第２の絶縁層Ｉ２が
上記のポリイミド樹脂のように塗布等により形成される
場合にはフォトリソグラフィ法等により、セラミックグ
リーンシート積層法等により形成される場合にはパンチ
ング加工法等によりビアホールを形成し、そのビアホー
ル中を導体で充填することにより形成される。
【００２７】さらに多層化を図る場合は、上記と同様に
して各層および各配線を形成していけばよい。
【００２８】次に、図３に本発明の多層配線基板の実施
の形態の他の例を示す。図３（ａ）はその平面図、図３
（ｂ）はその断面図であり、これらの図において図１・
図２と同様の箇所には同じ符号を付してある。
【００２９】本例は本発明の多層配線基板に対して半導
体素子Ｃをワイヤボンディング法により電気的に接続し
た例を示しており、多層配線基板と並べて配置された半
導体素子Ｃの上面の電極Ｅと、第１の絶縁層Ｇ１の上面
に形成され基板の端部において露出された第１のグラン
ド配線Ｇ１および第１の信号配線Ｓ１ならびに第２の絶
縁層Ｉ２の上面に形成された第２のグランド配線Ｇ２お
よび第２の信号配線Ｓ２とが、それぞれボンディングワ
イヤＷにより電気的に接続されている。
【００３０】本例のような構成の多層配線基板によれ
ば、図１および図２に示した多層配線基板の場合には、
半導体素子Ｃの下面の電極がその直下においてスルーホ
ール導体Ｔを介して下層の第１の信号配線Ｓ１または第
１のグランド配線Ｇ１に接続されることにより、半導体
素子Ｃと配線基板とは最短の距離により接続されるため
信号伝搬に優れるがスルーホール導体Ｔのインダクタン
スや信号の伝搬方向が直角に折れ曲がることにより高周
波においてノイズの発生原因となる場合があったのに対
し、半導体素子Ｃの電極Ｅがスルーホール導体を介さず
に下層の第１の信号配線Ｓ１または第１のグランド配線
Ｇ１に接続されることにより、スルーホール導体のイン
ダクタンスや伝搬方向の変化等は皆無であり、高速信号
に対するスルーホール導体のインダクタンスや伝搬方向
の折れ曲がりの影響をなくすことができるものとなる。
ただし、ボンディングワイヤＷが長い場合は、その長さ
によるインダクタンスの影響を受けることがある。
【００３１】次に、図４および図５に本発明の多層配線
基板の実施の形態の他の例を示す。
【００３２】図４は図１と同様の断面図であり、図５
（ａ）は図２と同様の断面図、図５（ｂ）はその平面図
である。
【００３３】これらの図において、Ｉ１およびＩ２はそ
れぞれ第１の絶縁層および第２の絶縁層であり、Ｇ１お
よびＧ２は第１のグランド配線および第２のグランド配
線、Ｓ１およびＳ２は第１の信号配線および第２の信号
配線である。またＧＬ１は第１の絶縁層Ｉ１の下に少な
くとも各グランド配線Ｇ１・Ｇ２および各信号配線Ｓ１
・Ｓ２の配線領域をカバーするように積層された第１の
グランド層であり、Ｉ３は第２の絶縁層Ｉ２の上に積層
された第３の絶縁層であり、ＧＬ２は第３の絶縁層Ｉ３
の上面に第１のグランド層ＧＬ１と同様に少なくとも各
グランド配線Ｇ１・Ｇ２および各信号配線Ｓ１・Ｓ２の
配線領域をカバーするように形成された第２のグランド
層である。また、Ｔはスルーホール導体であり、例えば
第１のグランド層ＧＬ１と第１のグランド配線Ｇ１と第
２のグランド配線Ｇ２と第２のグランド層ＧＬ２とを各
絶縁層Ｉ１〜Ｉ３を貫通して電気的に接続し、あるいは
第１のグランド配線Ｇ１と第１のグランド層ＧＬ１と、
第２のグランド配線Ｇ２と第２のグランド層ＧＬ２と等
を電気的に接続している。Ｂは第２の絶縁層Ｉ２の表面
に形成された各配線または各配線に電気的に接続された
接続パッドＰと半導体素子Ｃの電極とを接続するための
バンプ電極である。そして、Ｉ０はその上面にこのよう
な構成の各層を積層して多層配線基板の支持基板として
機能するベース絶縁層であり、多層配線基板の仕様に応
じて、例えばアルミナセラミックス基板等が採用され
る。
【００３４】この例では、図１および図２と同様に第１
の信号配線Ｓ１および第２の信号配線Ｓ２をそれぞれ第
１のグランド配線Ｇ１間および第２のグランド配線Ｇ２
間に計２本ずつ配設し、さらにこれら各配線を絶縁層を
介して上下から第１のグランド層ＧＬ１と第２のグラン
ド層ＧＬ２とで挟み、半導体素子Ｃをバンプ電極Ｂを介
して各配線と接続してフリップチップ実装法により搭載
した例を示している。
【００３５】本例の多層配線基板は、第１の絶縁層Ｉ１
の上面に複数の第１のグランド配線Ｇ１が略平行に配設
されるとともにこれら複数の第１のグランド配線Ｇ１間
にそれぞれ略平行に第１の信号配線Ｓ１が配設されてお
り、また第２の絶縁層Ｉ２の上面に複数の第２のグラン
ド配線Ｇ２が略平行に配設されるとともにこれら複数の
第２のグランド配線Ｇ２間にそれぞれ略平行に第２の信
号配線Ｓ２が配設されており、これらが、第１のグラン
ド配線Ｇ１と第２の信号配線Ｓ２が第２の絶縁層Ｉ２を
挟んで対向し、第１の信号配線Ｓ１と第２のグランド配
線Ｇ２が第２の絶縁層Ｉ２を挟んで対向し、かつ最も外
側に位置する第１のグランド配線Ｇ１および第２のグラ
ンド配線Ｇ２が対向するように積層されて成り、さらに
第１の絶縁層Ｉ１下に第１のグランド層ＧＬ１が、第２
の絶縁層Ｉ２上に上面に第２のグランド層ＧＬ２を有す
る第３の絶縁層Ｉ３がそれぞれ積層されて成るものであ
る。
【００３６】このような構成とすることにより、本例の
多層配線基板によれば、図１および図２に示した例と同
様に、信号配線Ｓ１・Ｓ２の特性インピーダンスを略50
Ωと均一にしつつ安定した特性インピーダンスを得るこ
とができ、特性インピーダンスを安定かつ均一にするこ
とができて高速の電気信号を安定して伝播することがで
きるとともに、信号線路Ｓ１・Ｓ２に対向する信号線路
や隣接する信号線路からのクロストークの発生をなくす
ことができ、半導体素子Ｃの誤動作を防止することがで
きる。
【００３７】また、本例の多層配線基板によれば、第１
のグランド層ＧＬ１および第２のグランド層ＧＬ２を設
けていることから、第１の信号線路Ｓ１は第１のグラン
ド層ＧＬ１と第１のグランド配線Ｇ１と第２のグランド
配線Ｇ２とにより周囲を囲まれて、また第２の信号線路
Ｓ２は第２のグランド層ＧＬ２と第２のグランド配線Ｇ
２と第１のグランド配線Ｇ１とにより周囲を囲まれて、
それぞれその断面が同軸ケーブルの断面に近似すること
となり、高速の電気信号をより安定して伝播させること
ができるものとなる。
【００３８】さらに、第１のグランド配線Ｇ１を対向す
る第２の信号配線Ｓ２より配線幅が広く、かつ第２のグ
ランド配線Ｇ２を対向する第１の信号配線Ｓ１より配線
幅が広いものとした場合には、信号配線Ｓ１・Ｓ２の配
線密度を高めても各信号配線Ｓ１・Ｓ２の隣接する配線
はすべて電気的に安定したグランドとなるため、また信
号配線Ｓ１・Ｓ２の断面が同軸ケーブルの断面により近
似したものとなるため、特性インピーダンスをより安定
して均一にすることができて高速の電気信号をより安定
して伝播させることができるとともに、信号配線間のク
ロストークをより効果的になくすことができるものとな
る。
【００３９】なお、各グランド配線Ｇ１・Ｇ２のグラン
ドへの接続は、基板の側面で接続したりビアホール導体
等の貫通導体を介して行なえばよいが、本例に示したよ
うに最も外側に位置する第１のグランド配線Ｇ１とそれ
に対向する第２のグランド配線Ｇ２とをそれぞれ第１の
グランド層ＧＬ１および第２のグランド層ＧＬ２とスル
ーホール導体Ｔにより電気的に接続した場合には、各グ
ランド配線Ｇ１・Ｇ２のグランド電位をより安定に保つ
ことができる。また、第１のグランド配線Ｇ１を第１の
グランド層ＧＬ１と、第２のグランド配線Ｇ２を第２の
グランド層ＧＬ２とそれぞれスルーホール導体Ｔによっ
て電気的に接続した場合には、コプレーナ線路構造を構
成する各グランド配線Ｇ１・Ｇ２のグランド電位もより
安定に保つことができる。
【００４０】次に、図６に本発明の多層配線基板の実施
の形態の他の例を示す。図６（ａ）は図３（ａ）と同様
の平面図、図６（ｂ）は図３（ｂ）と同様の断面図であ
り、これらの図において図４・図５と同様の箇所には同
じ符号を付してある。
【００４１】本例は本発明の多層配線基板に対して半導
体素子Ｃをワイヤボンディング法により電気的に接続し
た例を示しており、多層配線基板と並べて配置された半
導体素子Ｃの上面の電極Ｅと、第３の絶縁層Ｇ３の上面
に形成された第２のグランド層ＧＬ２、ならびに第３の
絶縁層Ｇ３の上面に形成されグランド配線Ｇ１・Ｇ２ま
たは信号配線Ｓ１・Ｓ２に電気的に接続された接続パッ
ドＢＰとが、それぞれボンディングワイヤＷにより電気
的に接続されており、第１のグランド層ＧＬ１がベース
絶縁層Ｉ０の上面で半導体素子Ｃの搭載面まで延長され
て、半導体素子Ｃ下面のグランド電極（図示せず）と接
続されている。
【００４２】本例のような構成の多層配線基板によれ
ば、図５に示した多層配線基板の場合には、半導体素子
Ｃの下面の電極がその直下においてスルーホール導体Ｔ
を介して下層の第１の信号配線Ｓ１または第１のグラン
ド配線Ｇ１・第２の信号配線Ｓ２・第２のグランド配線
Ｇ２に接続されることにより、半導体素子Ｃと配線基板
とは最短の距離により接続されるため信号伝搬に優れ、
また、半導体素子Ｃのグランド電極が第２のグランド層
ＧＬ２に直接接続されるので安定したグランド電位を半
導体素子Ｃに提供することができるが、スルーホール導
体Ｔのインダクタンスや信号の伝搬方向が直角に折れ曲
がることにより高周波においてノイズの発生原因となる
場合があったのに対し、半導体素子Ｃの電極Ｅがスルー
ホール導体を介さずに下層の第１の信号配線Ｓ１または
第１のグランド配線Ｇ１・第２の信号配線Ｓ２・第２の
グランド配線Ｇ２に接続され、また、半導体素子Ｃのグ
ランド電極が第１のグランド層ＧＬ１に直接接続される
とともに第２のグランド層ＧＬ２に直接ワイヤボンディ
ングされることにより、スルーホール導体のインダクタ
ンスや伝搬方向の変化等は皆無であり、高速信号に対す
るスルーホール導体のインダクタンスや伝搬方向の折れ
曲がりの影響をなくすことができるとともに安定したグ
ランド電位を半導体素子Ｃに提供することができるもの
となる。ただし、ボンディングワイヤＷが長い場合は、
その長さによるインダクタンスの影響を受けることがあ
る。
【００４３】第３の絶縁層Ｉ３ならびにベース絶縁層Ｉ
０は前述の第１・第２の絶縁層Ｉ１・Ｉ２と同様にして
形成すればよく、第１のグランド層ＧＬ１および第２の
グランド層ＧＬ２は前述のグランド配線Ｇ１・Ｇ２およ
び信号配線Ｓ１・Ｓ２と同様にして形成すればよい。こ
のとき、第１のグランド層ＧＬ１および第２のグランド
層ＧＬ２は、少なくとも各配線Ｇ１・Ｇ２・Ｓ１・Ｓ２
が配設された領域全体をカバーし、各配線Ｇ１・Ｇ２・
Ｓ１・Ｓ２に接続される接続パッドＢＰが形成される領
域を領域を除いた、平面構造の形状とする。
【００４４】さらに多層化を図る場合は、前述のように
各層および各配線を順次形成して多層化すればよい。
【００４５】なお、本発明は上記の実施の形態に限定さ
れるものではなく、本発明の要旨を逸脱しない範囲で種
々の変更を加えることは何ら差し支えない。例えば、特
性インピーダンスは通常は50Ωが望ましいが、高速信号
を安定して伝送するためには半導体素子の入出力インピ
ーダンスと同じになるように配線の特性インピーダンス
を設計することが望ましく、例えば75Ω等の高いインピ
ーダンスとしてもよい。また、回路基板においてアルミ
ナセラミックスやポリイミドといった絶縁層とアルミニ
ウム等の金属配線との組合せを限定する必要もない。
【００４６】
【発明の効果】本発明の多層回路基板によれば、第１の
信号配線が第１のグランド配線の間に交互に略平行に配
設され、また第２の信号配線が第２のグランド配線の間
に交互に略平行に配設されて成り、いずれもコプレーナ
線路構造を形成していることから、信号配線の特性イン
ピーダンスを略50Ωと均一にしつつ安定した特性インピ
ーダンスを得ることができる。
【００４７】また本発明の多層配線基板によれば、第１
の信号配線が第２の絶縁層を介して第２のグランド配線
と対向し、また第２の信号配線が第２の絶縁層を介して
第１のグランド配線と対向するように配設されて成るこ
とから、信号配線はそれぞれグランド配線と対向してい
るので特性インピーダンスを安定かつ均一にすることが
できて高速の電気信号を安定して伝播することができる
とともに、信号線路に対向する信号線路や隣接する信号
線路からのクロストークの発生をなくすことができ、半
導体素子の誤動作を防止することができる。
【００４８】また、本発明の多層配線基板によれば、第
１のグランド層および第２のグランド層を設けた場合に
は、第１の信号線路は第１のグランド層と第１のグラン
ド配線と第２のグランド配線とにより周囲を囲まれて、
また第２の信号線路は第２のグランド層と第２のグラン
ド配線と第１のグランド配線とにより周囲を囲まれて、
それぞれその断面が同軸ケーブルの断面に近似すること
となり、高速の電気信号をより安定して伝播させること
ができる。
【００４９】さらに、本発明の多層配線基板によれば、
第１のグランド配線を対向する第２の信号配線より配線
幅が広く、かつ第２のグランド配線を対向する第１の信
号配線より配線幅が広いものとした場合には、信号配線
の配線密度を高めても信号配線の隣接する配線はすべて
電気的に安定したグランドとなるため、また信号配線の
断面が同軸ケーブルの断面により近似したものとなるた
め、特性インピーダンスをより安定して均一にすること
ができて高速の電気信号をより安定して伝播させること
ができるとともに、信号配線間のクロストークをより効
果的になくすことができるものとなる。
【００５０】以上のように、本発明によれば、多層回路
基板において複数の信号配線が平行に配設される部分の
配線構造について、信号配線の特性インピーダンスを50
Ω程度と均一にしつつ高密度配線を実現し、しかも信号
配線間のクロストークを皆無として、半導体素子を安定
して高速動作させることができる多層配線基板を提供す
ることができた。
【図面の簡単な説明】
【図１】本発明の多層配線基板の実施の形態の一例を示
す断面図である。
【図２】本発明の多層配線基板の実施の形態の一例を示
す断面図である。
【図３】（ａ）および（ｂ）は、それぞれ本発明の多層
配線基板の実施の形態の他の例を示す平面図および断面
図である。
【図４】本発明の多層配線基板の実施の形態の他の例を
示す断面図である。
【図５】（ａ）および（ｂ）は、それぞれ本発明の多層
配線基板の実施の形態の他の例を示す断面図および平面
図である。
【図６】（ａ）および（ｂ）は、それぞれ本発明の多層
配線基板の実施の形態の他の例を示す平面図および断面
図である。
【符号の説明】
Ｉ１〜Ｉ３・・・・・第１〜第３の絶縁層 Ｇ１、Ｇ２・・・・・第１、第２のグランド配線 Ｓ１、Ｓ２・・・・・第１、第２の信号配線 ＧＬ１、ＧＬ２・・・第１、第２のグランド層

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 上面に複数の第１のグランド配線が略平
    行に配設されるとともに該複数の第１のグランド配線間
    にそれぞれ略平行に第１の信号配線が配設されて成る第
    １の絶縁層と、上面に複数の第２のグランド配線が略平
    行に配設されるとともに該複数の第２のグランド配線間
    にそれぞれ略平行に第２の信号配線が配設されて成る第
    ２の絶縁層とが、前記第１のグランド配線と前記第２の
    信号配線が、および前記第１の信号配線と前記第２のグ
    ランド配線がそれぞれ前記第２の絶縁層を挟んで対向
    し、かつ最も外側に位置する前記第１のグランド配線お
    よび前記第２のグランド配線が対向するように積層され
    て成ることを特徴とする多層配線基板。
  2. 【請求項２】 請求項１記載の多層配線基板に対し、前
    記第１の絶縁層下に第１のグランド層が、前記第２の絶
    縁層上に上面に第２のグランド層を有する第３の絶縁層
    がそれぞれ積層されて成ることを特徴とする多層配線基
    板。
  3. 【請求項３】 前記第１のグランド配線は対向する前記
    第２の信号配線より配線幅が広く、かつ前記第２のグラ
    ンド配線は対向する前記第１の信号配線より配線幅が広
    いことを特徴とする請求項１または請求項２記載の多層
    配線基板。
JP9323349A 1997-11-25 1997-11-25 多層配線基板 Pending JPH11163539A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9323349A JPH11163539A (ja) 1997-11-25 1997-11-25 多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9323349A JPH11163539A (ja) 1997-11-25 1997-11-25 多層配線基板

Publications (1)

Publication Number Publication Date
JPH11163539A true JPH11163539A (ja) 1999-06-18

Family

ID=18153807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9323349A Pending JPH11163539A (ja) 1997-11-25 1997-11-25 多層配線基板

Country Status (1)

Country Link
JP (1) JPH11163539A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003069239A (ja) * 2001-08-22 2003-03-07 Toppan Printing Co Ltd 高周波回路用多層配線板
JP2005051075A (ja) * 2003-07-29 2005-02-24 Matsushita Electric Ind Co Ltd 多層回路基板およびその製造方法
JP2008091635A (ja) * 2006-10-02 2008-04-17 Nitto Denko Corp 配線回路基板
WO2009013988A1 (en) * 2007-07-25 2009-01-29 Canon Kabushiki Kaisha Print circuit board and electronic device using the same
JP2009105278A (ja) * 2007-10-24 2009-05-14 Mitsubishi Electric Corp 多層配線基板
JP2011114263A (ja) * 2009-11-30 2011-06-09 Kyocer Slc Technologies Corp 配線基板
JP4942811B2 (ja) * 2007-02-27 2012-05-30 京セラ株式会社 配線基板、電気信号伝送システムおよび電子機器
US8856717B2 (en) 2008-03-31 2014-10-07 Fujitsu Limited Shielded pattern generation for a circuit design board
JP2016119506A (ja) * 2014-12-18 2016-06-30 株式会社フジクラ 高周波伝送基板
WO2018139382A1 (ja) * 2017-01-27 2018-08-02 株式会社村田製作所 多層基板および電子機器
US20190088388A1 (en) * 2016-05-17 2019-03-21 Murata Manufacturing Co., Ltd. Transmission line substrate and electronic device
JP2022031223A (ja) * 2020-08-07 2022-02-18 ズハイ アクセス セミコンダクター シーオー．，エルティーディー シールド室を有する埋め込み型パッケージ構造及びその製造方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003069239A (ja) * 2001-08-22 2003-03-07 Toppan Printing Co Ltd 高周波回路用多層配線板
JP2005051075A (ja) * 2003-07-29 2005-02-24 Matsushita Electric Ind Co Ltd 多層回路基板およびその製造方法
JP2008091635A (ja) * 2006-10-02 2008-04-17 Nitto Denko Corp 配線回路基板
JP4942811B2 (ja) * 2007-02-27 2012-05-30 京セラ株式会社 配線基板、電気信号伝送システムおよび電子機器
US9426881B2 (en) 2007-07-25 2016-08-23 Canon Kabushiki Kaisha Print circuit board and electronic device using the same
WO2009013988A1 (en) * 2007-07-25 2009-01-29 Canon Kabushiki Kaisha Print circuit board and electronic device using the same
JP2009105278A (ja) * 2007-10-24 2009-05-14 Mitsubishi Electric Corp 多層配線基板
US8856717B2 (en) 2008-03-31 2014-10-07 Fujitsu Limited Shielded pattern generation for a circuit design board
JP2011114263A (ja) * 2009-11-30 2011-06-09 Kyocer Slc Technologies Corp 配線基板
JP2016119506A (ja) * 2014-12-18 2016-06-30 株式会社フジクラ 高周波伝送基板
US20190088388A1 (en) * 2016-05-17 2019-03-21 Murata Manufacturing Co., Ltd. Transmission line substrate and electronic device
US11037701B2 (en) * 2016-05-17 2021-06-15 Murata Manufacturing Co., Ltd. Transmission line substrate and electronic device
WO2018139382A1 (ja) * 2017-01-27 2018-08-02 株式会社村田製作所 多層基板および電子機器
JPWO2018139382A1 (ja) * 2017-01-27 2019-06-27 株式会社村田製作所 多層基板および電子機器
JP2020167427A (ja) * 2017-01-27 2020-10-08 株式会社村田製作所 多層基板および電子機器
US10873120B2 (en) 2017-01-27 2020-12-22 Murata Manufacturing Co., Ltd. Multilayer board and electronic device
US11245170B2 (en) * 2017-01-27 2022-02-08 Murata Manufacturing Co., Ltd. Multilayer board and electronic device
JP2022031223A (ja) * 2020-08-07 2022-02-18 ズハイ アクセス セミコンダクター シーオー．，エルティーディー シールド室を有する埋め込み型パッケージ構造及びその製造方法

Similar Documents

Publication Publication Date Title
JP3732927B2 (ja) 多層配線基板
JPH04317359A (ja) 集積回路用パッケージ
JPH11163539A (ja) 多層配線基板
JPH11112142A (ja) 多層配線基板
JP2005243864A (ja) 配線基板
JP2008311682A (ja) 配線基板
JP2001203300A (ja) 配線用基板と半導体装置および配線用基板の製造方法
JP2009004809A (ja) 配線基板
JP3081786B2 (ja) 高周波半導体装置
JP4340131B2 (ja) 配線基板
JP4373752B2 (ja) 配線基板
JP4601369B2 (ja) 配線基板
JP4349827B2 (ja) 配線基板
JP4557768B2 (ja) 半導体装置
JP3692254B2 (ja) 多層配線基板
WO2024024945A1 (ja) 回路基板、半導体装置及び電子モジュール
JP2000277657A (ja) 多層配線基板
JP2002043762A (ja) 多層配線基板
JP2001339169A (ja) 多層配線基板
JP5159229B2 (ja) 配線基板の製造方法
JP2000208885A (ja) 配線基板
JP2002093941A (ja) 多層配線基板
JP2001007525A (ja) 多層配線基板
JP3792482B2 (ja) 多層配線基板
JP2009088153A (ja) 多層配線基板および電子装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050628