JP2009105278A - 多層配線基板 - Google Patents
多層配線基板 Download PDFInfo
- Publication number
- JP2009105278A JP2009105278A JP2007276607A JP2007276607A JP2009105278A JP 2009105278 A JP2009105278 A JP 2009105278A JP 2007276607 A JP2007276607 A JP 2007276607A JP 2007276607 A JP2007276607 A JP 2007276607A JP 2009105278 A JP2009105278 A JP 2009105278A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- guard
- signal
- wiring board
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【課題】クロストークの問題を発生させることなく、信号伝送による磁界発生の積極的な抑制によりEMI性能の向上に寄与する。
【解決手段】信号線パターン11〜13を層間で交互に配置し、信号線パターン11〜13の対向面に、グランド電位とされたガードパターン21〜23を配置したパターンレイアウト構造を有する。また、隣接する信号線パターン13とのガードパターン22との間隔を該ガードパターンより狭くしてもよい。
【選択図】図1
【解決手段】信号線パターン11〜13を層間で交互に配置し、信号線パターン11〜13の対向面に、グランド電位とされたガードパターン21〜23を配置したパターンレイアウト構造を有する。また、隣接する信号線パターン13とのガードパターン22との間隔を該ガードパターンより狭くしてもよい。
【選択図】図1
Description
この発明は、特に、高周波信号を扱うデジタル回路を実装して好適な多層配線基板に関するものである。
近年、信号処理の分野でデジタル回路が高速化され、また、小型化による回路部品の高密度実装の結果、多層配線基板は、バスライン等の高速信号伝送路(信号線)で埋め尽くされてしまう状況になっている。このため、ノイズ抑制の観点から様々なEMI(Electro-Magnetic Interference)対策が行なわれている。
ところで、電磁波は帰還電流に対しても発生するため、グランド層の帰還電流経路を把握する必要がある。また、信号伝送が高速(高周波)になると信号パターンの近傍に帰還電流が流れることが知られており、一般的なEMI対策においては高速信号が伝送する信号線パターンが隣接する層にグラント(GND)パターンを配置し、信号の写像部分(投影線上)に帰還経路を誘導し、その経路が分断されない配慮がなされている。
例えば、内層にGND層を複数割り当て、このGND層にも配線や電源線を含め、GND分断面を補完するようにメッシュ接続と帰還経路を考慮した配線レイアウトを行なう多層配線基板が知られている(例えば、特許文献1参照)。
上記した特許文献1に開示された技術によれば、GND層の少なくとも一つに信号配線や電源線が備わるため、従来のように信号線層とGND層とが対向配置された多層配線基板の共振電流による電磁波の放射を抑制でき、かつ、実装密度の低下を防ぐことができる。また、複数のGND層を層間接続部材(ヴィア)で接続することにより帰還経路が分断されることがないため、更なる電磁波の抑制が可能である。
しかしながら、特許文献1に開示された技術は、信号線単体レベルのノイズ(ディファレンシャルモードノイズ)の原因である信号伝送に伴う磁界を積極的に低減するものではない。特許文献1に開示された技術にしたがい積極的な磁界のキャンセル効果を得ようとした場合、互いの信号線同士を狭ピッチで隣接させる必要があり、このため、クロストーク(隣接信号の振幅によるノイズ伝播)の問題が発生する。
この発明は上記した課題を解決するためになされたものであり、クロストークの問題を発生させることなく、信号伝送による磁界発生の積極的な抑制によりEMI性能の向上に寄与する多層配線基板を提供することを目的とする。
この発明の多層配線基板は、信号線パターンを層間で交互に配置し、前記信号線パターンの隣接面に、グランド電位とされたガードパターンを配置して成るパターンレイアウト構造を有するものである。
この発明の多層配線基板によれば、クロストークの問題を発生させることなく、信号伝送による磁界発生の積極的な抑制によりEMI性能の向上に寄与することができる。
実施の形態1.
図1は、この発明の実施の形態に係る多層配線基板のパターンンレイアウト構造を示す図である。ここでは、基板厚みがt、層間厚みがt1〜t3を有する4層(L1〜L4)構造の多層配線基板1が例示されている。
図1は、この発明の実施の形態に係る多層配線基板のパターンンレイアウト構造を示す図である。ここでは、基板厚みがt、層間厚みがt1〜t3を有する4層(L1〜L4)構造の多層配線基板1が例示されている。
図1に示すパターンレイアウト構造を有する多層配線基板1において、特徴的には、信号線パターン11〜13は層間で重ならないように交互に配置され、この信号線パターン11〜13の隣接面には、グランド電位とされたガードパターン(以下、GNDガード21、22、23という)が配置されたことにある。
すなわち、信号線パターン11〜13を層間(垂直方向)で互い違いに配置し、その信号線パターン11〜13の隣接面には帰還電流を誘導するGNDガード21〜23を配置して磁界のキャンセル効果を生じさせるパターンレイアウト構造としている。
すなわち、信号線パターン11〜13を層間(垂直方向)で互い違いに配置し、その信号線パターン11〜13の隣接面には帰還電流を誘導するGNDガード21〜23を配置して磁界のキャンセル効果を生じさせるパターンレイアウト構造としている。
具体的に、L3層に配置される信号線パターン11に着目した場合、直上層のL2にはGNDガード21が配置され、同じL3層には左隣にガード間隔g2を空けてGNDガード22が配置されている。
そこで、バスドライバ10から出力されるバス信号(電流I11)は、信号線パターン11に供給されるが、このとき、矢印Aで示す電流I11が流れる方向に対し右回りに磁束H1が発生する。一方、直上のL2層に配置されたGNDガード21には帰還電流IF1が流れ、この帰還電流IF1が流れる方向Bに対し右回りに先に発生した磁束H1を打ち消す磁束H4が発生する。
そこで、バスドライバ10から出力されるバス信号(電流I11)は、信号線パターン11に供給されるが、このとき、矢印Aで示す電流I11が流れる方向に対し右回りに磁束H1が発生する。一方、直上のL2層に配置されたGNDガード21には帰還電流IF1が流れ、この帰還電流IF1が流れる方向Bに対し右回りに先に発生した磁束H1を打ち消す磁束H4が発生する。
他の信号線パターン12、13、GNDガード22、23も同様であり、バスドライバ10により出力されるバス信号(電流I12、I13)は、信号線パターン12、13に並列に供給されるが、このとき、信号線パターン12、13を流れるバス信号(電流I12、I13)に対してそれぞれ右回りの磁束H2、H3が発生する。このとき、各信号線パターン12、13の近傍に位置するGNDガード22、23(帰還経路になる)には矢印B方向の帰還電流IF2、IF3が流れ、磁束H2を打ち消す磁束H5、磁束H3を打ち消す磁束H6がそれぞれ発生する。
上記した磁束H1とH4、H2とH5、H3とH6は、図中、矢印で示されるようにそれぞれ互いにキャンセルする方向に働くため磁界が打ち消しあい、したがって信号伝送に伴い生成される電磁波を積極的に減少させることができる。
また、信号線パターン11〜13の直上、直下にGNDガード21〜23が交互に配置されることで電界シールド効果(静電シールド)も得られ、このためEMI性能が向上する。
また、信号線パターン11〜13の直上、直下にGNDガード21〜23が交互に配置されることで電界シールド効果(静電シールド)も得られ、このためEMI性能が向上する。
更に特徴的には、隣接するGNDガード21と信号線パターン13との間隔g1(GNDガード22と信号線パターン11との間隔g2)をGNDガードの幅wより狭くしたことにある。
このことにより、帰還電流IF1〜IF3をそれぞれのGNDガード21、22、23に誘導する効果が得られ、一層の電磁波抑制が可能である。
このことにより、帰還電流IF1〜IF3をそれぞれのGNDガード21、22、23に誘導する効果が得られ、一層の電磁波抑制が可能である。
上記したパターンレイアウト構造を更にGNDプレーン31、32で遮蔽することにより、より強固な電界シールド効果(静電シールド)が得られ、また、このとき、各GNDガード21〜23とGNDプレーン31、32を、ヴィア(層間接続部材)を用いて接続を行なうことで、帰還電流をGNDプレーン31、32へ誘導でき、帰還経路が分断されることがないため、更なる電磁波の抑制が可能である。
以上説明のようにこの発明の実施の形態に係る多層配線基板1によれば、信号線パターン11〜13を層間で交互に配置し、信号線パターン11〜13の対向面に、グランド電位とされたガードパターン21〜23を配置したパターンレイアウト構造を採用することにより、クロストークの問題を発生させることなく、信号伝送による磁界発生の抑制と電界遮蔽の効果が得られ、このことにより、EMI性能の向上をはかることができる。
電流や磁気の方向や強さが変化すると電界と磁界が互いに影響するようになり、電界があると磁界が生じ、磁界があると電界が生じる、というように次々と波のように遠くに伝わる現象が生まれる。この波が電磁波であり、磁界(磁束)は電流の向きによって発生方向が決まることは周知である。
本発明の多層配線基板1は、バス信号が高周波(高速)になるほど配線の近傍に逆位相の帰還電流が流れやすく、また、帰還電流を含む信号ループが大きいほど発生する電磁波が大きくなることに着目し、バス信号と帰還電流によって発生する磁束が互いにキャンセルする方向に作用するようにパターンレイアウト構造を考慮したものである。
本発明の多層配線基板1は、バス信号が高周波(高速)になるほど配線の近傍に逆位相の帰還電流が流れやすく、また、帰還電流を含む信号ループが大きいほど発生する電磁波が大きくなることに着目し、バス信号と帰還電流によって発生する磁束が互いにキャンセルする方向に作用するようにパターンレイアウト構造を考慮したものである。
なお、電界は上記したように静電シールド等により比較的容易に抑制できるため、EMI性能向上のためには、透磁率の高い磁性材で分厚く覆う磁気シールドとは別に、上記した磁界抑制のための積極的な対策が重要になる。
1 多層配線基板、10 バスドライバ、11〜13 信号線パターン、21〜23 GNDガード、31,32 GNDプレーン、I11〜I13 バス信号、IF1〜IF3 帰還電流、H1〜H6 磁束。
Claims (4)
- 信号線パターンを層間で交互に配置し、前記信号線パターンの隣接面にグランド電位とされたガードパターンを配置して成るパターンレイアウト構造、
を有することを特徴とする多層配線基板。 - 隣接する前記ガードパターンと前記信号線パターンとの間隔を該ガードパターンの幅より狭いピッチとしたことを特徴とする請求項1記載の多層配線基板。
- 前記パターンレイアウト構造をグランドプレーンで遮蔽する積層構造を有することを特徴とする請求項1または請求項2記載の多層配線基板。
- 前記各ガードパターンと前記グランドプレーンとを層間接続部材により接続することを特徴とする請求項3記載の多層配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007276607A JP2009105278A (ja) | 2007-10-24 | 2007-10-24 | 多層配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007276607A JP2009105278A (ja) | 2007-10-24 | 2007-10-24 | 多層配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009105278A true JP2009105278A (ja) | 2009-05-14 |
Family
ID=40706668
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007276607A Pending JP2009105278A (ja) | 2007-10-24 | 2007-10-24 | 多層配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009105278A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014036138A (ja) * | 2012-08-09 | 2014-02-24 | Mitsubishi Electric Corp | プリント基板 |
WO2015198913A1 (ja) * | 2014-06-26 | 2015-12-30 | ソニー株式会社 | 回路基板、撮像素子、並びに電子機器 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0637412A (ja) * | 1992-07-15 | 1994-02-10 | Fujitsu Ltd | プリント配線板 |
JPH11163539A (ja) * | 1997-11-25 | 1999-06-18 | Kyocera Corp | 多層配線基板 |
JP2003069239A (ja) * | 2001-08-22 | 2003-03-07 | Toppan Printing Co Ltd | 高周波回路用多層配線板 |
-
2007
- 2007-10-24 JP JP2007276607A patent/JP2009105278A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0637412A (ja) * | 1992-07-15 | 1994-02-10 | Fujitsu Ltd | プリント配線板 |
JPH11163539A (ja) * | 1997-11-25 | 1999-06-18 | Kyocera Corp | 多層配線基板 |
JP2003069239A (ja) * | 2001-08-22 | 2003-03-07 | Toppan Printing Co Ltd | 高周波回路用多層配線板 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014036138A (ja) * | 2012-08-09 | 2014-02-24 | Mitsubishi Electric Corp | プリント基板 |
WO2015198913A1 (ja) * | 2014-06-26 | 2015-12-30 | ソニー株式会社 | 回路基板、撮像素子、並びに電子機器 |
JPWO2015198913A1 (ja) * | 2014-06-26 | 2017-04-20 | ソニー株式会社 | 回路基板、撮像素子、並びに電子機器 |
US10211248B2 (en) | 2014-06-26 | 2019-02-19 | Sony Corporation | Circuit substrate, image sensor, and electronic apparatus |
TWI671894B (zh) * | 2014-06-26 | 2019-09-11 | 日商新力股份有限公司 | 電路基板、攝像元件及電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6075834B2 (ja) | プリント回路板 | |
JP5201206B2 (ja) | 多層プリント配線基板 | |
US8605448B2 (en) | Printed wiring board | |
JP2010199553A (ja) | 多層プリント回路板 | |
JP4835188B2 (ja) | 多層プリント基板 | |
JP2011211147A (ja) | プリント基板 | |
JP2009105278A (ja) | 多層配線基板 | |
JP2011066101A (ja) | クロストークノイズを抑制可能なプリント基板の配線方法 | |
JP2001267701A (ja) | プリント基板 | |
JP2007088104A (ja) | カードエッジ基板 | |
US6335865B1 (en) | Printed wiring board | |
US11122677B2 (en) | Printed circuit board structure and method for inductive noise cancellation | |
JP4671333B2 (ja) | 多層プリント回路基板と電子機器 | |
JP4626339B2 (ja) | プリント基板、デジタルアナログ混成回路およびシールドパターン | |
JP4957543B2 (ja) | プリント回路基板 | |
JP2007335811A (ja) | プリント配線板及び電子機器 | |
JP2007150212A (ja) | 回路基板 | |
JP2007158243A (ja) | 多層プリント回路基板 | |
JP2014078589A (ja) | プリント基板およびその設計方法 | |
JP2017126707A (ja) | 回路基板、それを備えた回路モジュールおよび回路基板の形成方法 | |
JP2005175189A (ja) | プリント配線基板 | |
JP6602241B2 (ja) | 信号伝送基板 | |
JP2015149356A (ja) | 多層回路基板 | |
JP2015154544A (ja) | 電力変換器用のコントローラ | |
JP6131600B2 (ja) | 層間接続穴を備えたプリント基板、および、配置方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20100506 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111125 |
|
A131 | Notification of reasons for refusal |
Effective date: 20111129 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20120403 Free format text: JAPANESE INTERMEDIATE CODE: A02 |