JP2014078589A - プリント基板およびその設計方法 - Google Patents
プリント基板およびその設計方法 Download PDFInfo
- Publication number
- JP2014078589A JP2014078589A JP2012224959A JP2012224959A JP2014078589A JP 2014078589 A JP2014078589 A JP 2014078589A JP 2012224959 A JP2012224959 A JP 2012224959A JP 2012224959 A JP2012224959 A JP 2012224959A JP 2014078589 A JP2014078589 A JP 2014078589A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- ground
- layer
- signal wiring
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】プリント基板に配線されるシングルエンドの高速信号配線の信号ビアにより、信号配線のリファレンスプレーンが変わった場合に発生するリターン電流の不連続による放射ノイズが問題となる。
【解決手段】電源層、グラウンド層、および信号層から構成され、デジタル回路用ICからなるドライバ回路あるいはレシーバ回路の少なくともいずれかが搭載される多層プリント基板において、グラウンド層をリファレンスプレーンとする高速信号配線が信号ビアにより異なるプレーンをリファレンスとする場合に、異なるプレーンをリファレンスとした高速信号配線の両脇にグラウンドガードを形成し、かつ信号ビア近傍にコンデンサをリファレンスプレーン間に配置する。
【選択図】 図４
【解決手段】電源層、グラウンド層、および信号層から構成され、デジタル回路用ICからなるドライバ回路あるいはレシーバ回路の少なくともいずれかが搭載される多層プリント基板において、グラウンド層をリファレンスプレーンとする高速信号配線が信号ビアにより異なるプレーンをリファレンスとする場合に、異なるプレーンをリファレンスとした高速信号配線の両脇にグラウンドガードを形成し、かつ信号ビア近傍にコンデンサをリファレンスプレーン間に配置する。
【選択図】 図４
Description
本発明は、多層のプリント基板およびその設計方法に関わり、特に、基板に配線した高速信号ライン（クロック、データ）のビアが、電源、グラウンド（以下、ＧＮＤとも略す）層をまたぐことおよびリファレンスプレーンの変更により発生するリターン電流の不連続を、グラウンドガードかつコンデンサにより改善し、放射ノイズが低減されるようにした多層のプリント基板およびその設計方法に関する。
電子機器に用いられるプリント基板には、多種部品、インターフェースが用いられ、様々な周波数のクロック信号が存在する。これらのクロック信号は基本波の周波数に対して整数倍の高次高調波を有しており、プリント基板の配線上にインピーダンス不整合などの構造的欠陥がある場合、強度の強い放射ノイズを発生させる。
プリント基板の信号配線のインピーダンス不整合は、出力抵抗、終端抵抗のミスマッチ、配線層を移動するビア、リファレンスプレーンのスリットなどにより起こる。
中でも、配線層を移動するビアは、信号配線が電源層、グラウンド層をまたぐことがあり、インピーダンス不整合のほかにリターン電流の不連続を引き起こし、放射ノイズの増加に繋がる。また、信号層の移動により、リファレンスプレーンがグラウンドから電源に変わることがあり、これもリターン電流の不連続を引き起こし、放射ノイズを増加させる原因となる。
本出願人は、特許文献１において、信号配線のビアのインピーダンス整合できる基板を提案している。具体的には、信号配線のビアの近傍にグラウンドビアを設けることにより、ビアが同軸構造となり、信号ビアとグラウンドビアの距離やこれらの直径を適宜設定することでビアの特性インピーダンスを伝送線路の特性インピーダンスに整合できるというものである。
特許文献２には、高速信号ラインの両サイドにグラウンドガードを配線し、高速信号ラインのビアに対しても、近接したグラウンドガードのビアを形成するだけで、多層プリント基板の層間の縦方向のシールドおよびリターン電流経路が確保できるプリント基板およびプリント基板の配線方法が開示されている。
しかしながら、特許文献１、２に記載された技術では、信号ビアによる層移動によりリファレンスプレーンの変更があった場合、リターン電流経路を確保しきれないという問題があった。
また、特許文献３には、コンデンサによるリターン電流経路の確保が行われているが、コンデンサの自己インダクタンスや実装部（パッド、ビア）によりコンデンサの自己共振周波数は低周波となり、クロック信号の高調波領域においては放射ノイズ低減効果が著しく制限される恐れがある。
特許第４８２４４４５号
特開２００６−２６９５４７号公報
特開平１１−３０７８９４号公報
本発明は、プリント基板に配線されるシングルエンドの高速信号配線の信号ビアにより、信号配線のリファレンスプレーンが変わった場合に発生するリターン電流の不連続を改善するものであって、放射ノイズが低減されたプリント基板およびその設計方法を提供することを目的とする。
本発明のプリント基板は、グラウンド層をリファレンスプレーンとする高速信号配線が信号ビアにより異なるプレーンに移動し、前記異なるプレーンをリファレンスとした信号配線の両脇に、グラウンドガードを０．２ｍｍ以内に設け、かつ、信号ビア近傍にリターン電流対策用のコンデンサを異なるリファレンスプレーンとの間に配置するようになしたものである。
本発明によるプリント基板は、高速信号配線のリファレンスプレーンが信号ビアにより異なるプレーンになった場合でも、前記信号配線の両脇にグラウンドガードとグラウンドビアを形成し、かつ信号ビア近傍にコンデンサを前記異なるリファレンスプレーンとの間に配置するだけで、前記異なるリファレンスプレーンからのリターン電流を確保でき、放射ノイズが低減されたものとなる。
以下、実施例について図１に基づき説明する。
本実施の形態のプリント基板は、多層板に適用される。ここでは４層基板を利用しており、その層構成は、図１に示すようにＬ１（信号層１）、Ｌ２（グラウンド層）、Ｌ３（電源層）、Ｌ４（信号層２）であり、Ｌ１（信号層１）には、Ｌ２（グラウンド層）をリファレンスプレーンとした高速信号配線と中央にプリント基板の表裏面を貫通した信号ビアを有している。
Ｌ４（信号層２）には、Ｌ１より信号ビアを介した高速信号配線がＬ３（電源層）をリファレンスプレーンとし、その信号配線近傍には、グラウンドガードが０．２ｍｍ以内に配置されている。また、中央信号ビア近傍にＬ２（グラウンド層）とＬ３（電源層）間を接続するコンデンサが電源ビアとグラウンドビアにより配置されている。
グラウンドガードは、高速信号配線のリファレンスプレーンが信号ビアにより、グラウンド層から電源層に変更した際のリターン電流の不連続を改善するために、信号配線に結合を強く持たせるように配置する。グラウンドガードにはグラウンドビアを含み、信号配線より０．２ｍｍ以内に配置することにより、後述するように放射ノイズが低減できる。
コンデンサは、信号ビアによるリターン電流の不連続を改善するために、配置し、その容量は０．１μＦ、もしくは、伝送される信号の周波数に適したものとする。
図２に、グラウンドガードの結合の有無による放射ノイズへの影響を示す。信号配線とグラウンドガードとの間隙が０．６ｍｍではほとんど放射ノイズが低減していないのに対し、０．２ｍｍでは放射ノイズの低減が観測されており、結合をもたせたることにより、電気力線の収束およびリターン電流経路が確保される。
図３に、本発明のプリント基板に１２５ＭＨｚクロック信号を入力した際の放射ノイズ結果を示す。信号ビアに対し、対策なしのプリント基板と比較して、６２５ＭＨｚおよび８７５ＭＨｚのノイズ強度が大きく減少している。
図４は、本発明のプリント基板に疑似ランダムパターン信号を入力した際の放射ノイズ結果である。信号ビアに対し、対策なしのプリント基板と比較して、７２０ＭＨｚのノイズ強度が大きく減少している。
本発明のプリント基板およびプリント基板設計方法によれば、高速信号配線（クロック、データ）の信号ビアによる放射ノイズの増加を抑制することができる。
１．プリント基板、２．信号配線、３．信号ビア、４．電源ビア、５．グランウドビア、６．グラウンド層、７．電源層、８．コンデンサ、９．グラウンドガード
Claims (2)
- 電源層、グラウンド層、および信号層から構成され、デジタル回路用ICからなるドライバ回路あるいはレシーバ回路の少なくともいずれかが搭載される多層プリント基板において、グラウンド層をリファレンスプレーンとする高速信号配線が信号ビアにより異なるプレーンをリファレンスとする場合に、前記異なるプレーンをリファレンスとした高速信号配線の両脇にグラウンドガードが形成され、かつ信号ビア近傍にコンデンサがリファレンスプレーン間に配置されることを特徴とするプリント基板。
- 電源層、グラウンド層、および信号層から構成され、デジタル回路用ICからなるドライバ回路あるいはレシーバ回路の少なくともいずれかが搭載される多層プリント基板において、グラウンド層をリファレンスプレーンとする高速信号配線が信号ビアにより異なるプレーンをリファレンスとする場合に、前記異なるプレーンをリファレンスとした高速信号配線の両脇にグラウンドガードを形成し、かつ信号ビア近傍にコンデンサをリファレンスプレーン間に配置することを特徴とするプリント基板の設計方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012224959A JP2014078589A (ja) | 2012-10-10 | 2012-10-10 | プリント基板およびその設計方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012224959A JP2014078589A (ja) | 2012-10-10 | 2012-10-10 | プリント基板およびその設計方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014078589A true JP2014078589A (ja) | 2014-05-01 |
Family
ID=50783675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012224959A Pending JP2014078589A (ja) | 2012-10-10 | 2012-10-10 | プリント基板およびその設計方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2014078589A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014064318A (ja) * | 2013-12-05 | 2014-04-10 | Sony Corp | 暗号化装置および方法 |
| US8923511B2 (en) | 1997-04-23 | 2014-12-30 | Sony Corporation | Enciphering apparatus and method, deciphering apparatus and method as well as information processing apparatus and method |
-
2012
- 2012-10-10 JP JP2012224959A patent/JP2014078589A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8923511B2 (en) | 1997-04-23 | 2014-12-30 | Sony Corporation | Enciphering apparatus and method, deciphering apparatus and method as well as information processing apparatus and method |
| US9467287B2 (en) | 1997-04-23 | 2016-10-11 | Sony Corporation | Enciphering apparatus and method, deciphering apparatus and method as well as information processing apparatus and method |
| JP2014064318A (ja) * | 2013-12-05 | 2014-04-10 | Sony Corp | 暗号化装置および方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9160046B2 (en) | Reduced EMI with quarter wavelength transmission line stubs | |
| JP6075834B2 (ja) | プリント回路板 | |
| JP5437558B2 (ja) | プリント基板の電磁ノイズ対策構造 | |
| US10257910B2 (en) | Optical module | |
| JP2014534642A (ja) | 高域伝送用電気工学受動素子を埋め込んだプリント回路基板 | |
| JPWO2017006552A1 (ja) | プリント基板 | |
| CN103906350A (zh) | 一种减小高速串扰的走线方法 | |
| JPWO2009050843A1 (ja) | 電子デバイス | |
| TW201507553A (zh) | 印刷電路板 | |
| US20190208601A1 (en) | Optical module | |
| JP2014078589A (ja) | プリント基板およびその設計方法 | |
| TW201444462A (zh) | 屏蔽罩與電路板固定結構 | |
| Shiue et al. | Common-mode noise reduction schemes for weakly coupled differential serpentine delay microstrip lines | |
| JP2007317716A (ja) | プリント配線板 | |
| US8957746B2 (en) | Parallel 1/4 wavelength line frequency filter | |
| RU2614156C2 (ru) | Способ компоновки печатных плат для цепей с резервированием | |
| US8467118B2 (en) | Optical module | |
| JP5472305B2 (ja) | 給電線構造及びそれを用いた回路基板、ｅｍｉノイズ低減方法 | |
| TW201427502A (zh) | 印刷電路板 | |
| JP6733911B2 (ja) | プリント配線基板、電子部品付きプリント配線基板 | |
| TWI653828B (zh) | 雜訊抑制裝置及其等效電路 | |
| JP2018207019A (ja) | プリント回路基板ユニット、プリント回路基板の接続方法 | |
| JP2003347692A (ja) | プリント配線板、及び該プリント配線板で用いられる電磁波シールド方法 | |
| RU2624637C2 (ru) | Способ внутренней компоновки печатных плат для цепей с резервированием | |
| JP6395638B2 (ja) | 無線装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20140520 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140829 |