JP2007317716A - プリント配線板 - Google Patents
プリント配線板 Download PDFInfo
- Publication number
- JP2007317716A JP2007317716A JP2006142837A JP2006142837A JP2007317716A JP 2007317716 A JP2007317716 A JP 2007317716A JP 2006142837 A JP2006142837 A JP 2006142837A JP 2006142837 A JP2006142837 A JP 2006142837A JP 2007317716 A JP2007317716 A JP 2007317716A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- wiring board
- printed wiring
- layer
- resistance element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【解決手段】配線層L1〜L6を備え、ビアホール2を用いて信号層L1と信号層L3とにまたがる伝送線路を形成したプリント配線板1であって、ビアホール2は、信号層L3側について、その側のホール端である信号層L6に直近で配置された抵抗素子3と電気的に接続されている。
【選択図】図1
Description
このプリント配線板は、六層構造の多層配線基板である。
配線層の構成は、
L1(第1層):信号層(主に信号線を配線)
L2(第2層):接地層
L3(第3層):信号層(主に信号線を配線)
L4(第4層):信号層(主に信号線を配線)
L5(第5層):電源層
L6(第6層):信号層(主に信号線を配線)
である。
ビア側へ流れた信号は、図13に示すようにビアのホール端(第6層)に到達する。ビアのホール端に到達した信号は、行き場がないため図14に示すように、エネルギーを消費することなくビアを戻ろうとする(換言すると反射される)。
図15に示すように、ホール端で反射されて戻ってきた信号は、スタブ長の2倍(往復分)遅れた位相で、直接B点へ向かう信号に重畳する。ホール端で反射されて戻ってきた信号と直接B点へ向かう信号との位相が一致しなければ(スタブ長の2倍が信号の波長の整数倍でなければ)、信号波形が乱れ波形品質が悪化する。
よって、特許文献1に開示される手法を適用しようとするならば、スタブ部を削るための冶具や加工装置を用意せねばならないし、作業工数も増加してしまう。
このプリント配線板は、六層構造の多層配線基板である。
配線層の構成は、
L1(第1層):信号層(主に信号線を配線)
L2(第2層):接地層
L3(第3層):信号層(主に信号線を配線)
L4(第4層):信号層(主に信号線を配線)
L5(第5層):電源層
L6(第6層):信号層(主に信号線を配線)
である。
図3に示すように、不図示のスイッチング素子などの動作によって、A点からB点へ向かう信号が発生すると、その信号はビアに進入する。ビアへ進入した信号は、第3層において、B点へ向かう信号とスタブ部に流れる信号とに分岐する。
図4に示すように、ビアのホール端へ到達した信号は、第6層の配線を伝わって終端抵抗へと流れる。
図5に示すように、終端抵抗へと流れた信号は、終端抵抗においてエネルギーが消費されるため、反射されて分岐点側へ戻ることがない。
アイパターン法における「アイ(目玉)」とは、波形中央の開口部を指し、アイの大きさで波形を評価する。理想波形である方形に近い良好な信号であれば目玉ははっきりと開いて見え、波形が崩れるに従ってアイが閉じたように見える。
このため、終端抵抗は、チップ部品を用いるか、プリント配線板に印刷によって形成すると好ましい。これにより、リード部による分岐が形成されることは無くなり、信号の反射は起こらない。また、終端抵抗を印刷によって形成することにより、実装作業が不要となり、生産性の向上を図れる。
また、終端抵抗の配置等は従来のプリント配線板の製造工程、レイアウト手法で対応可能であるため、プリント基板の品質を落とすこと無く製造できる。
例えば、上記実施形態では、ビアによって接続すべき配線層の一方のみが表面の配線層でない場合を例としたが、表面の配線層では無い配線層同士を接続する場合(例えば、信号層L3と信号層L4とを接続する場合)にも本発明は適用可能である。この場合には、信号層L1及び信号層L6のそれぞれに終端抵抗を配置すればよい。
このように、本発明は様々な変形が可能である。
2、12 ビア
3 終端抵抗
Claims (5)
- 少なくとも3層構造の配線層を備え、ビアホールを用いて複数の前記配線層にまたがる伝送線路を形成したプリント配線板であって、
前記ビアホールは、両表面の配線層同士を接続するものを除いて、接続すべき配線層が表面の配線層ではない側について、その側のホール端の直近に配置された抵抗素子と電気的に接続されていることを特徴とするプリント配線板。 - 前記抵抗素子が、表面実装されたことを特徴とする請求項1記載のプリント配線板。
- 前記抵抗素子が、配線パターンとして形成されたことを特徴とする請求項1記載のプリント配線板。
- 前記抵抗素子が、接地されていることを特徴とする請求項1から3のいずれか1項記載のプリント配線板。
- 前記抵抗素子が、接地電位と低インピーダンスで接続されている線路と電気的に接続されていることを特徴とする請求項1から3のいずれか1項記載のプリント配線板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006142837A JP4880360B2 (ja) | 2006-05-23 | 2006-05-23 | プリント配線板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006142837A JP4880360B2 (ja) | 2006-05-23 | 2006-05-23 | プリント配線板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007317716A true JP2007317716A (ja) | 2007-12-06 |
JP4880360B2 JP4880360B2 (ja) | 2012-02-22 |
Family
ID=38851354
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006142837A Expired - Fee Related JP4880360B2 (ja) | 2006-05-23 | 2006-05-23 | プリント配線板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4880360B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009188272A (ja) * | 2008-02-07 | 2009-08-20 | Jtekt Corp | 多層回路基板 |
JP2011014759A (ja) * | 2009-07-03 | 2011-01-20 | Nec Corp | 多層配線基板及び多層配線基板の製造方法 |
WO2012133781A1 (ja) * | 2011-03-30 | 2012-10-04 | 日本電気株式会社 | 伝送システムとバックプレーンシステム構築方法 |
WO2012133755A1 (ja) * | 2011-03-30 | 2012-10-04 | 日本電気株式会社 | 伝送システムとバックプレーンシステム構築方法 |
JP2016018837A (ja) * | 2014-07-07 | 2016-02-01 | 日立金属株式会社 | プリント配線基板 |
WO2018056200A1 (ja) * | 2016-09-21 | 2018-03-29 | 日本電気株式会社 | 接続構造及び回路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005044955A (ja) * | 2003-07-28 | 2005-02-17 | Orient Micro Wave:Kk | 積層基板を用いた回路装置 |
WO2005117274A1 (ja) * | 2004-05-27 | 2005-12-08 | Matsushita Electric Industrial Co., Ltd. | 送信出力制御回路およびそれを用いた無線機器 |
JP2006066507A (ja) * | 2004-08-25 | 2006-03-09 | Cmk Corp | プリント配線板 |
-
2006
- 2006-05-23 JP JP2006142837A patent/JP4880360B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005044955A (ja) * | 2003-07-28 | 2005-02-17 | Orient Micro Wave:Kk | 積層基板を用いた回路装置 |
WO2005117274A1 (ja) * | 2004-05-27 | 2005-12-08 | Matsushita Electric Industrial Co., Ltd. | 送信出力制御回路およびそれを用いた無線機器 |
JP2006066507A (ja) * | 2004-08-25 | 2006-03-09 | Cmk Corp | プリント配線板 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009188272A (ja) * | 2008-02-07 | 2009-08-20 | Jtekt Corp | 多層回路基板 |
JP2011014759A (ja) * | 2009-07-03 | 2011-01-20 | Nec Corp | 多層配線基板及び多層配線基板の製造方法 |
WO2012133781A1 (ja) * | 2011-03-30 | 2012-10-04 | 日本電気株式会社 | 伝送システムとバックプレーンシステム構築方法 |
WO2012133755A1 (ja) * | 2011-03-30 | 2012-10-04 | 日本電気株式会社 | 伝送システムとバックプレーンシステム構築方法 |
JP5561428B2 (ja) * | 2011-03-30 | 2014-07-30 | 日本電気株式会社 | 伝送システムとバックプレーンシステム構築方法 |
JP5582248B2 (ja) * | 2011-03-30 | 2014-09-03 | 日本電気株式会社 | 伝送システムとバックプレーンシステム構築方法 |
US9380704B2 (en) | 2011-03-30 | 2016-06-28 | Nec Corporation | Transmission system and method for constructing backplane system |
US9397418B2 (en) | 2011-03-30 | 2016-07-19 | Nec Corporation | Transmission system and method for constructing backplane system |
JP2016018837A (ja) * | 2014-07-07 | 2016-02-01 | 日立金属株式会社 | プリント配線基板 |
WO2018056200A1 (ja) * | 2016-09-21 | 2018-03-29 | 日本電気株式会社 | 接続構造及び回路 |
JPWO2018056200A1 (ja) * | 2016-09-21 | 2019-07-11 | 日本電気株式会社 | 接続構造及び回路 |
US10896872B2 (en) | 2016-09-21 | 2021-01-19 | Nec Corporation | Connecting structure and circuit |
Also Published As
Publication number | Publication date |
---|---|
JP4880360B2 (ja) | 2012-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5194440B2 (ja) | プリント配線基板 | |
JP4880360B2 (ja) | プリント配線板 | |
EP2489247B1 (en) | Printed circuit board | |
JP4259311B2 (ja) | 多層配線基板 | |
US8203082B2 (en) | Printed circuit board | |
US7851709B2 (en) | Multi-layer circuit board having ground shielding walls | |
JP4915519B2 (ja) | 多層配線基板構造 | |
US20070238224A1 (en) | Printed circuit board | |
JP2007035710A (ja) | 多層プリント配線板 | |
JP4617900B2 (ja) | ビルトアッププリント配線板構造及びビルトアッププリント配線板の加工方法 | |
JP2007258358A (ja) | 多層プリント配線板 | |
JP6075745B2 (ja) | 多層プリント基板の製造方法 | |
US20110011634A1 (en) | Circuit package with integrated direct-current (dc) blocking capacitor | |
JP4626339B2 (ja) | プリント基板、デジタルアナログ混成回路およびシールドパターン | |
WO2014162685A1 (en) | Printed circuit board | |
CN103025082B (zh) | 一种印刷电路板的制造方法和一种印刷电路板结构 | |
JP6733911B2 (ja) | プリント配線基板、電子部品付きプリント配線基板 | |
CN112867243A (zh) | 多层电路板 | |
US7944026B2 (en) | Semiconductor device | |
JP2008071948A (ja) | プリント配線基板、電子部品の実装方法および画像形成装置の制御装置 | |
JP2011066099A (ja) | 多層プリント基板 | |
JP2014078589A (ja) | プリント基板およびその設計方法 | |
JP2007194328A (ja) | プリント配線板及び半導体装置 | |
US8669830B2 (en) | Method and device for routing over a void for high speed signal routing in electronic systems | |
JP2017216327A (ja) | 多層プリント配線板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090302 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110301 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110913 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111129 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111201 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4880360 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141209 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |