JP5582248B2

JP5582248B2 - 伝送システムとバックプレーンシステム構築方法

Info

Publication number: JP5582248B2
Application number: JP2013507775A
Authority: JP
Inventors: 和弘柏倉
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2011-03-30
Filing date: 2012-03-30
Publication date: 2014-09-03
Anticipated expiration: 2032-03-30
Also published as: JPWO2012133755A1; WO2012133755A1; US20140063765A1; US9380704B2

Description

［関連出願についての記載］
本発明は、日本国特許出願：特願２０１１−０７３９８３号（２０１１年３月３０日出願）の優先権主張に基づくものであり、同出願の全記載内容は引用をもって本書に組み込み記載されているものとする。
本発明は、信号伝送技術に関し、特に、バックプレーンシステム構築方法および伝送システムに関する。

近時、ＩＴ（ＩｎｆｏｒｍａｔｉｏｎＴｅｃｈｎｏｌｏｇｙ）機器の普及により、情報処理装置において、情報トラフィックは膨大に増加している。このため、装置内の信号帯域も増加している。例えば１〜６Ｇｂｐｓ（Ｇｉｇａｂｉｔｐｅｒｓｅｃｏｎｄ）程度の信号伝播ではスルーホール・スタブによる伝送特性への影響は皆無であったが、伝送速度が１０Ｇｂｐｓを超えると、伝送特性の劣化が顕著に現れ始める。

スルーホール・スタブによる特性劣化を解消するための関連技術としてバックドリルによるスルーホール加工がある。バックドリルは、スルーホール及びその周囲の基板をドリルで切削する。スルーホールが形成された部分をスルーホールの外形より僅かに大きな径のドリルで切削して穴をあけることにより、スタブに相当する部分のスルーホールを除去する。しかしながら、バックドリルを使える基板メーカーは乏しい。また、バックドリルはコスト面および調達面でも問題がある。このため、バックドリルに変わる技術が必要とされている。以下、伝送システムとして、バックプレーン・システムの典型例について説明する。

図１は、通信機器等に用いられるバックプレーンシステムの一例（プロトタイプ）を示す図である。バックプレーンはプリント回路基板（ＰｒｉｎｔｅｄＣｉｒｃｕｉｔＢｏａｒｄ）の一種であり、一側面に、複数のコネクタ（「バックプレーンコネクタ」ともいう）を備え、該コネクタに装着されるカード間を相互に接続してバスシステムを構成する。なお、ミッドプレーンは回路基板の両側の面に複数のコネクタ（バックプレーンコネクタ）を備えている。以下の説明では、バックプレーン構造を例に説明するが、ミッドプレーン構造に置き換えることが可能である。

図１を参照すると、バックプレーン１４のコネクタ（バックプレーンコネクタ）１３には回線カード１１、スイッチカード１２が装着されている。バックプレーン１４は、スイッチカード１２と回線カード１１間で電気的接続を行い、回線信号をスイッチカード１２を介して他の回線カード１１へと信号を伝達する。近時、回線速度は、１Ｇｂｐｓから１０Ｇｂｐｓへと推移し、更に４０Ｇｂｐｓ、１００Ｇｂｐｓへと進化しようとしている。このため、図１にも示したように、信号特性の劣化等を抑えたバックプレーン伝送の高速化が必要とされる。

図２は、図１に示したバックプレーン・システムの構成（物理仕様）を示したものである。図２（Ａ）は、バックプレーンとコネクタ、カード（基板）の側断面を模式的に示した図である。図２（Ｂ）は、図２（Ａ）の基板とバックプレーンの破線の破線の丸で囲んだ領域の断面構成を模式的に示す図であり、スルーホール及びスタブを説明する図である。

図２（Ａ）に示すように、回線信号は、ＩＣ（ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）２２Ａ→基板（バックプレーン（基板）に取り付けられる小型プリント基板であり、「ドーターカード」又は「ドーターボード」ともいう）２１Ａ→コネクタ２３Ａ→バックプレーン２４→コネクタ２３Ｂ→基板（ドーターカード）２１Ｂ→ＩＣ２２Ｂの経路で接続される。コネクタ２３Ａ（２３Ｂ）は、基板（ドーターカード）２１Ａ（２１Ｂ）のスルーホールに挿入（圧入）される端子（コネクタ端子）とバックプレーン２４の基板のスルーホールに挿入（圧入）される端子（コネクタ端子）を備えている。

図２（Ｂ）には、多層基板の断面が模式的に示されている。信号配線は、導電部材を鍍金等で被着してなるスルーホール表面から所定の深さ（信号層の基板表面からの深さに対応）で信号層（ｓｉｇｎａｌ）に接続されており、電気的導通がとられている。すなわち、図２（Ｂ）に示すように、信号層（ｓｉｇｎａｌ）に送られる電気信号は、スルーホール（ｖｉａ−ｈｏｌｅ）上部から供給され、スルーホールの中間付近において信号層（ｓｉｇｎａｌ）に入る。信号層（ｓｉｇｎａｌ）が接続された部分より下側にもスルーホールは存在しているため、信号層（ｓｉｇｎａｌ）がスルーホールに接続された部分（図２（Ｂ）の信号線の折曲部）は信号経路の分岐点となる。したがって、スルーホール上部から伝播してくる信号は、この分岐点（折曲部）において多層基板内の信号層（ｓｉｇｎａｌ）に伝播することになるが、その一部は分岐点からスルーホール下方に進む。分岐点から下側の部分のスルーホールは、本来の信号経路ではないが、導電部分であるため、信号伝播経路となる。このように、信号経路が分岐点で２つに分岐する場合、本来の信号経路ではない部分を、一般的に「スタブ」（ｓｔｕｂ：分岐配線）という。分岐点からスルーホール下部に進んだ信号は、スルーホール下端部において反射され、スルーホールを上方に進み、分岐点に戻ってくる。スタブ内において、分岐点から進んでくる信号と、スルーホール下端で反射されて戻ってくる信号とがぶつかり、信号の伝達特性に悪影響を及ぼすことがある。例えば、高周波信号や高速デジタル信号等では、その影響が顕著となる。図２（Ｂ）において、差動ビア（ｖｉａ−ｈｏｌｅ）を取り囲む下側の接地層（電源）の接地パターンには除去された開口部（クリアランス）が形成されており、これをアンチパッド（ａｎｔｉ−ｐａｄ）という。

図３は、コネクタ（バックプレーンコネクタ）と基板（ドーターカード）、コネクタ（バックプレーンコネクタ）とバックプレーンとの接続形態の一例（プロトタイプ）を示す図である。特に制限されるものではないが、バックプレーンコネクタ３３としては、その端子３５が、基板３１の対応するスルーホール３４にプレスフィット（圧入）されるプレスフィット・コネクタが用いられる。

図４は、図３のコネクタ（バックプレーンコネクタ）と、基板（ドーターカードまたはバックプレーン）との接続部の信号伝播の様子を模式的に示したものである。ドーターカードやバックプレーンの基板４１は、電源層又はＧＮＤ層（接地層、グランドプレーン）４２、信号層４４を備え、各層の間に誘電体４３を備えた多層基板で構成される。信号層４４は、例えばＧＮＤ層４２間に設けられる。図４に示すように、スルーホール４６の上端部のコネクタ端子４５（図３のバックプレーンコネクタ３３のコネクタ端子３５に対応）からの信号は、信号層４４の分岐点で信号層４４に伝播するが、該信号の一部は、端子４５を当該分岐点からスルーホール４６の下方に進み、スルーホール４６の下端部で反射され、信号層４４への分岐点で、コネクタ端子４５上方からの信号とぶつかる。すなわち、反射波は、スルーホール内の分岐点で更なる反射が発生し、ここで多重反射が発生する。スルーホール４６内のコネクタ端子４５の端部は、オープンすなわち全反射、スルーホール４６内の分岐点（信号層４４との接続点）は低インピーダンスのため、位相反転した反射が発生する。このため、コネクタ端子４５の端部を腹、スルーホール内分岐点（スルーホール４６と信号層４４との接続点）を節とする定在波による４分の１波長共振が発生する。

スタブ長（図４ではスルーホール４６と信号層４４の接続部（スルーホール内分岐点）と、スルーホール４６の下端の間の長さ）をＬとすると、定在波の波長λは、次式（１）で与えられる。

λ＝４Ｌ／ｎ（ｎ＝１、３、５、・・・）・・・（１）

共振周波数ｆと波長λの積は光の速度となる。

ｆ×λ＝Ｃ（Ｃは比誘電率εｒの物質中の光速度）
＝Ｃ０／√（εｒ）・・・（２）

ただし、Ｃ０は、真空中の光速であり、
Ｃ０＝１／√（ε０×μ０）・・・（３）
ε０は真空の誘電率、μ０は真空の透磁率である。

したがって、共振周波数ｆは次式（４）で与えられる。

ｆ＝ｎ×Ｃ０／（４×Ｌ×√εｒ）・・・（４）

ただし、（４）において、ｎは正の奇数（１、３、５・・・）、Ｃ０は真空中の光速度、Ｌはスタブ長、εｒは比誘電率を示す。

図５は、上記した信号伝送路（差動伝送路）を説明する図である。図５において、バックプレーンコネクタ５４Ａ、５４Ｂは、図２（Ａ）のコネクタ２３Ａ、２３Ｂに対応する。図５において、コネクタ端子５３Ａは、図２（Ａ）のドーターカード２１Ａのスルーホールに接続されるコネクタ２３Ａのコネクタ端子に対応し、コネクタ端子５５Ａは、図２（Ａ）のバックプレーン２４のスルーホールに接続されるコネクタ２３Ａのコネクタ端子に対応する。また図５において、コネクタ端子５５Ｂは、図２（Ａ）のバックプレーン２４のスルーホールに接続されるコネクタ２３Ｂのコネクタ端子に対応する。コネクタ端子５３Ｂは、図２（Ａ）のドーターカード２１Ｂのスルーホールに接続されるコネクタ２３Ｂのコネクタ端子に対応する。

出力バッファ５１（図２（Ａ）のＩＣ２２Ａ内の図示されない出力バッファ）から差動出力された信号は、ドーターカード（図２（Ａ）の基板２１Ａ等に対応する）内の配線５２Ａを介してバックプレーンコネクタ５４Ａのコネクタ端子５３Ａ、バックプレーンコネクタ５４Ａのコネクタ端子５５Ａ、バックプレーン内の配線５６（図４の信号層４４等に対応する）、バックプレーンコネクタ５４Ｂのコネクタ端子５５Ｂ、バックプレーンコネクタ５４Ｂのコネクタ端子５３Ｂ、ドーターカード（図２（Ａ）の基板２１Ｂ等に対応する）内の配線５２Ｂを介して、差動で入力バッファ５７（図２（Ａ）のＩＣ２２Ｂ内の図示されない入力バッファ）に入力される。入力バッファ５７は、差動入力間に終端回路（終端抵抗）を備え、差動入力信号は等化回路（イコライザ）に入力されて等化される。

配線を介してコネクタから入力された信号は、図４を参照して詳細に説明したように、バックプレーンのスルーホール内に寄生的に生成されるスタブにより、当該スタブ開放端で生じた反射波の影響で信号劣化が生じる。スルーホール内の分岐点（スルーホールと信号層の接続部）からスルーホール内に通過するエネルギーと、基板（ドーターカードまたはバックプレーンの信号層）に流れるエネルギーとに分散され、スルーホール内を通過するエネルギーは、スルーホール端部（スタブ開放端）で反射が発生する。反射波は、スルーホール内の分岐点で更なる反射が発生し、ここで多重反射が発生する。すなわち、コネクタ端子の端部を腹、スルーホール内分岐点を節とする定在波による４分の１波長共振が発生する。

この現象を示すため、図６のスルーホール構造（差動スルーホール）を用いて解析したものが、図７の差動スルーホールの挿入損失となる（本願発明者による解析）。図７において、横軸は周波数、縦軸は入力差動挿入損失Ｓｄｄ２１（単位ｄＢ）である。スルーホールスタブの４分の１波長共振により、図７の例では、７ＧＨｚ付近で入力差動挿入損失Ｓｄｄ２１は、−２４ｄＢ程度（挿入損失（減衰）量の絶対値が最大）となる。

図６において、信号を差動で伝送する１対のバックプレーンコネクタ端子６７は、１対の信号スルーホール６２に接続される。１対の信号スルーホール６２は、ＧＮＤ層６４間の信号層において、１対の信号配線６５に接続される。図６において、信号スルーホール６２下端部の開放端と、信号スルーホール６２と信号配線６５との接続部の間がスタブ（スルーホール・スタブ）６６となる。

回線インターフェースの高速化により、バックプレーン上を１０Ｇｂｐｓ以上の速度を必要とするが、このスルーホール特性により伝送が難しいことが理解できる。

この問題を解決するため、いくつかの文献が知られているが、それぞれ問題を有している。

特許文献１には、スルーホール及びバイアのうちの少なくとも一部はドリル加工によりホールの導電性スタブ長部分を短縮し、ホールのドリル加工部分は第１プロファイルから第２プロファイルへの遷移部分を含み、ドリル加工ホール端部からの反射を低減させる回路基板が開示されている。ドリルによりスルーホールのスタブを削りとり、スタブによる共振を無くそうとする技術が開示されている。特性的には良好となるが、基板製造時に、ドリルの制御が難しく、歩留まり等の問題から、コスト高となる懸念がある。また、ドリルで削り取るため、残留するバリ等による品質上の問題等が解決に至っていない。

特許文献２には、差動配線に信号を高速伝送させる場合、オープンスタブのあるビアホールでのインピーダンスミスマッチで波形歪みが生じジッタが生じるという問題に対して、オープンスタブがあるビアホールを通過する差動配線に対して、差動特性インピーダンスは一定としたまま、結合度を小さくする構成が開示されている。すなわち、差動線路の結合度を最適化し、スルーホールのスタブによる影響を小さくしようとする技術が開示されている。この技術で想定しているのは、スタブによる特性劣化は、動作帯域よりも十分高いところにあり、それよりも低い帯域の信号を安定化させるものである。すなわち、スタブの劣化特性を補償するものではなく、信号帯域とスタブによる劣化の帯域が同程度では解決する技術は開示されていない。

特許文献３には、バックプレーンの高周波性能を高めるためのバイア構造を最適化する方法、バイア構造の高周波信号完全性性能を高めるためのバイア構造の寸法、形状を最適化する方法が開示されている。特許文献３の図２では、スタブ区画を構成するバイアの導電部分をドリルで除去することにより鍍金スルーホール（ＰＴＨ）の使用していないスタブ区画を除去される。このため、設計が複雑となるという問題がある。またバックドリルを行うことによる、コストや品質の問題は解決されない。

特許文献４には、集積回路は、伝送線路の特性インピーダンス（信号源インピーダンス）に整合するように設計された内蔵終端抵抗器を備え、信号源がプリント回路基板上の複数のＩＣ素子を駆動する場合、ＩＣ素子は連鎖的に縦続接続され、連鎖の最終ＩＣ素子を除くＩＣ素子の内部抵抗器はその下の短絡回路によりバイパスされ、連鎖の最終ＩＣ素子はその下に短絡回路を持たない構成が開示されている。バスを高速化するためにＩＣ内部に終端抵抗を設ける技術が開示されているが、スルーホールのスタブによる特性劣化の解決には至らない。

特表２０１０−５３７４０２号公報特開２００７−１４２３０７号公報特表２００６−５２６８８３号公報特表２００２−５３０００１号公報

以下の分析は、本発明によって与えられたものである。
上記した関連技術においては、回路基板製造上の制約等を受けずに、例えば１０Ｇｂｐｓ超のバックプレーン伝送を扱えるようにした技術は開示されていない。

本発明は、上記問題点に鑑みて創案されたものであって、その目的は、回路基板の製造上の制約等を受けずに、信号伝送の高速化と安定動作を可能とするシステム及び方法を提供することにある。

本発明によれば、回路基板に設けられたスルーホールのスタブ開放端に、抵抗とコンデンサを含むＡＣ終端回路を接続してなる伝送システムが提供される。

本発明によれば、バックプレーンに設けられたスルーホールのスタブ開放端に、抵抗とコンデンサを含むＡＣ終端回路を接続する、工程を含むバックプレーンシステム構築方法が提供される。

本発明によれば、スルーホールを持つ回路基板製造上の制約等を受けずに、信号伝送の高速化と安定動作を可能としている。

バックプレーンシステムの一例（プロトタイプ）を示す図である。（Ａ）はバックプレーンシステムを側面からみた図、（Ｂ）は基板のスルーホールを説明する図である。コネクタとドーターカード、コネクタとバックプレーンの接続形態を示す図である。コネクタと基板の信号伝播の様子を説明する図である。差動伝送系の構成を示す図である。バックプレーンコネクタ端子とスルーホールの接続を説明する図である。差動スルーホールの挿入損失の特性を示す図である。本発明の例示的な第１の実施形態の構成を示す図である。本発明の例示的な第１の実施形態の実装の一例を示す図である。例示的な第１の実施形態における差動スルーホールの挿入損失の特性を示す図である。参考例の構成を示す図である。参考例の差動スルーホールの挿入損失の特性を示す図である。伝送線路の特性を示す図である。伝送線路の特性を示す図である。（Ａ）乃至（Ｃ）は図１３の特性上での信号伝播を説明する波形図である。等化回路の特性（挿入損失）を示す図である。本発明の例示的な第２の実施形態の構成を示す図である。

本発明によれば、ルータやスイッチ、交換機等の通信機器やサーバ、ストレージ等の情報処理機器等に使用されるバックプレーンやミッドプレーンの伝送を高速かつ安定に動作させる技術を提供するものである。

いくつかの好ましい形態において、回路基板（図９の９１）に設けられたスルーホール（９２）のスタブ（９６）開放端に、抵抗（R）とコンデンサ（C）を含むＡＣ終端回路（スルーホール・スタブＡＣ終端回路９８）が接続される。

いくつかの好ましい形態において、前記スルーホールが、信号を差動で伝送する１対のスルーホール（図９の９２）を備え、回路基板（図９の９１）の一の面側から前記１対のスルーホール（９２）にそれぞれ１対のコネクタ端子（図９の９７）が挿入され、前記回路基板の前記一の面と反対側の面で、前記１対のスルーホール（９２）間に、抵抗とコンデンサの直列回路からなるＡＣ終端回路（図９の９８）が接続されている。

いくつかの好ましい形態において、前記スルーホールが、信号を差動で伝送する１対のスルーホールを備え、回路基板の一の面側から前記第１及び第２のスルーホールにそれぞれ第１及び第２のコネクタ端子が挿入され、前記回路基板の前記一の面と反対側の面で、前記第１のスルーホールとグランド間、及び、前記第２のスルーホールとグランド間に、それぞれ、抵抗とコンデンサの直列回路からなる前記ＡＣ終端回路を接続する構成としてもよい。

いくつかの好ましい形態において、前記回路基板は、バックプレーン又はミッドプレーンのいずれかを含む。

いくつかの好ましい形態において、前記回路基板が、バックプレーンであり、前記第１及び第２のコネクタ端子が、前記バックプレーンの前記１対のスルーホールに接続されるバックプレーンコネクタ端子（図９の９７）を含む。

いくつかの好ましい形態において、前記バックプレーンにバックプレーンコネクタで装着されるドーターカードに設けられたスルーホールのスタブ開放端に、抵抗とコンデンサを含むＡＣ終端回路（図８の８９Ａ、８９Ｂ）を接続する構成としてもよい。前記ドーターカードが、信号を差動で伝送する第１及び第２のスルーホールを備え、前記ドーターカードの一の面側から前記第１及び第２のスルーホールにバックプレーンコネクタのコネクタ端子がそれぞれ挿入され、前記ドーターカードの前記一の面と反対側の面で、前記第１及び第２のスルーホール間に、前記抵抗と前記コンデンサの直列回路からなる前記ＡＣ終端回路（図８の８９Ａ、８９Ｂ）が接続された構成としてもよい。

いくつかの好ましい形態において、前記ドーターカードが、信号を差動で伝送する第１及び第２のスルーホールを備え、前記ドーターカードの一の面側から前記第１及び第２のスルーホールにバックプレーンコネクタのコネクタ端子がそれぞれ挿入され、前記ドーターカードの前記一の面と反対側の面で、前記第１のスルーホールとグランド間、及び、前記第２のスルーホールとグランド間に、それぞれ、前記抵抗と前記コンデンサの直列回路からなる前記ＡＣ終端回路（図１７の８９Ａ、８９Ｂ）が接続された構成としてもよい。

あるいは、好ましい形態の１つにおいて、差動で信号を出力する出力バッファ（図８の８１）を備えた第１の半導体チップ（図２（Ａ）の２２Ａ）と、前記第１の半導体チップを搭載した接続する第１のドータカード（図２（Ａ）の２１Ａ）と、前記第１のドータカードを前記バックプレーンに装着する第１のバックプレーンコネクタ（図２の２３Ａ、図８の８４Ａ）と、差動で信号を入力する入力バッファ（図８の８７）を備えた第２の半導体チップ（図２（Ａ）の２２Ｂ）と、前記第２の半導体チップを搭載した接続する第２のドータカード（図２（Ａ）の２１Ｂ）と、前記第２のドータカードを前記バックプレーンに装着する第２のバックプレーンコネクタ（図２の２３Ｂ、図８の８４Ｂ）と、前記回路基板を含むバックプレーン（図２４（Ａ）の２４）と、を備え、前記ＡＣ終端回路が、各々が、抵抗とコンデンサの直列回路からなる第１及び第２のＡＣ終端回路（図８の８８Ａ、８８Ｂ）を含み、前記第１のバックプレーンコネクタ（図２の２３Ａ、図８の８４Ａ）の第１及び第２のコネクタ端子（８５Ａ）が、前記バックプレーンの一の面側から、信号を差動で伝送する１対のスルーホール（第１及び第２のスルーホール）にそれぞれ挿入され、前記バックプレーンの前記一の面と反対側の面で、前記第１及び第２のスルーホール間に、前記第１のＡＣ終端回路（８８Ａ）が接続されており、前記第２のバックプレーンコネクタ（図２の２３Ｂ、図８の８４Ｂ）の第１及び第２のコネクタ端子（８５Ｂ）が、前記バックプレーンの一の面側から、信号を差動で伝送する別の１対のスルーホール（第３及び第４のスルーホール）にそれぞれ挿入され、前記バックプレーンの前記一の面と反対側の面で、前記第３及び第４のスルーホール間に、前記第２のＡＣ終端回路（８８Ｂ）が接続された構成としてもよい。

あるいは、好ましい形態において、前記ＡＣ終端回路が、各々が、抵抗とコンデンサの直列回路からなる第１乃至第４のＡＣ終端回路（図１７の８８Ａ、８８Ｃ、８８Ｂ、８８Ｄ）を含み、前記第１のバックプレーンコネクタ（図２の２３Ａ、図８の８４Ａ）との第１及び第２のコネクタ端子（８５Ａ）が、前記バックプレーンの一の面側から、信号を差動で伝送する第１及び第２のスルーホールにそれぞれ挿入され、前記バックプレーンの前記一の面と反対側の面で、前記第１のスルーホールとグランド間に前記第１のＡＣ終端回路（８８Ａ）が接続され、前記第２のスルーホールとグランド間に、前記第２のＡＣ終端回路（８８Ｃ）が接続され、前記第２のバックプレーンコネクタ（図２の２３Ｂ、図８の８４Ｂ）との第１及び第２のコネクタ端子（８５Ｂ）が、前記バックプレーンの一の面側から、信号を差動で伝送する第３及び第４のスルーホールにそれぞれ挿入され、前記バックプレーンの前記一の面と反対側の面で、前記第３のスルーホールとグランド間に前記第３のＡＣ終端回路（８８Ｂ）が接続され、前記第４のスルーホールとグランドに前記第４のＡＣ終端回路（８８Ｄ）が接続された構成としてもよい。以下に例示的な実施形態について説明する。

＜第１の例示的な実施形態＞
図８は、第１の例示的な実施形態を説明するための図である。図８を、前述した図５と対比すると、図８の本実施形態では、バックプレーンコネクタが接続する差動の信号スルーホールに、スルーホール・スタブＡＣ終端回路を備えている。高速バックプレーン伝送では、差動伝送回路が用いられ、出力バッファ８１の差動出力はバックプレーンコネクタ８４Ａのコネクタ端子８３Ａと、ドーターカード内で配線８２Ａにより接続される。バックプレーンコネクタ８４Ｂのコネクタ端子８４Ｂのコネクタ端子８３Ｂと入力バッファ８７の差動入力は、ドーターカード内で配線８２Ｂにより接続される。バックプレーンコネクタ８４Ａ、８４Ｂのコネクタ８５Ａ、８５Ｂ同士は、バックプレーンの配線８５で接続される。一般に差動配線の特性インピーダンス（差動インピーダンス）は１００Ω程度である。バックプレーンコネクタ８４Ａ（８４Ｂ）のコネクタ端子８３Ａ（８３Ｂ）は、ドーターカードのスルーホールにプレスフィット（圧入）で接続される。バックプレーンコネクタ８４Ａ（８４Ｂ）のコネクタ端子８５Ａ（８５Ｂ）は、バックプレーンのスルーホールにプレスフィット（圧入）で接続される。

図４を参照して説明したとおり、バックプレーンのスルーホール内にはスタブが寄生する。本実施形態では、このスタブ部分に、抵抗ＲとコンデンサＣで構成されるスルーホール・スタブＡＣ終端回路８８を差動信号間に接続する。

図９は、スルーホール・スタブＡＣ終端回路の実装イメージを示す図である。図９の構成は、図６の構成に、スルーホール・スタブＡＣ終端回路９８をスタブ開放端に接続したものである。すなわち、図９に示す通り、プレスフィット部（圧入部）の反対側の面にスルーホール・スタブＡＣ終端回路９８が実装される。ドーターカード上の、スルーホール・スタブＡＣ終端回路８９Ａ、８９Ｂ（図８参照）の接続は任意とし、式（４）で計算される共振周波数が信号動作範囲内にある場合には、実装すべきである。なお、ドーターカードでは、一般に基板（図２（Ａ）の基板２１Ａ、２１Ｂ参照）が薄いため、スルーホールも浅く、スタブによる共振は影響がないことが多い。

図８に示した本実施形態の伝送系の動作を説明する。バックプレーン伝送では、図８のような差動伝送回路が用いられ、出力バッファ８１→バックプレーンコネクタ８４Ａ→配線８６（バックプレーン）→バックプレーンコネクタ８４Ｂ→入力バッファ８７の経路で信号が伝播される。１０Ｇｂｐｓ相当やそれ以上の高速伝送では、配線、コネクタ、スルーホール等を含めた伝送線路の減衰特性のために、送信波形が減衰する。さらに、バックプレーンコネクタの接続部には、寄生スタブがあり、図７のように、特性が劣化する。これは、図４を参照して説明したように、スルーホール内の分岐点と開放端との間で共振が発生するからである。

本実施形態によれば、図９に示すように、スタブの開放端に、スルーホール・スタブＡＣ終端回路９８を接続することで、スルーホール開放端での反射がなくなり、共振による劣化を防止することができる。このスルーホール・スタブＡＣ終端９８の特性を、図１０に示す。もともと７ＧＨｚ付近で、−２４ｄＢもの減衰が発生していたものが（図７参照）、本実施形態によれば、スタブの開放端にスルーホール・スタブＡＣ終端９８を接続することで、−６ｄＢ程度まで抑えることができる。差動伝送線路の特性インピーダンスは一般に１００Ω程度で設計されるため、このスルーホール・スタブＡＣ終端の抵抗値は１００Ω程度が妥当である。なお、スルーホールの特性インピーダンスは１００Ωより小さくなることが一般的であることから、これに合わせて、スルーホール・スタブＡＣ終端の抵抗値を小さくしてもよい。また、スルーホール・スタブＡＣ終端のコンデンサの容量値は数ｐＦ（ｐｉｃｏ−Ｆａｒａｄ）程度が妥当であり、終端抵抗によるＤＣ分の損失を抑える効果がある。

ここで、参考例（比較例）として、コンデンサをなくして抵抗だけでスルーホール・スタブ終端を施した構成を、図１１に示す。また、図１１の参考例におけるスルーホールの特性を図１２に示す。スルーホール・スタブ終端にコンデンサが無い分、低周波領域でも減衰が発生し、低い周波数での伝送では不具合を発生させる可能性があるのは、言及には及ばない。

一般に配線やコネクタ、スルーホールを含めた伝送線路の特性は、図１３や図１４のように、高周波ほど減衰量が大きくなるカーブを描く。スルーホール・スタブの共振がない状態では、図１３のように、一様な右下がりな特性を有する。図１３の縦軸は差動の挿入損失Ｓｄｄ２１、横軸は周波数［ＧＨｚ］、スタブ長＝０．４１５、０．５３５、０．６００、０．７６５、１．０００ｍの特性を示している。スタブの共振があると、図１４のように、不規則な特性を有する。

図１３のような、一様な右下がりな周波数特性を持つ伝送線路（例えば図１３の特性）上での信号伝播は、図１５に示すように、パルス幅の大きな波形の減衰は小さく、パルス幅の小さな波形の減衰は大きくなる。

図１６は、入力バッファ８７の等化回路の特性(挿入損失)の例を示す。図１６に示すように、一般に信号伝播のナイキスト周波数（ＮｙｑｕｉｓｔＦｒｅｑｕｅｎｃｙ）をピークに（図１６では５GHz付近）、上に凸の特性を有し、最大周波数成分を持ち上げ、それよりも低い周波数を徐々に減衰させる特性を有している。入力バッファ８７の等化回路の特性により、パルス幅の大きな信号は故意に振幅を小さくし、パルス幅の小さな信号は増幅させ、低周波成分と高周波成分のバランスをとることで、論理レベル（０または１）が判定できる信号波形に整形している。

しかしながら、不規則な特性（例えばスタブの共振による図１４の特性）では、例えばパルス幅の大きな信号が小さく、パルス幅の小さな信号が大きいといった、不均一な波形伝播が発生し、図１６のような特性を持つ等化回路ではもはや波形整形ができなくなる。

本実施形態によれば、スルーホールのスタブの開放端に抵抗とコンデンサによるＡＣ終端を施すことで、スルーホール・スタブで発生する共振を防止し、安定したバックプレーン伝送を実現することができる。

＜第２の例示的な実施形態＞
図１７は、別の実施形態のスルーホール・スタブＡＣ終端の１例を示す図である。図８では、差動信号線間に、ＡＣ終端を施すが、それぞれの信号をＧＮＤ（グランド）に対してＡＣ終端しても同様の効果を得ることができる。

図８に示す例では、スルーホール・スタブＡＣ終端回路により差動信号線間にＡＣ終端を施しているが、図１７に示す例では、それぞれの信号をＧＮＤに対してＡＣ終端している。バックプレーンコネクタ８４Ａの第１及び第２のコネクタ端子８５Ａが、前記バックプレーンの一の面側から、信号を差動で伝送する第１及び第２のスルーホールにそれぞれ挿入され、前記バックプレーンの前記一の面と反対側の面で、前記第１のスルーホール（スルーホール・スタブ開放端）とグランド間に第１のＡＣ終端回路８８Ａが接続され、前記第２のスルーホール（スルーホール・スタブ開放端）とグランド間に第２のＡＣ終端回路８８Ｃが接続され、バックプレーンコネクタ８４Ｂの第１及び第２のコネクタ端子８５Ｂが、前記バックプレーンの一の面側から、信号を差動で伝送する第３及び第４のスルーホールにそれぞれ挿入され、前記バックプレーンの前記一の面と反対側の面で、前記第３のスルーホール（スルーホール・スタブ開放端）とグランド間に第３のＡＣ終端回路８８Ｂが接続され、前記第４のスルーホール（スルーホール・スタブ開放端）とグランドに第４のＡＣ終端回路８８Ｄが接続されている。ドータカードについても、信号を差動で伝送するスルーホールのスタブ開放端とＧＮＤ間にそれぞれＡＣ終端回路８９Ａ〜８９Ｄを備え構成としてもよい。かかる構成としても、前述した第１の例示的な実施形態と同様の効果を得ることができる。

なお、上記各実施形態では、差動伝送システムとしてバックプレーンシステムを例に説明したが、ミッドプレーンを備えた差動伝送システムにも同様にして適用可能である。

上記各実施形態は、ルータ、スイッチ、交換機等の通信機器と、サーバ、ストレージ等の情報処理機器等および、電子回路基板設計に適用可能である。

なお、上記の特許文献の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素（各請求項の各要素、各実施形態の各要素、各図面の各要素等を含む）の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。

上記実施形態の一部又は全部は、以下のように付記され得る。但し以下に制限されるものでないことは勿論である。

（付記１）
回路基板に設けられたスルーホールのスタブ開放端に、抵抗とコンデンサを含むＡＣ終端回路を接続してなる、ことを特徴とする伝送システム。

（付記２）
前記スルーホールが、信号を差動で伝送する第１及び第２のスルーホールを含み、
前記回路基板の一の面側から前記第１及び第２のスルーホールにそれぞれ第１及び第２のコネクタ端子が挿入され、
前記回路基板の前記一の面とは反対側の面で前記第１及び第２のスルーホール間に、前記抵抗と前記コンデンサの直列回路からなる前記ＡＣ終端回路が接続されている、ことを特徴とする付記１記載の伝送システム。

（付記３）
前記スルーホールが、信号を差動で伝送する第１及び第２のスルーホールを備え、
前記回路基板の一の面側から前記第１及び第２のスルーホールにそれぞれ第１及び第２のコネクタ端子が挿入され、
前記回路基板の前記一の面と反対側の面で、前記第１のスルーホールとグランド間、及び、前記第２のスルーホールとグランド間に、それぞれ、抵抗とコンデンサの直列回路からなる前記ＡＣ終端回路が接続されている、ことを特徴とする付記１記載の伝送システム。

（付記４）
前記回路基板が、バックプレーン又はミッドプレーンのいずれかである、付記１記載の伝送システム。

（付記５）
前記回路基板がバックプレーンであり、
前記第１及び第２のコネクタ端子が、前記バックプレーンの前記第１及び第２のスルーホールに接続されるバックプレーンコネクタのコネクタ端子である、ことを特徴とする付記２又は３記載の伝送システム。

（付記６）
前記バックプレーンにバックプレーンコネクタで装着されるドータカードに設けられたスルーホールのスタブ開放端に、抵抗とコンデンサを含むＡＣ終端回路を接続してなる、ことを特徴とする付記５記載の伝送システム。

（付記７）
前記ドータカードが信号を差動で伝送する第１及び第２のスルーホールを備え、前記ドータカードの一の面側から前記第１及び第２のスルーホールにバックプレーンコネクタのコネクタ端子がそれぞれ挿入され、前記ドータカードの前記一の面と反対側の面で、前記ドータカードの前記第１及び第２のスルーホール間に、前記抵抗と前記コンデンサの直列回路からなる前記ＡＣ終端回路が接続されている、ことを特徴とする付記６記載の伝送システム。

（付記８）
前記ドータカードが信号を差動で伝送する第１及び第２のスルーホールを備え、前記ドータカードの一の面側から前記第１及び第２のスルーホールにバックプレーンコネクタのコネクタ端子がそれぞれ挿入され、前記ドータカードの前記一の面と反対側の面で、前記ドータカードの前記第１のスルーホールとグランド間、及び、前記ドータカードの前記第２のスルーホールとグランド間に、それぞれ、前記抵抗と前記コンデンサの直列回路からなる前記ＡＣ終端回路が接続されている、ことを特徴とする付記６記載の伝送システム。

（付記９）
差動で信号を出力する出力バッファを備えた第１の半導体チップと、
前記第１の半導体チップを搭載した接続する第１のドータカードと、
前記第１のドータカードを前記バックプレーンに装着する第１のバックプレーンコネクタと、
差動で信号を入力する入力バッファを備えた第２の半導体チップと、
前記第２の半導体チップを搭載した接続する第２のドータカードと、
前記第２のドータカードを前記バックプレーンに装着する第２のバックプレーンコネクタと、
前記回路基板を含むバックプレーンと、
を備え、
前記ＡＣ終端回路が、各々が、抵抗とコンデンサの直列回路からなる第１及び第２のＡＣ終端回路を含み、
前記第１のバックプレーンコネクタの第１及び第２のコネクタ端子が、前記バックプレーンの一の面側から、信号を差動で伝送する第１及び第２のスルーホールにそれぞれ挿入され、
前記バックプレーンの前記一の面と反対側の面で、前記第１及び第２のスルーホール間に、前記第１のＡＣ終端回路が接続されており、
前記第２のバックプレーンコネクタの第１及び第２のコネクタ端子が、前記バックプレーンの一の面側から、信号を差動で伝送する第３及び第４のスルーホールにそれぞれ挿入され、
前記バックプレーンの前記一の面と反対側の面で、前記第３及び第４のスルーホール間に、前記第２のＡＣ終端回路が接続されている、付記１記載の伝送システム。

（付記１０）
差動で信号を出力する出力バッファを備えた第１の半導体チップと、
前記第１の半導体チップを搭載した接続する第１のドータカードと、
前記第１のドータカードを前記バックプレーンに装着する第１のバックプレーンコネクタと、
差動で信号を入力する入力バッファを備えた第２の半導体チップと、
前記第２の半導体チップを搭載した接続する第２のドータカードと、
前記第２のドータカードを前記バックプレーンに装着する第２のバックプレーンコネクタと、
前記回路基板を含むバックプレーンと、
を備え、
前記ＡＣ終端回路が、各々が、抵抗とコンデンサの直列回路からなる第１乃至第４のＡＣ終端回路を含み、
前記第１のバックプレーンコネクタの第１及び第２のコネクタ端子が、前記バックプレーンの一の面側から、信号を差動で伝送する第１及び第２のスルーホールにそれぞれ挿入され、
前記バックプレーンの前記一の面と反対側の面で、前記第１のスルーホールとグランド間に前記第１のＡＣ終端回路が接続され、前記第２のスルーホールとグランド間に、前記第２のＡＣ終端回路が接続され、
前記第２のバックプレーンコネクタの第１及び第２のコネクタ端子が、前記バックプレーンの一の面側から、信号を差動で伝送する第３及び第４のスルーホールにそれぞれ挿入され、
前記バックプレーンの前記一の面と反対側の面で、前記第３のスルーホールとグランド間に前記第３のＡＣ終端回路が接続され、前記第４のスルーホールとグランドに前記第４のＡＣ終端回路が接続されている、付記１記載の伝送システム。

（付記１１）
バックプレーンに設けられたスルーホールのスタブ開放端に、抵抗とコンデンサを含むＡＣ終端回路を接続する、ことを特徴とするバックプレーンシステム構築方法。

（付記１２）
前記スルーホールが、信号を差動で伝送する第１及び第２のスルーホールを備え、
前記バックプレーンの一の面側から前記第１及び第２のスルーホールにバックプレーンコネクタの第１及び第２のコネクタ端子がそれぞれ挿入され、
前記バックプレーンの前記一の面と反対側の面で、前記第１及び第２のスルーホール間に、前記抵抗と前記コンデンサの直列回路からなる前記ＡＣ終端回路を接続する、ことを特徴とする付記１１記載のバックプレーンシステム構築方法。

（付記１３）
前記スルーホールが、信号を差動で伝送する第１及び第２のスルーホールを備え、
回路基板の一の面側から前記第１及び第２のスルーホールにバックプレーンコネクタの第１及び第２のコネクタ端子がそれぞれ挿入され、
前記バックプレーンの前記一の面と反対側の面で、前記第１のスルーホールとグランド間、及び、前記第２のスルーホールとグランド間に、それぞれ、抵抗とコンデンサの直列回路からなる前記ＡＣ終端回路を接続する、ことを特徴とする付記１１記載のバックプレーンシステム構築方法。

１１回線カード
１２スイッチカード
１３コネクタ
１４バックプレーン
２１Ａ、２１Ｂ基板
２２Ａ、２２ＢＩＣ
２３Ａ、２３Ｂコネクタ
２４バックプレーン
３１基板
３３コネクタ
３４スルーホール
３５端子
４１基板
４２電源層又はＧＮＤ層
４３誘電体
４４信号層
４５端子
４６スルーホール
５１、８１出力バッファ
５２Ａ、５２Ｂ、８２Ａ、８２Ｂ配線（ドーターカード）
５３Ａ、５３Ｂ、８３Ａ、８３Ｂコネクタ端子
５４Ａ、５４Ｂ、８４Ａ、８４Ｂバックプレーンコネクタ
５５Ａ、５５Ｂ、８５Ａ、８５Ｂコネクタ端子
５６、８６配線（バックプレーン）
５７、８７入力バッファ
６１、９１基板
６２、９２スルーホール（信号スルーホール）
６３、９３スルーホール（ＧＮＤスルーホール）
６４、９４ＧＮＤ層
６５、９５信号配線
６６、９６スルーホール・スタブ
６７、９７バックプレーンコネクタ端子
８８Ａ、８８Ｂ、８８Ｃ、８８Ｄスルーホール・スタブＡＣ終端回路
８９Ａ、８９Ｂ、８９Ｃ、８９Ｄスルーホール・スタブＡＣ終端回路
９８スルーホール・スタブＡＣ終端回路

Claims

信号を伝送する伝送線路の伝搬特性とは逆の特性を有し、パルス幅の大きな信号の振幅を大、パルス幅の小さな信号の振幅を小として論理レベルの判定が可能な波形に整形する等化回路を備え、
前記伝送線路を構成する回路基板に設けられたスルーホールの開放端に、抵抗とコンデンサを含むＡＣ終端回路が接続され、前記スルーホール内の信号分岐点が前記等化回路の入力に電気的に接続され、
前記スルーホール内の前記信号分岐点と前記開放端との間のスタブの共振を前記ＡＣ終端回路が抑制することで、前記スタブの共振による前記等化回路の入力への不均一な波形伝播を抑制してなる、ことを特徴とする伝送システム。
前記スルーホールが、信号を差動で伝送する第１及び第２のスルーホールを含み、
前記回路基板の一の面側から前記第１及び第２のスルーホールにそれぞれ第１及び第２のコネクタ端子が挿入され、
前記回路基板の前記一の面とは反対側の面で前記第１及び第２のスルーホール間に、前記抵抗と前記コンデンサの直列回路からなる第１の前記ＡＣ終端回路が接続されている、ことを特徴とする請求項１記載の伝送システム。
前記スルーホールが、信号を差動で伝送する第１及び第２のスルーホールを備え、
前記回路基板の一の面側から前記第１及び第２のスルーホールにそれぞれ第１及び第２のコネクタ端子が挿入され、
前記回路基板の前記一の面と反対側の面で、前記第１のスルーホールとグランド間、及び、前記第２のスルーホールとグランド間に、各々が抵抗とコンデンサの直列回路からなる第１、第２の前記ＡＣ終端回路がそれぞれ接続されている、ことを特徴とする請求項１記載の伝送システム。
前記回路基板がバックプレーンであり、
前記第１及び第２のコネクタ端子が、前記バックプレーンの前記第１及び第２のスルーホールに接続されるバックプレーンコネクタのコネクタ端子である、ことを特徴とする請求項２又は３記載の伝送システム。
前記バックプレーンにバックプレーンコネクタで装着されるドータカードに設けられたスルーホールのスタブ開放端に、抵抗とコンデンサを含む第３のＡＣ終端回路を接続してなる、ことを特徴とする請求項４記載の伝送システム。
前記ドータカードが信号を差動で伝送する第１及び第２のスルーホールを備え、前記ドータカードの一の面側から前記第１及び第２のスルーホールにバックプレーンコネクタのコネクタ端子がそれぞれ挿入され、前記ドータカードの前記一の面と反対側の面で、前記ドータカードの前記第１及び第２のスルーホール間に、前記抵抗と前記コンデンサの直列回路からなる前記第３のＡＣ終端回路が接続されている、ことを特徴とする請求項５記載の伝送システム。
前記ドータカードが信号を差動で伝送する第１及び第２のスルーホールを備え、前記ドータカードの一の面側から前記第１及び第２のスルーホールにバックプレーンコネクタのコネクタ端子がそれぞれ挿入され、前記ドータカードの前記一の面と反対側の面で、前記ドータカードの前記第１のスルーホールとグランド間、及び、前記ドータカードの前記第２のスルーホールとグランド間に、各々が抵抗とコンデンサの直列回路からなる第３、第４のＡＣ終端回路が接続されている、ことを特徴とする請求項５記載の伝送システム。
差動で信号を出力する出力バッファを備えた第１の半導体チップと、
前記第１の半導体チップを搭載した接続する第１のドータカードと、
前記第１のドータカードを前記バックプレーンに装着する第１のバックプレーンコネクタと、
差動で信号を入力する入力バッファを備えた第２の半導体チップと、
前記第２の半導体チップを搭載した接続する第２のドータカードと、
前記第２のドータカードを前記バックプレーンに装着する第２のバックプレーンコネクタと、
前記回路基板を含むバックプレーンと、
を備え、
前記ＡＣ終端回路が、各々が、抵抗とコンデンサの直列回路からなる第１及び第２のＡＣ終端回路を含み、
前記第１のバックプレーンコネクタの第１及び第２のコネクタ端子が、前記バックプレーンの一の面側から、信号を差動で伝送する第１及び第２のスルーホールにそれぞれ挿入され、
前記バックプレーンの前記一の面と反対側の面で、前記第１及び第２のスルーホール間に、前記第１のＡＣ終端回路が接続されており、
前記第２のバックプレーンコネクタの第１及び第２のコネクタ端子が、前記バックプレーンの一の面側から、信号を差動で伝送する第３及び第４のスルーホールにそれぞれ挿入され、
前記バックプレーンの前記一の面と反対側の面で、前記第３及び第４のスルーホール間に、前記第２のＡＣ終端回路が接続されている、請求項１記載の伝送システム。
差動で信号を出力する出力バッファを備えた第１の半導体チップと、
前記第１の半導体チップを搭載した接続する第１のドータカードと、
前記第１のドータカードを前記バックプレーンに装着する第１のバックプレーンコネクタと、
差動で信号を入力する入力バッファを備えた第２の半導体チップと、
前記第２の半導体チップを搭載した接続する第２のドータカードと、
前記第２のドータカードを前記バックプレーンに装着する第２のバックプレーンコネクタと、
前記回路基板を含むバックプレーンと、
を備え、
前記ＡＣ終端回路が、各々が、抵抗とコンデンサの直列回路からなる第１乃至第４のＡＣ終端回路を含み、
前記第１のバックプレーンコネクタの第１及び第２のコネクタ端子が、前記バックプレーンの一の面側から、信号を差動で伝送する第１及び第２のスルーホールにそれぞれ挿入され、
前記バックプレーンの前記一の面と反対側の面で、前記第１のスルーホールとグランド間に前記第１のＡＣ終端回路が接続され、前記第２のスルーホールとグランド間に、前記第２のＡＣ終端回路が接続され、
前記第２のバックプレーンコネクタの第１及び第２のコネクタ端子が、前記バックプレーンの一の面側から、信号を差動で伝送する第３及び第４のスルーホールにそれぞれ挿入され、
前記バックプレーンの前記一の面と反対側の面で、前記第３のスルーホールとグランド間に前記第３のＡＣ終端回路が接続され、前記第４のスルーホールとグランドに前記第４のＡＣ終端回路が接続されている、請求項１記載の伝送システム。
信号を伝送する伝送線路の伝搬特性とは逆の特性を有し、パルス幅の大きな信号の振幅を大、パルス幅の小さな信号の振幅を小として論理レベルの判定が可能な波形に整形する等化回路の入力に接続する伝送線路を構成するバックプレーンに設けられたスルーホールの開放端に、抵抗とコンデンサを含むＡＣ終端回路を接続し、
前記スルーホール内の信号分岐点が前記等化回路の入力に電気的に接続され、前記スルーホール内の前記信号分岐点と前記開放端との間のスタブの共振を前記ＡＣ終端回路が抑制することで、前記スタブの共振による前記等化回路の入力への不均一な波形伝播を抑制してなる、ことを特徴とするバックプレーンシステム構築方法。