TWI812914B - 濾波器及其等效濾波電路 - Google Patents

Abstract

本發明揭示一種濾波器及其等效濾波電路，濾波器包括一基板、至少一傳輸線及一參考導體；傳輸線設置在基板之一第一表面，參考導體設置在基板的一第二表面；參考導體包括一槽狀式結構，槽狀式結構包括一框體部、一槽狀部及一鏤空部；槽狀部環繞著框體部的周圍，而鏤空部形成在框體部中；至少一阻抗單元設置在框體部上或連接在框體部及參考導體之間；在傳輸線、槽狀式結構、參考導體及阻抗單元間形成一濾波器的等效濾波電路，藉此，等效濾波電路利用阻抗單元吸收一特定頻率之雜訊，以避免雜訊進行反射而影響到訊號傳輸的品質。

Description

濾波器及其等效濾波電路

本發明是有關於一種濾波器及其等效濾波電路，尤指一種可吸收電磁雜訊之濾波器及其等效濾波電路。

在現今的電子產品中，對資料傳輸速率的要求急速上升，進而使得高速數位傳輸介面(如USB、HDMI、Thunderbolt)之訊號傳輸速度越來越快。然而，當訊號通過不連續結構時，例如：穿層貫孔、曲折佈線或連接器介面，非常容易產生雜訊而造成電磁干擾(EMI)或射頻干擾(RFI)的問題。當EMI或RFI發生時，電子產品之內部元件的運作將會受到影響。

傳統的濾波器皆為反射式濾波器。反射式濾波器會將雜訊反射回原路徑，如前級電路，以防止雜訊干擾到欲保護的電路。然而，被反射的雜訊仍會留存在電路之中，使得電磁干擾的問題依然存在。

本發明之一目的，在於提出一種等效濾波電路，其包括有至少一第一等效傳輸線模型、至少一第二等效傳輸線模型及/或至少一第三等效傳輸線模型。在第一等效傳輸線模型、第二等效傳輸線模型及第三等效傳輸線模型間以串聯、並聯或串並聯方式設置一或多個阻抗單元，以利用阻抗單元吸收一特定頻率之雜訊。

本發明之又一目的，在於提出一種濾波器，其包括一基板、至少一傳輸線及一第一參考導體。傳輸線設置在基板的一第一表面，而第一參考導體設置在基板的一第二表面。第一參考導體包括一槽狀式結構。槽狀式結構包括一框體部、一槽狀部及一鏤空部。槽狀部環繞著框體部的周圍，而鏤空部形成在框體部中。在框體部及/或槽狀部上設置一或多個阻抗單元，則，濾波器利用阻抗單元吸收特定頻率之雜訊。

本發明之又一目的，在於提出一種濾波器，其中濾波器的槽狀式結構係在鏤空部中設置有一第二參考導體，第二參考導體位在傳輸線的對應位置上。藉由第二參考導體的設置，增加傳輸線與槽狀式結構間之電容耦合效果，以使得通過濾波器的訊號能夠達成更好的阻抗匹配，以實現更好的訊號品質。

為達到上述目的，本發明提供一種等效濾波電路，包括：至少一第一等效傳輸線模型，包括：一第一主傳輸線，第一主傳輸線的左端連接一訊號輸入埠，而第一主傳輸線的右端連接一訊號輸出埠；及一第一副傳輸線；至少一第二等效傳輸線模型，包括：一第二主傳輸線，第二主傳輸線之左右兩端分別連接一參考電位；及一第二副傳輸線，第二副傳輸線的右端連接第一副傳輸線的右端；及至少一第一阻抗單元，串接在第一副傳輸線的左端與第二副傳輸線的左端間。

本發明一實施例中，第一副傳輸線的右端與第二副傳輸線的右端之間串接至少一第二阻抗單元。

本發明一實施例中，等效濾波電路包括至少一第三等效傳輸線模型，第三等效傳輸線模型包括一第三主傳輸線及一第三副傳輸線，第二主傳輸線 的左端透過第三主傳輸線連接參考電位，第一副傳輸線的左端與第二副傳輸線的左端間串接第三副傳輸線及第一阻抗單元。

本發明一實施例中，第一副傳輸線的左端與第三副傳輸線的左端之間串接至少一第三阻抗單元。

本發明一實施例中，第一副傳輸線的右端與第二副傳輸線的右端之間串接至少一第二阻抗單元。

本發明一實施例中，第一阻抗單元的右端與第二主傳輸線間串接至少一第四阻抗單元或第一阻抗單元的左端與第二主傳輸線間串接至少一第四阻抗單元。

本發明一實施例中，第二阻抗單元的右端與參考電位間串接至少一第五阻抗單元或第二阻抗單元的左端與參考電位間串接至少一第五阻抗單元。

本發明一實施例中，等效濾波電路包括至少一第三等效傳輸線模型，第三等效傳輸線模型包括一第三主傳輸線及一第三副傳輸線，第二主傳輸線的左端透過第三主傳輸線連接參考電位，第一副傳輸線的左端與第二副傳輸線的左端間依序串接至少一第三阻抗單元、第三副傳輸線及第一阻抗單元；第三阻抗單元的右端與參考電位間串接至少一第六阻抗單元或第三阻抗單元的左端與參考電位間串接至少一第六阻抗單元。

本發明一實施例中，第二阻抗單元的右端與參考電位間串接至少一第五阻抗單元或第二阻抗單元的左端與參考電位間串接至少一第五阻抗單元。

本發明一實施例中，更包括至少一第四阻抗單元，每一第四阻抗單元的一端連接在兩個相鄰的第一阻抗單元間而另一端連接第二主傳輸線。

本發明一實施例中，更包括至少一第五阻抗單元，每一第五阻抗單元的一端連接在兩個相鄰的第二阻抗單元間而另一端連接參考電位。

本發明一實施例中，等效濾波電路包括至少一第三等效傳輸線模型，第三等效傳輸線模型包括一第三主傳輸線及一第三副傳輸線，第二主傳輸線的左端透過第三主傳輸線連接參考電位，第一副傳輸線的左端與第二副傳輸線的左端間依序串接複數個第三阻抗單元、第三副傳輸線及第一阻抗單元；等效濾波電路更包括至少一第六阻抗單元，每一第六阻抗單元的一端連接在兩個相鄰的第三阻抗單元間而另一端連接參考電位。

本發明一實施例中，更包括至少一第五阻抗單元，每一第五阻抗單元的一端連接在兩個相鄰的第二阻抗單元間而另一端連接參考電位。

本發明一實施例中，第一主傳輸線與第一副傳輸線耦合產生一第一特徵阻抗及一第一電長度，第二主傳輸線與第二副傳輸線耦合產生一第二特徵阻抗及一第二電長度，第三主傳輸線與第三副傳輸線耦合產生一第三特徵阻抗及一第三電長度，第一特徵阻抗、第二特徵阻抗及第三特徵阻抗具有相同或不同的阻抗值，而第一電長度、第二電長度及第三電長度具有相同或不同的電長度。

本發明一實施例中，等效濾波電路包括兩個第一等效傳輸線模型及兩個第二等效傳輸線模型，每一第二等效傳輸線模型的第二副傳輸線的左端分別透過對應的第一阻抗單元連接一起，而每一第二等效傳輸線模型的第二副傳輸線的右端相互連接一起。

本發明一實施例中，第一等效傳輸線模型及第二等效傳輸線模型分別為一微帶線、一開槽線、一人工傳輸線、一修正T電路線或其他用以傳輸訊號之傳輸線結構。

本發明一實施例中，第一阻抗單元及第二阻抗單元為至少一電阻、至少一電感、至少一電容或至少一電阻、至少一電感及至少一電容的串並聯組合。

本發明又提供一種等效濾波電路，包括：至少一第一等效傳輸線模型，包括：一第一主傳輸線，第一主傳輸線的左端連接一訊號輸入埠，而第一主傳輸線的右端連接一訊號輸出埠；及一第一副傳輸線；及至少一第二等效傳輸線模型，包括：一第二主傳輸線，第二主傳輸線之左右兩端分別連接一參考電位；及一第二副傳輸線，第二副傳輸線的左端連接第一副傳輸線的左端，而第二副傳輸線的右端連接第一副傳輸線的右端；及其中，第二等效傳輸線模型透過第二主傳輸線的左端與第二副傳輸線的左端並聯一第一阻抗單元。

本發明一實施例中，第二等效傳輸線模型透過第二主傳輸線的右端與第二副傳輸線的右端並聯一第二阻抗單元。

本發明一實施例中，等效濾波電路包括至少一第三等效傳輸線模型，第三等效傳輸線模型包括一第三主傳輸線及一第三副傳輸線，第二主傳輸線的左端透過第三主傳輸線連接參考電位，第一副傳輸線的左端與第二副傳輸線的左端間串接第三副傳輸線。

本發明一實施例中，第三等效傳輸線模型透過第三主傳輸線的左端與第三副傳輸線的左端並聯一第三阻抗單元。

本發明一實施例中，第二等效傳輸線模型透過第二主傳輸線的右端與第二副傳輸線的右端並聯一第二阻抗單元。

本發明又提供一種濾波器，包括：一基板；至少一傳輸線，設置在基板之一第一表面上；及一第一參考導體，設置在基板的一第二表面上且內部 包括一槽狀式結構，槽狀式結構包括：一框體部；一槽狀部，環繞著框體部的周圍；及一鏤空部，形成在框體部中；其中，至少一第一阻抗單元連接框體部。

本發明一實施例中，框體部為一四邊形框體且包括一第一邊、一第二邊、一第三邊及一第四邊，第一邊對應於第三邊，而第二邊對應於第四邊，傳輸線投影地橫跨於框體部的第一邊及第三邊。

本發明一實施例中，更包括有至少一第二阻抗單元，第一阻抗單元對應於傳輸線的位置而設置在框體部的第一邊上，第二阻抗單元對應於傳輸線的位置而設置在框體部的第三邊上。

本發明一實施例中，更包括有至少一第三阻抗單元，第三阻抗單元設置在框體部的第二邊或第四邊上。

本發明一實施例中，更包括有至少一第三阻抗單元，第三阻抗單元設置在框體部的第二邊或第四邊上。

本發明一實施例中，更包括至少一第四阻抗單元，第四阻抗單元設置在槽狀部中，第一阻抗單元的左端或右端透過第四阻抗單元連接第一參考導體。

本發明一實施例中，更包括至少一第四阻抗單元及至少一第五阻抗單元，第四阻抗單元及第五阻抗單元設置在槽狀部中，第一阻抗單元的左端或右端透過第四阻抗單元連接第一參考導體，第二阻抗單元的左端或右端透過第五阻抗單元連接第一參考導體。

本發明一實施例中，更包括至少一第四阻抗單元及至少一第六阻抗單元，第四阻抗單元及第六阻抗單元分別設置在槽狀部中，第一阻抗單元的左 端或右端透過第四阻抗單元連接第一參考導體，第三阻抗單元的左端或右端透過第六阻抗單元連接第一參考導體。

本發明一實施例中，更包括至少一第四阻抗單元、至少一第五阻抗單元及至少一第六阻抗單元，第四阻抗單元、第五阻抗單元及第六阻抗單元分別設置在槽狀部中，第一阻抗單元的左端或右端透過第四阻抗單元連接第一參考導體，第二阻抗單元的左端或右端透過第五阻抗單元連接第一參考導體，第三阻抗單元的左端或右端透過第六阻抗單元連接第一參考導體。

本發明一實施例中，更包括至少一第四阻抗單元，第四阻抗單元設置在槽狀部中，每一第四阻抗單元的一端連接在兩個相鄰的第一阻抗單元間而另一端連接第一參考導體。

本發明一實施例中，更包括至少一第四阻抗單元及至少一第五阻抗單元，第四阻抗單元及第五阻抗單元設置在槽狀部中，每一第四阻抗單元的一端連接在兩個相鄰的第一阻抗單元間而另一端連接第一參考導體，每一第五阻抗單元的一端連接在兩個相鄰的第二阻抗單元間而另一端連接第一參考導體。

本發明一實施例中，更包括至少一第四阻抗單元及至少一第六阻抗單元，第四阻抗單元及第六阻抗單元分別設置在槽狀部中，每一第四阻抗單元的一端連接在兩個相鄰的第一阻抗單元間而另一端連接第一參考導體，每一第六阻抗單元的一端連接在兩個相鄰的第三阻抗單元間而另一端連接第一參考導體。

本發明一實施例中，更包括至少一第四阻抗單元、至少一第五阻抗單元及至少一第六阻抗單元，第四阻抗單元、第五阻抗單元及第六阻抗單元分別設置在槽狀部中，每一第四阻抗單元的一端連接在兩個相鄰的第一阻抗單元間而另一端連接第一參考導體，每一第五阻抗單元的一端連接在兩個相鄰的第二阻 抗單元間而另一端連接第一參考導體，每一第六阻抗單元的一端連接在兩個相鄰的第三阻抗單元間而另一端連接第一參考導體。

本發明一實施例中，槽狀式結構更包括一第二參考導體，第二參考導體對應於傳輸線的位置而設置在鏤空部中。

本發明一實施例中，傳輸線之數量為二，以組成為一對差動傳輸線。

本發明一實施例中，框體部及第一參考導體組成為一非對稱共平面帶狀線。

本發明又提供一種濾波器，包括：一基板；至少一傳輸線，設置在基板之一第一表面上；及一第一參考導體，設置在基板的一第二表面上且內部包括一槽狀式結構，槽狀式結構包括：一框體部；一槽狀部，環繞著框體部的周圍；及一鏤空部，形成在框體部中；其中，至少一第一阻抗單元設置在槽狀部中且連接框體部及第一參考導體。

本發明一實施例中，更包括有至少一第二阻抗單元，第一阻抗單元對應於傳輸線的位置而設置在槽狀部中且用以連接框體部的第一邊及第一參考導體，第二阻抗單元對應於傳輸線的位置而設置在槽狀部中且用以連接框體部的第三邊及第一參考導體。

本發明一實施例中，更包括有至少一第三阻抗單元，第三阻抗單元設置在槽狀部中且用以連接框體部的第二邊及第一參考導體或用以連接框體部的第四邊及第一參考導體。

本發明一實施例中，更包括有至少一第三阻抗單元，第一阻抗單元對應於傳輸線的位置而設置在槽狀部中且用以連接框體部的第一邊及第一參考 導體，第三阻抗單元設置在槽狀部中且用以連接框體部的第二邊及第一參考導體或用以連接框體部的第四邊及第一參考導體。

200:等效濾波電路

201:等效濾波電路

202:等效濾波電路

203:等效濾波電路

204:等效濾波電路

205:等效濾波電路

206:等效濾波電路

207:等效濾波電路

208:等效濾波電路

21:第一等效傳輸線模型

211:第一主傳輸線

2111:訊號輸入埠

2112:訊號輸出埠

212:第一副傳輸線

22:第二等效傳輸線模型

221:第二主傳輸線

222:第二副傳輸線

23:第三等效傳輸線模型

231:第三主傳輸線

232:第三副傳輸線

31:第一阻抗單元

32:第二阻抗單元

33:第三阻抗單元

34:第四阻抗單元

35:第五阻抗單元

36:第六阻抗單元

500:濾波器

501:濾波器

502:濾波器

503:濾波器

504:濾波器

505:濾波器

51:基板

53:傳輸線

55:第一參考導體

57:槽狀式結構

571:框體部

5710:缺口

5711:第一邊

5712:第二邊

5713:第三邊

5714:第四邊

573:槽狀部

575:鏤空部

577:第二參考導體

59:基板

591:導電貫孔

圖1為本發明等效濾波電路一實施例的電路圖。

圖2為本發明等效濾波電路又一實施例的電路圖。

圖3為本發明等效濾波電路又一實施例的電路圖。

圖4為本發明等效濾波電路又一實施例的電路圖。

圖5為本發明等效濾波電路又一實施例的電路圖。

圖6為本發明等效濾波電路又一實施例的電路圖。

圖7為本發明等效濾波電路又一實施例的電路圖。

圖8為本發明等效濾波電路又一實施例的電路圖。

圖9為本發明等效濾波電路又一實施例的電路圖。

圖10為本發明等效濾波電路又一實施例的電路圖。

圖11為本發明等效濾波電路又一實施例的電路圖。

圖12為本發明濾波器一實施例的結構立體透視圖。

圖13為本發明濾波器一實施例的結構俯視圖。

圖14為本發明濾波器一實施例的結構仰視圖。

圖14A為本發明濾波器一實施例的結構剖面圖。

圖14B為本發明濾波器又一實施例的結構剖面圖。

圖15為圖14之A區域的放大圖。

圖16為本發明濾波器又一實施例的結構仰視圖。

圖17為本發明濾波器又一實施例的結構仰視圖。

圖18為本發明濾波器又一實施例的結構仰視圖。

圖19為本發明濾波器又一實施例的結構仰視圖。

圖20為本發明濾波器又一實施例的結構仰視圖。

圖21為本發明濾波器一實施例的結構立體圖。

圖22為本發明濾波器一實施例的結構俯視圖。

圖23為本發明濾波器又一實施例的結構仰視圖。

請參閱圖1為本發明等效濾波電路一實施例的電路圖。如圖1所示，等效濾波電路200用以抑制一特定頻率之電磁雜訊，其為一單端式的等效濾波電路。等效濾波電路200包括至少一第一等效傳輸線模型21及至少一第二等效傳輸線模型22。第一等效傳輸線模型21包括一第一主傳輸線211及一第一副傳輸線212。第二等效傳輸線模型22包括一第二主傳輸線221及一第二副傳輸線222。

第一主傳輸線211的左端連接一訊號輸入埠2111，而右端連接一訊號輸出埠2112。第二主傳輸線221之左右兩端分別連接一參考電位(V)。第一副傳輸線212的左端連接第二副傳輸線222的左端，而第一副傳輸線212的右端連接第二副傳輸線222的右端。

本發明等效濾波電路200為一吸收式的等效濾波電路，其可以在電路中設置至少一阻抗單元，以利用阻抗單元吸收至少一特定頻率之雜訊。在本實施例中，至少一第一阻抗單元31串接在第一副傳輸線212的左端與第二副傳輸線222的左端間。或者，至少一第二阻抗單元32串接在第一副傳輸線212的右端與第二副傳輸線222的右端間。

再者，進一步地，兩個單端式的等效濾波電路200係可組合成一差動式的等效濾波電路。如圖2所示，差動式的等效濾波電路包括兩第一等效傳輸線模型21及兩個第二等效傳輸線模型22。每一第二等效傳輸線模型22的第二副傳輸線222的左端分別透過第一阻抗單元31連接一起，而右端直接連接一起或分別透過第二阻抗單元32連接一起。

請參閱圖3為本發明等效濾波電路又一實施例的電路圖。本實施例等效濾波電路201進一步包括至少一第三等效傳輸線模型23。第三等效傳輸線模型23包括一第三主傳輸線231及一第三副傳輸線232。第二主傳輸線221的左端透過第三主傳輸線231連接參考電位，而第一副傳輸線212的左端與第二副傳輸線222的左端間串接第三副傳輸線232及第一阻抗單元31。

請參閱圖4為本發明等效濾波電路又一實施例的電路圖。相較於圖3實施例的等效濾波電路201，本實施例等效濾波電路202更包括至少一第二阻抗單元32及至少一第三阻抗單元33。第二阻抗單元32串接在第一副傳輸線212的右端與第二副傳輸線222的右端間，而第三阻抗單元33串接在第一副傳輸線212的左端與第三副傳輸線232的左端間。

再者，進一步地，兩個單端式的等效濾波電路201/202係可組合成一差動式的等效濾波電路。如圖5所示，差動式的等效濾波電路包括兩第一等效傳輸線模型21、兩個第二等效傳輸線模型22及兩個第三等效傳輸線模型23。本發明一實施例中，每一第三等效傳輸線模型23的第三副傳輸線232的左端係直接連接一起或透過第三阻抗單元33連接一起，而每一第二等效傳輸線模型22的第二副傳輸線222的右端係直接連接一起或透過第二阻抗單元32連接一起。

請參閱圖6為本發明等效濾波電路又一實施例的電路圖。相較於圖3實施例的等效濾波電路201，本實施例等效濾波電路203更包括至少一第四阻抗單元34。第四阻抗單元34串接在第一阻抗單元31的右端與第二主傳輸線221間。或者，第四阻抗單元34串接在第一阻抗單元31的左端與第二主傳輸線221間。

請參閱圖7為本發明等效濾波電路又一實施例的電路圖。相較於圖6實施例的等效濾波電路203，本實施例等效濾波電路204更包括至少一第二阻抗單元32、至少一第三阻抗單元33、至少一第五阻抗單元35及至少一第六阻抗單元36。

第二阻抗單元32串接在第一副傳輸線212的右端與第二副傳輸線222的右端間，而第三阻抗單元33串接在第一副傳輸線212的左端與第三副傳輸線232的左端間。第二阻抗單元32的右端與參考電位間串接至少一第五阻抗單元35，或第二阻抗單元32的左端與參考電位間串接至少一第五阻抗單元35。第三阻抗單元33的右端與參考電位間串接至少一第六阻抗單元36，或者第三阻抗單元33的左端與參考電位間串接至少一第六阻抗單元36。在本實施例中，第一阻抗單元31左右側的第四阻抗單元34係可以具有相同的阻抗值或不同的阻抗值，第二阻抗單元32左右側的第五阻抗單元35係可以具有相同的阻抗值或不同的阻抗值，而第三阻抗單元33左右側的第六阻抗單元36係可以具有相同的阻抗值或不同的阻抗值。

請參閱圖8為本發明等效濾波電路又一實施例的電路圖。本實施例等效濾波電路205的第二副傳輸線222及第三副傳輸線232間串接兩個以上第一阻抗單元31。此外，本實施例等效濾波電路205更包括至少一第四阻抗單元34。每一第四阻抗單元34的一端連接在兩個相鄰的第一阻抗單元31間而另一端連接第二主傳輸線221。

請參閱圖9為本發明等效濾波電路又一實施例的電路圖。相較於圖8實施例的等效濾波電路205，本實施例等效濾波電路206更包括兩個以上的第二阻抗單元32、兩個以上的第三阻抗單元33、至少一第五阻抗單元35及至少一第六阻抗單元36。

兩個以上的第二阻抗單元32串接在第一副傳輸線212的右端與第二副傳輸線222的右端間，而兩個以上的第三阻抗單元33串接在第一副傳輸線212的左端與第三副傳輸線232的左端間。每一第五阻抗單元35的一端連接在兩個相鄰的第二阻抗單元32間而另一端連接參考電位，而每一第六阻抗單元36的一端連接在兩個相鄰的第三阻抗單元33間而另一端連接參考電位。在本實施例中，第四阻抗單元34左右側的第一阻抗單元31係可以具有相同的阻抗值或不同的阻抗值，第五阻抗單元35左右側的第二阻抗單元32係可以具有相同的阻抗值或不同的阻抗值，而第六阻抗單元36左右側的第三阻抗單元33係可以具有相同的阻抗值或不同的阻抗值。

請參閱圖10為本發明等效濾波電路又一實施例的電路圖。相較於圖1實施例的等效濾波電路200以串聯方式設置阻抗單元，本實施例的等效濾波電路207係以一並聯方式設置至少一阻抗單元，例如：第二等效傳輸線模型22透過第二主傳輸線221的左端及第二副傳輸線222的左端並聯至少一阻抗單元31，或者第二等效傳輸線模型22透過第二主傳輸線221的右端及第二副傳輸線222的右端並聯至少一第二阻抗單元32。

請參閱圖11為本發明等效濾波電路又一實施例的電路圖。相較於圖10實施例的等效濾波電路207，本實施例等效濾波電路208進一步包括第三等效傳輸線模型23。第三等效傳輸線模型23透過第三主傳輸線231的右端及第三副傳輸 線232的右端並聯至少一第一阻抗單元31，而透過第三主傳輸線231的左端及第三副傳輸線232的左端並聯至少一第三阻抗單元33。

上述各實施例中，第一等效傳輸線模型21的第一主傳輸線211與第一副傳輸線212係耦合產生一第一特徵阻抗(Z1)及一第一電長度(θ1)，第二等效傳輸線模型22的第二主傳輸線221與第二副傳輸線222係耦合產生一第二特徵阻抗(Z2)及一第二電長度(θ2)，而第三等效傳輸線模型23的第三主傳輸線231與第三副傳輸線232係耦合產生一第三特徵阻抗(Z3)及一第三電長度(θ3)。在本發明中，各特徵阻抗(Z1、Z2、Z3)可以被設計具有相同或不同的阻抗值，而各電長度(θ1、θ2、θ3)也可以被設計具有相同或不同的電長度。在本發明一實施例中，第二電長度(θ2)及第三電長度(θ3)趨近於0。

第一等效傳輸線模型21、第二等效傳輸線模型22或第三等效傳輸線模型23所形成的一傳輸線構造係可以為一微帶線(microstrip lines)、一開槽線(slot lines)、一人工傳輸線(artificial transmission lines)、一修正T電路線(modified-T circuit line)或其他可用以傳輸訊號之傳輸線結構。

承上，本發明等效濾波電路200/201/202/203/204/205/206/207/208係以串聯、並聯或串並聯方式設置一或多個阻抗單元31、32、33、34、35或36，以便透過阻抗單元31、32、33、34、35或36實現吸收一特定頻率之電磁雜訊的目的，進而避免電磁雜訊進行反射而影響到訊號傳輸的品質。在本發明中，阻抗單元31、32、33、34、35或36係可為至少一電阻、至少一電感、至少一電容或電阻、電感及電容的串並聯組合。在本發明一實施例中，阻抗單元31、32、33、34、35、36亦可設計成具有相同的阻抗值或不同的阻抗值。在本發明又一實施例中，一或多個阻抗單元31、32、33、34、35、36的的阻抗值可以設計為零。

請參閱圖12、圖13及圖14分別為本發明濾波器一實施例的結構立體透視圖、結構俯視圖及結構仰視圖，且同時參閱圖1。如圖12、圖13及圖14所示，濾波器500包括一基板51、至少一傳輸線53及一第一參考導體55。傳輸線53設置在基板51的一第一表面(如上表面)，而第一參考導體55設置在基板51的一第二表面(如下表面)。第一參考導體55包括一槽狀式結構57。槽狀式結構57包括一框體部571、一槽狀部573及一鏤空部575。在本發明中，傳輸線53、框體部571及第一參考導體55可以為微帶線(microstrip lines)、開槽線(slot lines)、人工傳輸線(artificial transmission lines)、修正T電路線(modified-T circuit line)或其他可用以傳輸訊號之傳輸線結構。槽狀部573環繞著框體部571的周圍，而鏤空部575形成在框體部571中。此外，至少一第一阻抗單元31及/或至少一第二阻抗單元32設置在框體部571上且與框體部571連接。框體部571為一四邊形框體且包括一第一邊5711、一第二邊5712、一第三邊5713及一第四邊5714。第一邊5711之一端透過第二邊5712連接第三邊5713之一端，而第一邊5711之另一端透過第四邊5714連接第三邊5713之另一端。第一邊5711對應於第三邊5713，而第二邊5712對應於第四邊5714。傳輸線53投影地橫跨在框體部571的第一邊5711及第三邊5713。在本實施例中，第一阻抗單元31對應於傳輸線53的位置而設置在框體部571的第一邊5711上，例如：第一阻抗單元31設置在傳輸線53之左側下方處的框體部571的第一邊5711上，而第二阻抗單元32對應於傳輸線53的位置而設置在框體部571的第三邊5713上，例如：第二阻抗單元32設置在傳輸線53之右側下方處的框體部571的第三邊5713上。

本發明一實施例中，第一阻抗單元31或第二阻抗單元32設置在框體部571上且直接與框體部571連接。如圖14A所示，框體部571包括至少一缺口 5710，第一阻抗單元31或第二阻抗單元32設置在框體部571的缺口5710上，第一阻抗單元31或第二阻抗單元32之兩端分別與缺口5710兩側的框體部571直接連接。

本發明又一實施例中，第一阻抗單元31或第二阻抗單元32設置在框體部571上且透過導電貫孔與框體部571連接。如圖14B所示，第一參考導體55上方設置基板51，而下方設置另一基板59。框體部571包括至少一缺口5710。在基板59中設置兩導電貫孔591，第一阻抗單元31或第二阻抗單元32之兩端分別透過對應的導電貫孔591與缺口5710兩側的框體部571連接。

接續，同時參閱圖1，圖1的等效濾波電路200係可由濾波器500等效形成。傳輸線53與框體部571耦合產生第一等效傳輸線模型21。框體部571與第一參考導體55耦合產生第二等效傳輸線模型22。第一等效傳輸線模型21之第一主傳輸線211代表傳輸線53的等效元件，第一副傳輸線212代表框體部571的等效元件。第二等效傳輸線模型22之第二主傳輸線221代表第一參考導體55的等效元件，第二副傳輸線222代表框體部571的等效元件。再者，濾波器500的第一阻抗單元31及第二阻抗單元32等效於圖1等效濾波電路200中的第一阻抗單元31及第二阻抗單元32。

在本發明一實施例中，藉由改變傳輸線53、框體部571及槽狀部573的長寬，以修正第一等效傳輸線模型21及第二等效傳輸線模型22的特徵阻抗(Z1、Z2)及電長度(θ1、θ2)。則，經由修正特徵阻抗(Z1、Z2)及/或電長度(θ1、θ2)以調整等效濾波電路200吸收電磁雜訊的頻率。

進一步同時參閱圖14及圖15，本發明濾波器500為了達到傳輸線高阻抗之目的，係在槽狀式結構57中設置一寬度較細的框體部571，這寬度較細的框體部571將與寬度較寬的第一參考導體55形成一閉迴路的非對稱共平面帶狀線 (Closed-loop Asymmetric Coplanar Strip)，而圖1的等效濾波電路200係由該具有閉迴路的非對稱共平面帶狀線結構的濾波器500等效形成。本發明中，框體部571係靠近於第一參考導體55設置，其能夠縮短槽狀部573之寬度(W)，使得濾波器500的整體面積能夠因此有效地被縮小，而達到電路構造微小化之目的。此外，框體部571即使非常靠近於第一參考導體55設置，框體部571與第一參考導體55之間仍有較大的電場耦合量；然而，由於本發明將框體部571設計成較細的寬度，這樣會使電感性上升，以致電感值上升而使得傳輸線阻抗(Z0)跟著上升，進而實現傳輸線高阻抗的目的。

請參閱圖16為本發明濾波器又一實施例的結構仰視圖，且同時參閱圖4、圖12及圖13。相較於圖14實施例濾波器500，圖16實施例的濾波器501進一步包括至少一第三阻抗單元33。第三阻抗單元33係選擇設置在框體部571的第二邊5712或第四邊5714上且與框體部571連接。本實施例第三阻抗單元33可以採用圖14A的方式設置在框體部571上且直接與框體部571連接；或者，本實施例第三阻抗單元33也可以採用圖14B的方式設置在框體部571上且透過導電貫孔與框體部571連接。圖4的等效濾波電路202係可由濾波器501等效形成。傳輸線53與框體部571耦合產生第一等效傳輸線模型21。分佈在第三阻抗單元33右側的框體部571與第一參考導體55耦合產生第二等效傳輸線模型22，而分佈在第三阻抗單元33左側的框體部571與第一參考導體55耦合產生第三等效傳輸線模型23。第一等效傳輸線模型21之第一主傳輸線211代表傳輸線53的等效元件，第一副傳輸線212代表框體部571的等效元件。第二等效傳輸線模型22之第二主傳輸線221代表第一參考導體55的等效元件，第二副傳輸線222代表框體部571的等效元件。第三等效傳輸線模型23之第三主傳輸線231代表第一參考導體55的等效元件，第三副傳輸線232代表框體部 571的等效元件。再者，濾波器501中的第一阻抗單元31、第二阻抗單元32及第三阻抗單元33等效於圖4等效濾波電路202中的第一阻抗單元31、第二阻抗單元32及第三阻抗單元33。

在本發明一實施例中，藉由改變傳輸線53、框體部571及槽狀部573的長寬，以修正第一等效傳輸線模型21、第二等效傳輸線模型22及第三等效傳輸線模型23的特徵阻抗(Z1、Z2、Z3)及電長度(θ1、θ2、θ3)。則，經由修正特徵阻抗(Z1、Z2、Z3)及/或電長度(θ1、θ2、θ3)以調整等效濾波電路202吸收電磁雜訊的頻率。

請參閱圖17為本發明濾波器又一實施例的結構仰視圖，且同時參閱圖7、圖12及圖13。相較於圖16實施例濾波器501，圖17實施例的濾波器502進一步包括至少一第四阻抗單元34、至少一第五阻抗單元35及至少一第六阻抗單元36。第四阻抗單元34、第五阻抗單元35及第六阻抗單元36分別設置在槽狀部573中。第一阻抗單元31的左端或右端透過第四阻抗單元34連接第一參考導體55，第二阻抗單元32的左端或右端透過第五阻抗單元35連接第一參考導體55，而第三阻抗單元33的左端或右端透過第六阻抗單元36連接第一參考導體55。圖7的等效濾波電路204係可由濾波器502等效形成。濾波器502中的第四阻抗單元34、第五阻抗單元35及第六阻抗單元36等效於圖7等效濾波電路204中的第四阻抗單元34、第五阻抗單元35及第六阻抗單元36。在圖7等效濾波電路204及圖17濾波器502中，第一阻抗單元31及其兩側的第四阻抗單元34、第二阻抗單元32及其兩側的第五阻抗單元35與第三阻抗單元33及其兩側的第六阻抗單元36將分別地形成一“π”字型的阻抗總成單元。

請參閱圖18為本發明濾波器又一實施例的結構仰視圖，且同時參閱圖9、圖12及圖13。在圖18濾波器503中，兩個以上的第一阻抗單元31設置在框體部的571的第一邊5711上，兩個以上的第二阻抗單元32設置在框體部的571的第三邊5713上，而兩個以上的第三阻抗單元33設置在框體部的571的第二邊5712上或設置在框體部的571的第四邊5714上。每一第四阻抗單元34的一端連接在兩個相鄰的第一阻抗單元31間而另一端連接第一參考導體55，每一第五阻抗單元35的一端連接在兩個相鄰的第二阻抗單元32間而另一端連接第一參考導體55，而每一第六阻抗單元36的一端連接在兩個相鄰的第三阻抗單元33間而另一端連接第一參考導體55。圖9的等效濾波電路206係可由濾波器503等效形成。在圖9等效濾波電路206及圖18濾波器503中，兩個第一阻抗單元31間連接的第四阻抗單元34及兩個第一阻抗單元31、兩個第二阻抗單元32間連接的第五阻抗單元35及兩個第二阻抗單元32以及兩個第三阻抗單元33間連接的第六阻抗單元36及兩個第三阻抗單元33將分別地形成“T”字型的阻抗總成單元。

請參閱圖19為本發明濾波器又一實施例的結構仰視圖，且同時參閱圖10、圖12及圖13。圖10的等效濾波電路207係可由圖19濾波器504等效形成。相較於圖14實施例濾波器500將第一阻抗單元31及第二阻抗單元32設置在框體部571上，圖19濾波器504將第一阻抗單元31及第二阻抗單元32設置在槽狀部573中，且框體部571的第一邊5711透過第一阻抗單元31連接第一參考導體55而框體部571的第三邊5713透過第二阻抗單元32連接第一參考導體55。

請參閱圖20為本發明濾波器又一實施例的結構仰視圖，且同時參閱圖11、圖12及圖13。圖11的等效濾波電路208係可由圖20濾波器505等效形成。相較於圖19實施例濾波器504，圖20濾波器505進一步包括至少一第三阻抗單元 33。第三阻抗單元33設置在槽狀部573中，框體部571的第二邊5712透過第三阻抗單元33連接第一參考導體55，或者框體部571的第四邊5714透過第三阻抗單元33連接第一參考導體55。

請參閱圖21及圖22，分別為本發明濾波器又一實施例的結構立體透視圖及結構俯視圖。在本發明中，各濾波器500、501、502、503、504、505之傳輸線53的數量亦可以為二。兩傳輸線53將組成為一對差動傳輸線。兩傳輸線53上將產生有一差模訊號及一共模訊號。差模訊號係為一資料訊號，而共模訊號係為一共模雜訊。濾波器500/501/502/503/504/505係利用阻抗單元31、32、33、34、35及/或36對於共模雜訊進行吸收，以避免共模雜訊影響到差模訊號的傳輸品質。

請參閱圖23為本發明各濾波器又一實施例的結構仰視圖。在本實施例的濾波器500中，槽狀式結構57的鏤空部575進一步設置一第二參考導體577。第二參考導體577對應於傳輸線53的位置而設置在鏤空部575中，例如：第二參考導體577位在傳輸線53的正下方處。則，藉由第二參考導體577的設置，增加傳輸線53與槽狀式結構57間之電容耦合效果，以使得通過濾波器500的訊號能夠達到更好的阻抗匹配，以實現更好的訊號品質。在本實施例中，第一阻抗單元31及第二阻抗單元32設置在第二參考導體577之兩側的框體部571上，且可以採用圖14A的方式設置在框體部571上且直接與框體部571連接；或者，本實施例第三阻抗單元33也可以採用圖14B的方式設置在框體部571上且透過導電貫孔與框體部571連接。

當然，除濾波器500外，其他濾波器501、502、503、504或505也都可以為了增加傳輸線53與槽狀式結構57間之電容耦合的效果而在槽狀式結構57的鏤空部575中設置第二參考導體577，在此，將不再一一闡述。

以上所述者，僅為本發明之較佳實施例而已，並非用來限定本發明實施之範圍，即凡依本發明申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾，均應包括於本發明之申請專利範圍內。

200:等效濾波電路

21:第一等效傳輸線模型

211:第一主傳輸線

2111:訊號輸入埠

2112:訊號輸出埠

212:第一副傳輸線

22:第二等效傳輸線模型

221:第二主傳輸線

222:第二副傳輸線

31:第一阻抗單元

32:第二阻抗單元

Claims (17)

1. 一種等效濾波電路，包括：至少一第一等效傳輸線模型，包括：一第一主傳輸線，該第一主傳輸線的左端連接一訊號輸入埠，而該第一主傳輸線的右端連接一訊號輸出埠；及一第一副傳輸線；至少一第二等效傳輸線模型，包括：一第二主傳輸線，該第二主傳輸線之左右兩端分別連接一參考電位；及一第二副傳輸線，該第二副傳輸線的右端連接該第一副傳輸線的右端；及至少一第一阻抗單元，串接在該第一副傳輸線的左端與該第二副傳輸線的左端間。
2. 如請求項1所述的等效濾波電路，其中該第一副傳輸線的右端與該第二副傳輸線的右端之間串接至少一第二阻抗單元。
3. 如請求項1所述的等效濾波電路，其中該等效濾波電路包括至少一第三等效傳輸線模型，該第三等效傳輸線模型包括一第三主傳輸線及一第三副傳輸線，該第二主傳輸線的左端透過該第三主傳輸線連接該參考電位，該第一副傳輸線的左端與該第二副傳輸線的左端間串接該第三副傳輸線及該第一阻抗單元。
4. 如請求項3所述的等效濾波電路，其中該第一副傳輸線的左端與該第三副傳輸線的左端之間串接至少一第三阻抗單元。
5. 如請求項4所述的等效濾波電路，其中該第一副傳輸線的右端與該第二副傳輸線的右端之間串接至少一第二阻抗單元。
6. 如請求項1所述的等效濾波電路，其中該第一阻抗單元的右端與該第二主傳輸線間串接至少一第四阻抗單元或該第一阻抗單元的左端與該第二主傳輸線間串接該至少一第四阻抗單元。
7. 如請求項6所述的等效濾波電路，其中該第一副傳輸線的右端與該第二副傳輸線的右端之間串接至少一第二阻抗單元，該第二阻抗單元的右端與該參考電位間串接至少一第五阻抗單元或該第二阻抗單元的左端與該參考電位間串接該至少一第五阻抗單元。
8. 如請求項6所述的等效濾波電路，其中該等效濾波電路包括至少一第三等效傳輸線模型，該第三等效傳輸線模型包括一第三主傳輸線及一第三副傳輸線，該第二主傳輸線的左端透過該第三主傳輸線連接該參考電位，該第一副傳輸線的左端與該第二副傳輸線的左端間依序串接至少一第三阻抗單元、該第三副傳輸線及該第一阻抗單元；其中該第三阻抗單元的右端與該參考電位間串接至少一第六阻抗單元或該第三阻抗單元的左端與該參考電位間串接該至少一第六阻抗單元。
9. 如請求項8所述的等效濾波電路，其中該第一副傳輸線的右端與該第二副傳輸線的右端之間串接至少一第二阻抗單元，該第二阻抗單元的右端與該參考電位間串接至少一第五阻抗單元或該第二阻抗單元的左端與該參考電位間串接該至少一第五阻抗單元。
10. 如請求項1所述的等效濾波電路，更包括至少一第四阻抗單元，每一該第四阻抗單元的一端連接在兩個相鄰的該第一阻抗單元間而另一端 連接該第二主傳輸線。
11. 如請求項10所述的等效濾波電路，其中該第一副傳輸線的右端與該第二副傳輸線的右端之間串接複數個第二阻抗單元，該等效濾波電路更包括至少一第五阻抗單元，每一該第五阻抗單元的一端連接在兩個相鄰的該第二阻抗單元間而另一端連接該參考電位。
12. 如請求項10所述的等效濾波電路，其中該等效濾波電路包括至少一第三等效傳輸線模型，該第三等效傳輸線模型包括一第三主傳輸線及一第三副傳輸線，該第二主傳輸線的左端透過該第三主傳輸線連接該參考電位，該第一副傳輸線的左端與該第二副傳輸線的左端間依序串接複數個第三阻抗單元、該第三副傳輸線及該第一阻抗單元；其中該等效濾波電路更包括至少一第六阻抗單元，每一該第六阻抗單元的一端連接在兩個相鄰的該第三阻抗單元間而另一端連接該參考電位。
13. 如請求項12所述的等效濾波電路，其中該第一副傳輸線的右端與該第二副傳輸線的右端之間串接複數個第二阻抗單元，該等效濾波電路更包括至少一第五阻抗單元，每一該第五阻抗單元的一端連接在兩個相鄰的該第二阻抗單元間而另一端連接該參考電位。
14. 如請求項3所述的等效濾波電路，其中該第一主傳輸線與該第一副傳輸線耦合產生一第一特徵阻抗及一第一電長度，該第二主傳輸線與該第二副傳輸線耦合產生一第二特徵阻抗及一第二電長度，該第三主傳輸線與該第三副傳輸線耦合產生一第三特徵阻抗及一第三電長度，該第一特徵阻抗、該第二特徵阻抗及該第三特徵阻抗具有相同或不同的阻抗值，而該第一電長度、該第二電長度及該第三電長度具有相同或不同的電長度。
15. 如請求項1所述的等效濾波電路，其中該等效濾波電路包括兩個該第一等效傳輸線模型及兩個該第二等效傳輸線模型，每一該第二等效傳輸線模型的該第二副傳輸線的左端分別透過對應的該第一阻抗單元連接一起，而每一該第二等效傳輸線模型的該第二副傳輸線的右端相互連接一起。
16. 如請求項1所述的等效濾波電路，其中該第一等效傳輸線模型及該第二等效傳輸線模型分別為一微帶線、一開槽線、一人工傳輸線、一修正T電路線或其他用以傳輸訊號之傳輸線結構。
17. 如請求項1所述的等效濾波電路，其中該第一阻抗單元為至少一電阻、至少一電感、至少一電容或該至少一電阻、該至少一電感及該至少一電容的串並聯組合。

Images