TWI653828B - 雜訊抑制裝置及其等效電路 - Google Patents

雜訊抑制裝置及其等效電路 Download PDF

Info

Publication number
TWI653828B
TWI653828B TW106114139A TW106114139A TWI653828B TW I653828 B TWI653828 B TW I653828B TW 106114139 A TW106114139 A TW 106114139A TW 106114139 A TW106114139 A TW 106114139A TW I653828 B TWI653828 B TW I653828B
Authority
TW
Taiwan
Prior art keywords
resonance unit
conductive connection
metal plate
line segment
resonance
Prior art date
Application number
TW106114139A
Other languages
English (en)
Other versions
TW201840129A (zh
Inventor
吳宗霖
曾英誠
Original Assignee
國立臺灣大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國立臺灣大學 filed Critical 國立臺灣大學
Priority to TW106114139A priority Critical patent/TWI653828B/zh
Priority to US15/795,764 priority patent/US10566945B2/en
Publication of TW201840129A publication Critical patent/TW201840129A/zh
Application granted granted Critical
Publication of TWI653828B publication Critical patent/TWI653828B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1758—Series LC in shunt or branch path
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/201—Filters for transverse electromagnetic waves
    • H01P1/203—Strip line filters
    • H01P1/20327—Electromagnetic interstage coupling
    • H01P1/20354—Non-comb or non-interdigital filters
    • H01P1/20381—Special shape resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/06—Frequency selective two-port networks including resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Filters And Equalizers (AREA)

Abstract

本發明有關於一種雜訊抑制裝置及其等效電路，雜訊抑制裝置包括一金屬板及至少一第一共振單元，第一共振單元包括複數個第一共振器，各第一共振器分別包括一第一金屬線段及至少一第一導電連接段，第一金屬線段連接第一導電連接段，其中當第一共振單元裝設在金屬板上時，各第一金屬線段透過對應的第一導電連接段電性連接金屬板，第一共振器發生共振時，金屬板上所傳輸的一雜訊將被導引至第一共振器而被第一共振器所抑制。

Description

雜訊抑制裝置及其等效電路
本發明有關於一種抑制裝置及其等效電路，尤指一種用以抑制雜訊的抑制裝置及其等效電路。
隨著科技的快速發展，訊號傳輸速度越來越快，當訊號路徑通過不連續結構，例如：穿層貫孔、曲折佈線或連接器介面，非常容易產生雜訊而造成電磁干擾(EMI)或射頻干擾(RFI)的問題。當EMI或RFI發生時，電子產品之內部元件的運作將會受到影響。
以往為了解決EMI或RFI的問題，最常使用鐵磁性材料，例如：鐵氧環扼流圈(ferrite Choke)，其利用電磁材料的高電感特性抑制雜訊的產生。然而，電磁材料的導磁(permeability)係數於高頻時衰減非常迅速，因此，其不適用於GHz層級的高速訊號介面之上。
有鑑於此，本發明將提出一創新的雜訊抑制裝置，其抑制裝置具備有高的雜訊抑制能力且能夠容易地調整欲抑制的目標頻帶，將會是本發明欲達到的目標。
本發明之一目的，在於提出一種雜訊抑制裝置，其雜訊抑制裝置包括有一金屬板及至少一具有複數個共振器的共振器單元，共振器單元電性連接金屬板，當共振器單元發生共振時，金屬板上所傳輸的一雜訊將被導引至共振器單元而被共振器單元所抑制。
本發明之一目的，在於提出一種雜訊抑制裝置，其共振器單元的共振器設置有至少一電阻，當金屬板上所傳輸的雜訊被導引至共振器單元時，雜訊的能量將被共振器單元的電阻所吸收或損耗。
本發明之一目的，在於提出一種雜訊抑制裝置，其雜訊抑制裝置的訊號輸入端設置有一吸收式的共振器單元，而雜訊抑制裝置的訊號輸出端設置有另一吸收式的共振器單元，於是，藉由在雜訊抑制裝置的訊號輸入端及訊號輸出端個別設置吸收式的共振器單元，以達到雙向吸收雜訊的功效。
本發明又提供一種雜訊抑制裝置，包括：一金屬板，作為一雜訊的傳輸路徑；及至少一第一共振單元，包括複數個第一共振器，各第一共振器分別包括一第一金屬線段及至少一第一導電連接段，第一金屬線段連接第一導電連接段，其中當第一共振單元裝設在金屬板上時，各第一金屬線段透過對應的第一導電連接段電性連接金屬板；其中，第一共振器發生共振時，金屬板上所傳輸的一雜訊將被導引至第一共振器而被第一共振器所抑制。
本發明一實施例中，其中第一共振單元尚包括一第一基板，第一金屬線段設置在第一基板的一表面上，第一導電連接段貫穿在第一基板間，第一共振單元經由第一基板裝設在金屬板上。
本發明一實施例中，其中第一共振單元為一可拆卸的共振單元，第一共振單元採用一黏貼方式固定在金屬板上，或者第一共振單元透過至少一固定件以固定在金屬板上。
本發明一實施例中，其中金屬板的一上表面及一下表面分別裝設有至少一第一共振單元。
本發明一實施例中，其中至少一第一電阻設置在第一金屬線段上。
本發明一實施例中，尚包括有至少一第二共振單元，第二共振單元包括複數個第二共振器，各第二共振器分別包括一第二金屬線段及至少一第二導電連接段，第二金屬線段連接第二導電連接段，其中當第二共振單元裝設在金屬板上時，各第二金屬線段透過對應的第二導電連接段電性連接金屬板，當第二共振器發生共振時，金屬板上所傳輸的雜訊將被導引至第二共振器而被第二共振器所抑制。
本發明一實施例中，其中第二共振單元尚包括一第二基板，第二金屬線段設置在第二基板的一表面上，第二導電連接段貫穿在第二基板間，第二共振單元經由第二基板裝設在金屬板上。
本發明一實施例中，其中雜訊抑制裝置尚包括一基板，第一金屬線段及第二金屬線段設置在基板的一表面上，第一導電連接段及第二導電連接段貫穿在基板間，第一共振單元及第二共振單元經由基板裝設在金屬板上。
本發明一實施例中，尚包括有至少一第三共振單元，第三共振單元包括複數個第三共振器，各第三共振器分別包括一第三金屬線段及至少一第三導電連接段，第三金屬線段連接第三導電連接段，至少一第二電阻設置在第三金屬線段上，其中當第三共振單元裝設在金屬板上時，各第三金屬線段透過對應的第三導電連接段電性連接金屬板，當第三振器發生共振時，金屬板上所傳輸的雜訊將被導引至第三共振器而被第三共振器所抑制。
本發明一實施例中，其中第三共振單元尚包括一第三基板，第三金屬線段設置在第三基板的一表面上，第三導電連接段貫穿在第三基板間，第三共振單元經由第三基板裝設在金屬板上。
本發明一實施例中，第一基板、第二基板及第三基板分別為一軟性基板或一可撓式基板。
本發明一實施例中，其中雜訊抑制裝置尚包括一基板，第一金屬線段、第二金屬線段及第三金屬線段設置在基板的一表面上，第一導電連接段、第二導電連接段及第三導電連接段貫穿在基板間，第一共振單元、第二共振單元及第三共振單元經由基板裝設在金屬板上。
本發明一實施例中，基板為一軟性基板或一可撓式基板。
本發明一實施例中，其中第二共振單元及第三共振單元分別為一可拆卸的共振單元，第二共振單元及第三共振單元採用一黏貼方式固定在金屬板上，或者第二共振單元及第三共振單元透過至少一固定件以固定在金屬板上。
本發明又提供一種雜訊抑制裝置的等效電路，包括：一第一等效傳輸線模型，包括：一第一主傳輸導體，其中一埠連接一訊號輸入端而另一埠連接一訊號輸出端；及一第一副傳輸導體，其左右兩埠分別連接至一回流路徑；及至少一第一共振電路模型，包括一第一電感及一第一電容，第一電感及第一電容將串聯在訊號輸入端及回流路徑間；其中當第一共振電路模型產生共振時，第一等效傳輸線模型模型所傳輸的一雜訊將被導引至第一共振電路模型而被第一共振電路模型所抑制。
本發明一實施例中，其中第一共振電路模型尚包括一第一電阻，第一電阻、第一電感及第一電容將串聯在訊號輸入端及回流路徑間。
本發明一實施例中，尚包括有一第二共振電路模型，第二共振電路模型包括一第二電感及一第二電容，第二電感及第二電容將串聯在訊號輸出端及回流路徑間，當第二共振電路模型產生共振時，第一等效傳輸線模型所傳輸的雜訊將被導引至第二共振電路模型而被第二共振電路模型所抑制。
本發明一實施例中，尚包括有一第二共振電路模型、一第二等效傳輸線模型及一第三共振電路模型，第二等效傳輸線模型包括一第二主傳輸導體及一第二副傳輸導體，第一主傳輸導體經由第二主傳輸導體連接訊號輸出端，第二副傳輸導體連接至回流路徑，第二共振電路模型包括一第二電感及一第二電容，第二電感及第二電容將串聯在第二主傳輸導體及第二副傳輸導體間，第三共振電路模型包括一第三電感及一第三電容，第三電感及第三電容將串聯在訊號輸出端及回流路徑間，當第二共振電路模型或第三共振電路模型產生共振時，第一等效傳輸線模型或第二等效傳輸線模型所傳輸的雜訊將被導引至第二共振電路模型或第三共振電路模型而被第二共振電路模型或第三共振電路模型所抑制。
本發明一實施例中，其中第三共振電路模型尚包括一第三電阻，第三電阻、第三電感及第三電容將串聯在訊號輸出端及回流路徑間。
500‧‧‧雜訊抑制裝置
501‧‧‧雜訊抑制裝置
502‧‧‧雜訊抑制裝置
503‧‧‧雜訊抑制裝置
51‧‧‧金屬板
520‧‧‧基板
525‧‧‧基板
53‧‧‧第一共振單元
530‧‧‧第一基板
54‧‧‧第一共振器
541‧‧‧第一共振器
543‧‧‧第一導電連接段
545‧‧‧第一電阻
55‧‧‧第二共振單元
550‧‧‧第二基板
56‧‧‧第二共振器
561‧‧‧第二金屬線段
563‧‧‧第二導電連接段
57‧‧‧第三共振單元
570‧‧‧第三基板
58‧‧‧第三共振器
581‧‧‧第三金屬線段
583‧‧‧第三導電連接段
585‧‧‧第三電阻
600‧‧‧等效電路
601‧‧‧等效電路
602‧‧‧等效電路
603‧‧‧等效電路
61‧‧‧第一共振電路模型
611‧‧‧第一電阻
613‧‧‧第一電感
615‧‧‧第一電容
63‧‧‧第一等效傳輸線模型
631‧‧‧第一主傳輸導體
633‧‧‧第一副傳輸導體
65‧‧‧第二共振電路模型
653‧‧‧第二電感
655‧‧‧第二電容
67‧‧‧第二等效傳輸線模型
671‧‧‧第二主傳輸導體
673‧‧‧第二副傳輸導體
69‧‧‧第三共振電路模型
691‧‧‧第三電阻
693‧‧‧第三電感
695‧‧‧第三電容
741‧‧‧曲線
743‧‧‧曲線
751‧‧‧曲線
753‧‧‧曲線
755‧‧‧曲線
761‧‧‧曲線
763‧‧‧曲線
771‧‧‧曲線
773‧‧‧曲線
第1圖：本發明雜訊抑制裝置又一實施例的結構立體圖。
第2圖：本發明雜訊抑制裝置又一實施例的結構剖面圖。
第3圖：本發明第1圖雜訊抑制裝置的等效電路又一實施例的電路圖。
第4圖：本發明第1圖雜訊抑制裝置進行穿透係數量測的波形圖。
第5圖：本發明雜訊抑制裝置又一實施例的結構立體圖。
第6圖：本發明雜訊抑制裝置又一實施例的結構剖面圖。
第7圖：本發明第5圖雜訊抑制裝置的等效電路又一實施例的電路圖。
第8圖：本發明雜訊抑制裝置又一實施例的結構立體圖。
第9圖：本發明雜訊抑制裝置又一實施例的結構立體圖。
第10圖：本發明第8圖雜訊抑制裝置的等效電路又一實施例的電路圖。
第11圖：本發明第8圖雜訊抑制裝置進行S參數量測的波形圖。
第12圖：本發明第8圖雜訊抑制裝置吸收率的波形圖。
第13圖：本發明雜訊抑制裝置又一實施例的結構立體圖。
第14圖：本發明雜訊抑制裝置又一實施例的結構立體圖。
第15圖：本發明第13圖雜訊抑制裝置的等效電路又一實施例的電路圖。
第16圖：本發明第13圖雜訊抑制裝置吸收率的波形圖。
請參閱第1圖及第2圖，為本發明雜訊抑制裝置又一實施例的結構立體圖及結構剖面圖。如第1圖及第2圖所示，雜訊抑制裝置500包括一金屬板51及至少一第一共振單元53。金屬板51作為一雜訊的傳輸路徑。第一共振單元53包括複數個第一共振器54。各第一共振器54分別包括一第一金屬線段541及至少一第一導電連接段543。第一金屬線段541之一端連接第一導電連接段543。其中當第一共振單元53裝設在金屬板51上時，各第一金 屬線段541透過對應的第一導電連接段543電性連接金屬板51。本發明一實施例中，每一第一金屬線段541能夠透過單一個第一導電連接段543電性連接金屬板51。或者，本發明又一實施例中，每一第一金屬線段541能夠透過多個第一導電連接段543電性連接金屬板51。
本發明一實施例中，各第一共振器54是透過第一導電連接段543以直接焊接在金屬板51之上。或者，本發明又一實施例中，第一共振單元53尚包括一第一基板530，第一金屬線段541設置在第一基板530的一表面上，第一導電連接段543貫穿在第一基板530間。第一共振單元53為一可拆卸的共振單元，第一共振單元53透過第一基板530以一黏貼方式或一固定件方式固定在金屬板51上。
在本實施例中，第一共振器54被設計為一反射式的共振器。當第一共振器54發生共振時，金屬板51上所傳輸的一雜訊將被導引至第一共振器54而被第一共振器54所反射。
本發明一實施例中，金屬板51的一上表面裝設有至少一第一共振單元53。或者，本發明又一實施例中，金屬板51的一上表面及一下表面分別裝設有至少一第一共振單元53。
請參閱第3圖，為本發明第1圖雜訊抑制裝置的等效電路又一實施例的電路圖。如第3圖所示，等效電路600包括至少一第一共振電路模型61及一第一等效傳輸線模型63。第一共振電路模型61包括一第一電感613及一第一電容615。第一電感613及第一電容615為一第一金屬線段541及第一導電連接段543所等效出的LC電路。第一電感613及第一電容615將串聯在一訊號輸入端及一回流路徑間。第一等效傳輸線模型63包括一第一主傳輸導體631及一第一副傳輸導體633。第一主傳輸導體631為一金屬板51的等效元件，而第一副傳輸導體633為一參考金屬面(未顯示)或一接地面的等效元件。第一主傳輸導體631的其中一埠連接訊號輸入端而另一埠連接訊號輸出端，而第一副傳輸導體633的左右兩埠分別連接至回流路徑。當第一共振電路模型61產生共振時，第一等效傳輸線模型模型63所傳輸的一雜訊將被導引至第一共振電路模型61而被第一共振電路模型61所反射。
請參閱第4圖，為本發明第1圖雜訊抑制裝置進行穿透係數量測的波形圖。對於未設置有第1圖雜訊抑制裝置500的金屬板51進行穿透係數|S21|的量測以取得一穿透係數|S21|曲線741以及對於設置有第1圖雜訊抑制裝置500的金屬板51進行穿透係數|S21|的量測以取得一穿透係數|S21|曲線743。
在頻帶2.46GHz至2.53GHz，曲線743的穿透係數將低於曲線741的穿透係數約-20dB，由此可知，金屬板51設置有雜訊抑制裝置500後，在一特定的頻帶確實可以取得一好的雜訊抑制成效。
請參閱第5圖及第6圖，為本發明雜訊抑制裝置又一實施例的結構立體圖及結構剖面圖。如第5圖及第6圖所示，本實施例雜訊抑制裝置501的第一共振器54相較於上述雜訊抑制裝置500的第一共振器54是進一步增設有至少一第一電阻545。第一電阻545設置在第一金屬線段541上並與第一金屬線段541電性連接。
在本實施例中，第一共振器54被設計為一吸收式的共振器。當第一共振器54發生共振時，金屬板51上所傳輸的一雜訊將被導引至第一共振器54而被第一共振器54的第一電阻545所吸收或損耗。
請參閱第7圖，為本發明第5圖雜訊抑制裝置的等效電路又一實施例的電路圖。如第7圖所示，本實施例等效電路601的第一共振電路模型61相較於上述第3圖實施例等效電路600的第一共振電路模型61是進一步增設有至少一第一電阻611。第一電阻611、第一電感613及第一電容615為一第一金屬線段541、第一導電連接段543及第一電阻545所等效出的RLC電路。第一電阻611、第一電感613及第一電容615串聯在訊號輸入端及回流路徑間。
在本實施例中，第一共振電路模型61被設計為一吸收式的共振電路模型61。當共振電路模型61發生共振時，第一等效傳輸線模型模型63所傳輸的雜訊將被導引至第一共振電路模型61而被第一共振電路模型61的第一電阻611所吸收。
請參閱第8圖，為本發明雜訊抑制裝置又一實施例的結構立 體圖。如第8圖所示，雜訊抑制裝置502包括一金屬板51、至少一第一共振單元53及一第二共振單元55。
第一共振單元53包括複數個第一共振器54。各第一共振器54分別包括一第一金屬線段541、至少一第一導電連接段543及一第一電阻545。第一金屬線段541之一端連接第一導電連接段543，第一電阻545設置在第一金屬線段541上並與第一金屬線段541電性連接。其中當第一共振單元53裝設在金屬板51上時，各第一金屬線段541透過對應的第一導電連接段543電性連接至金屬板51。
第二共振單元55包括複數個第二共振器56。各第二共振器55分別包括一第二金屬線段561及至少一第二導電連接段563。第二金屬線段561連接第二導電連接段563。其中當第二共振單元55裝設在金屬板51上時，各第二金屬線段561透過對應的第二導電連接段563電性連接金屬板51。本發明一實施例中，每一第二金屬線段561能夠透過單一個第二導電連接段563電性連接金屬板51。或者，本發明又一實施例中，每一第二金屬線段561能夠透過多個第二導電連接段563電性連接金屬板51。
本發明一實施例中，各第一共振器54及各第二共振器55是分別透過第一導電連接段543及第二導電連接段563直接焊接在金屬板51之上。
或者，本發明又一實施例中，第一共振單元53尚包括一第一基板530，而第二共振單元55尚包括一第二基板550。第一金屬線段541設置在第一基板530的一表面上，第一導電連接段543貫穿在第一基板530間。第二金屬線段561設置在第二基板550的一表面上，第二導電連接段563貫穿在第二基板550間。第一共振單元53及第二共振單元55分別為一可拆卸的共振單元，第一共振單元53及第二共振單元55分別透過第一基板530及第二基板550以一黏貼方式或一固定件方式固定在金屬板51上。
當雜訊抑制裝置502運作時，第二共振器55用以反射金屬板51上的雜訊，而第一共振單元53利用第一電阻545吸收第二共振器55所反射的雜訊，致使雜訊即可以被雜訊抑制裝置502所抑制。
請參閱第9圖，為本發明雜訊抑制裝置又一實施例的結構立體圖。本發明一實施例中，如第8圖所示，第一共振單元53的第一共振器54及第二共振單元55的第二共振器56是分別設置不同的基板530、550之上，例如：第一共振器54是設置在第一基板530上，而第二共振器56是設置在第二基板550上。
或者，本發明又一實施例中，如第9圖所示，第一共振單元53的第一共振器54及第二共振單元55的第二共振器56能夠設置在同一個基板520之上。第一金屬線段541及第二金屬線段561設置在基板520的一表面上，第一導電連接段543及第二導電連接段563貫穿在基板520間，第一共振單元53及第二共振單元55經由基板520裝設在金屬板51上。在本發明一實施例中，基板520為一軟性基板或一可撓式基板。
請參閱第10圖，為本發明第8圖雜訊抑制裝置的等效電路又一實施例的電路圖。如第10圖所示，等效電路602包括一第一共振電路模型61、一第一等效傳輸線模型63及一第二共振電路模型65。
第一共振電路模型61包括一第一電阻611、一第一電感613及一第一電容615。第一電阻611、第一電感613及第一電容615為一第一金屬線段541、第一導電連接段543及第一電阻545所等效出的RLC電路。第一電阻611、第一電感613及第一電容615將串聯在訊號輸入端及回流路徑間。第一等效傳輸線模型63包括一第一主傳輸導體631及一第一副傳輸導體633。第一主傳輸導體631為一金屬板51的等效元件，而第一副傳輸導體633為一參考金屬面(未顯示)或一接地面的等效元件。第一主傳輸導體631的其中一埠連接訊號輸入端而另一埠連接訊號輸出端，而第一副傳輸導體633的左右兩埠分別連接至回流路徑。第二共振電路模型65包括一第二電感653及一第二電容655。第二電感653及第二電容655為一第二金屬線段561及第二導電連接段563所等效出的LC電路。第二電感653及第二電容655將串聯在訊號輸出端及回流路徑間。
當第二共振電路模型65產生共振時，第一等效傳輸線模型63所傳輸的雜訊將被導引至第二共振電路模型65而被第二共振電路模型所反 射。當第一共振電路模型61產生共振時，第一等效傳輸線模型63所傳輸的雜訊或第二共振電路模型65所反射的雜訊將會被導引至第一共振電路模型61而被第一共振電路模型61的第一電阻611所吸收或損耗。
請參閱11圖，為本發明第8圖雜訊抑制裝置進行S參數量測的波形圖。本實施例對於雜訊抑制裝置502進行雜訊的輸入反射係數|S11|、穿透係數|S21|及輸出反射係數|S22|的量測，以取得一輸入反射係數|S11|曲線751、一穿透係數|S21|曲線753及一輸出反射係數|S22|曲線755。
經由輸入反射係數|S11|曲線751及穿透係數|S21|曲線753亦可得知，雜訊抑制裝置502在頻帶2.35GHz至2.55GHz之間對於所輸入的雜訊有一較佳的吸收或損耗的效果。經由輸出反射係數|S22|曲線755亦可得知，雜訊抑制裝置502在頻帶2.35GHz至2.55GHz之間對於所輸出的雜訊具有一較佳的反射的效果。
請參閱12圖，為本發明第8圖雜訊抑制裝置吸收率的波形圖。如第12圖所示，曲線761為一雜訊抑制裝置502的訊號輸入端的吸收率曲線，而曲線763為一雜訊抑制裝置502的訊號輸出端的吸收率曲線。
如曲線761所示，雜訊抑制裝置502在訊號輸出端設置一吸收式的第一共振單元53，因此，在頻帶2.35GHz至2.55GHz之間對於訊號輸出端所輸入的雜訊將會有50%以上的吸收率。如曲線763所示，雜訊抑制裝置502在訊號輸出端未設置有一吸收式的共振單元，因此，雜訊抑制裝置502對於訊號輸出端所輸出的雜訊未產生有具體的吸收效果。
請參閱第13圖，為本發明雜訊抑制裝置又一實施例的結構立體圖。如第13圖所示，雜訊抑制裝置503包括一金屬板51、至少一第一共振單元53、一第二共振單元55及一第三共振單元57。
第一共振單元53包括複數個第一共振器54。各第一共振器54分別包括一第一金屬線段541、至少一第一導電連接段543及一第一電阻545。第一金屬線段541之一端連接第一導電連接段543，第一電阻545設置在第一金屬線段541上並與第一金屬線段541電性連接。其中當第一共振單元53裝設在金屬板51上時，各第一金屬線段541透過對應的第一導電連接段 543電性連接至金屬板51。
第二共振單元55包括複數個第二共振器56。各第二共振器55分別包括一第二金屬線段561及至少一第二導電連接段563。第二金屬線段561連接第二導電連接段563。其中當第二共振單元55裝設在金屬板51上時，各第二金屬線段561透過對應的第二導電連接段563電性連接金屬板51。
第三共振單元57包括複數個第三共振器58。各第三共振器58分別包括一第三金屬線段581、至少一第三導電連接段583及一第三電阻585。第三金屬線段581之一端連接第三導電連接段583，第三電阻585設置在第三金屬線段581上並與第三金屬線段581電性連接。其中當第三共振單元57裝設在金屬板51上時，各第三金屬線段581透過對應的第三導電連接段583電性連接至金屬板51。本發明一實施例中，每一第三金屬線段581能夠透過單一個第三導電連接段583電性連接金屬板51。或者，本發明又一實施例中，每一第三金屬線段581能夠透過多個第三導電連接段583電性連接金屬板51。
本發明一實施例中，各第一共振器54、各第二共振器55及第三共振單元57是分別透過第一導電連接段543、第二導電連接段563及第三導電連接段583直接焊接在金屬板51之上。
或者，本發明又一實施例中，第一共振單元53尚包括一第一基板530，第二共振單元55尚包括一第二基板550，第三共振單元57尚包括一第三基板570。第一金屬線段541設置在第一基板530的一表面上，第一導電連接段543貫穿在第一基板530間。第二金屬線段561設置在第二基板550的一表面上，第二導電連接段563貫穿在第二基板550間。第三金屬線段581設置在第三基板570的一表面上，第三導電連接段583貫穿在第三基板570間。第一共振單元53、第二共振單元55及第三共振單元57分別為一可拆卸的共振單元，第一共振單元53、第二共振單元55及第三共振單元57分別透過第一基板530、第二基板550及一第三基板570以一黏貼方式或一固定件方式固定在金屬板51上。在本發明一實施例中，第一基板530、第二基板550及第三基板570分別為一軟性基板或一可撓式基板。
當雜訊抑制裝置503運作時，第二共振器55用以反射金屬板51上的雜訊，而第一共振單元53及第三共振單元57分別利用第一電阻545及一第三電阻585吸收第二共振器55所反射的雜訊，致使雜訊即可以被雜訊抑制裝置503所抑制。
請參閱第14圖，為本發明雜訊抑制裝置又一實施例的結構立體圖。本發明一實施例中，如第13圖所示，第一共振單元53的第一共振器54、第二共振單元55的第二共振器56及第三共振單元57的第三共振器58是分別設置不同的基板530、550、570之上，例如：第一共振器54是設置在第一基板530上，第二共振器56是設置在第二基板550上，而第三共振器58是設置在第三基板570上。
或者，本發明又一實施例中，如第14圖所示，第一共振單元53的第一共振器54、第二共振單元55的第二共振器56及第三共振單元57的第三共振器58能夠設置在同一個基板525之上。第一金屬線段541、第二金屬線段561及第三金屬線段581設置在基板525的一表面上，第一導電連接段543、第二導電連接段563及第三導電連接段583貫穿在基板525間，第一共振單元53、第二共振單元55及第三共振單元57經由基板525裝設在金屬板51上。在本發明一實施例中，基板525為一軟性基板或一可撓式基板。
請參閱第15圖，為本發明第13圖雜訊抑制裝置的等效電路又一實施例的電路圖。如第15圖所示，等效電路603包括一第一共振電路模型61、一第一等效傳輸線模型63、一第二共振電路模型65、一第二等效傳輸線模型67及一第三共振電路模型67。
第一共振電路模型61包括一第一電阻611、一第一電感613及一第一電容615。第一電阻611、第一電感613及第一電容615為一第一金屬線段541、第一導電連接段543及第一電阻545所等效出的RLC電路。第一電阻611、第一電感613及第一電容615將串聯在訊號輸入端及回流路徑間。
第一等效傳輸線模型63包括一第一主傳輸導體631及一第一副傳輸導體633。第二等效傳輸線模型67包括一第二主傳輸導體671及一第二副傳輸導體673。第一主傳輸導體631及第二主傳輸導體671分別為一金屬 板51的等效元件，而第一副傳輸導體633及第二副傳輸導體673分別為一參考金屬面(未顯示)或一接地面的等效元件。第一主傳輸導體631及第二主傳輸導體671串接在訊號輸入端與訊號輸出端間，而第一副傳輸導體633及第二副傳輸導體673串接在回流路徑上。
第二共振電路模型65包括一第二電感653及一第二電容655。第二電感653及第二電容655為一第二金屬線段561及第二導電連接段563所等效出的LC電路。第二電感653及第二電容655將串聯在第二主傳輸導體671及第二副傳輸導體673間。
第三共振電路模型69包括一第三電阻691、一第三電感693及一第三電容695。第三電阻691、第三電感693及第三電容695為一第三金屬線段581、第三導電連接段583及第三電阻585所等效出的RLC電路。第三電阻691、第三電感693及第三電容695將串聯在訊號輸出端及回流路徑間。
當第二共振電路模型65產生共振時，第一等效傳輸線模型63或第二等效傳輸線模型67所傳輸的雜訊將被導引至第二共振電路模型65而被第二共振電路模型所反射。當第一共振電路模型61或第三共振電路模型69產生共振時，第一等效傳輸線模型63、第二等效傳輸線模型67所傳輸的雜訊或第二共振電路模型65所反射的雜訊將會被導引至第一共振電路模型61或第三共振電路模型69而被第一共振電路模型61的第一電阻611或第三共振電路模型69的第三電阻691所吸收或損耗。
請參閱16圖，為本發明第13圖雜訊抑制裝置吸收率的波形圖。如第16圖所示，曲線771為一雜訊抑制裝置502的訊號輸入端的吸收率曲線，而曲線773為一雜訊抑制裝置502的訊號輸出端的吸收率曲線。
如曲線761所示，雜訊抑制裝置502在訊號輸出端設置一吸收式的第一共振單元53，因此，在頻帶2.35GHz至2.55GHz之間對於訊號輸出端所輸入的雜訊將會有50%以上的吸收率。如曲線763所示，雜訊抑制裝置502在訊號輸出端設置一吸收式的第三共振單元57，因此，在頻帶2.35GHz至2.55GHz區間對於訊號輸出端所輸入的雜訊也會有50%以上的吸收率。於是，雜訊抑制裝置502經由的訊號輸入端及訊號輸出端所設置的吸收式共振 單元53、57以達到雙向吸收雜訊的功效。
以上所述者，僅為本發明之一較佳實施例而已，並非用來限定本發明實施之範圍，即凡依本發明申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾，均應包括於本發明之申請專利範圍內。

Claims (16)

  1. 一種雜訊抑制裝置，包括：一金屬板，係由單一金屬導體所構成，此單一導體的金屬板僅作為一雜訊的傳輸路徑，無法傳輸資料訊號；至少一第一共振單元，包括複數個第一共振器，各第一共振器分別包括一第一金屬線段及至少一第一導電連接段，第一金屬線段連接第一導電連接段，其中當第一共振單元裝設在金屬板上時，各第一金屬線段透過對應的第一導電連接段電性連接金屬板，至少一第一電阻設置在第一金屬線段上，第一共振單元為一吸收式的共振器；及至少一第二共振單元，包括複數個第二共振器，各第二共振器分別包括一第二金屬線段及至少一第二導電連接段，第二金屬線段連接第二導電連接段，其中當第二共振單元裝設在金屬板上時，各第二金屬線段透過對應的第二導電連接段電性連接金屬板，第二共振單元為一反射式的共振器；其中，當第一共振器發生共振時，金屬板上所傳輸的雜訊將被導引至第一共振器而被第一共振器所吸收，當第二共振器發生共振時，金屬板上所傳輸的雜訊將被導引至第二共振器而被第二共振器所反射。
  2. 如申請專利範圍第1項所述的雜訊抑制裝置，其中該第一共振單元尚包括一第一基板，該第一金屬線段設置在該第一基板的一表面上，該第一導電連接段貫穿在該第一基板間，該第一共振單元經由該第一基板裝設在該金屬板上。
  3. 如申請專利範圍第2項所述的雜訊抑制裝置，其中該第一基板為一軟性基板或一可撓式基板。
  4. 如申請專利範圍第1項所述的雜訊抑制裝置，其中該第一共振單元為一可拆卸的共振單元，該第一共振單元採用一黏貼方式固定在該金屬板上，或者該第一共振單元透過至少一固定件以固定在該金屬板上。
  5. 如申請專利範圍第1項所述的雜訊抑制裝置，其中該金屬板的一上表面及一下表面分別裝設有至少一該第一共振單元。
  6. 如申請專利範圍第1項所述的雜訊抑制裝置，其中該第二共振單元尚包括一第二基板，該第二金屬線段設置在該第二基板的一表面上，該第二導電連接段貫穿在該第二基板間，該第二共振單元經由該第二基板裝設在該金屬板上。
  7. 如申請專利範圍第6項所述的雜訊抑制裝置，其中該第二基板為一軟性基板或一可撓式基板。
  8. 如申請專利範圍第1項所述的雜訊抑制裝置，其中該雜訊抑制裝置尚包括一基板，該第一金屬線段及該第二金屬線段設置在該基板的一表面上，該第一導電連接段及該第二導電連接段貫穿在該基板間，該第一共振單元及該第二共振單元經由該基板裝設在該金屬板上。
  9. 如申請專利範圍第1項所述的雜訊抑制裝置，尚包括有至少一第三共振單元，該第三共振單元包括複數個第三共振器，各該第三共振器分別包括一第三金屬線段及至少一第三導電連接段，該第三金屬線段連接該第三導電連接段，至少一第二電阻設置在該第三金屬線段上，其中當該第三共振單元裝設在該金屬板上時，各該第三金屬線段透過對應的該第三導電連接段電性連接該金屬板，當該第三振器發生共振時，該金屬板上所傳輸的該雜訊將被導引至該第三共振器而被該第三共振器所抑制。
  10. 如申請專利範圍第9項所述的雜訊抑制裝置，其中該第三共振單元尚包括一第三基板，該第三金屬線段設置在該第三基板的一表面上，該第三導電連接段貫穿在該第三基板間，該第三共振單元經由該第三基板裝設在該金屬板上。
  11. 如申請專利範圍第10項所述的雜訊抑制裝置，其中該第三基板為一軟性基板或一可撓式基板。
  12. 如申請專利範圍第9項所述的雜訊抑制裝置，其中該雜訊抑制裝置尚包括一基板，該第一金屬線段、該第二金屬線段及該第三金屬線段設置在該基板的一表面上，該第一導電連接段、該第二導電連接段及該第三導電連接段貫穿在該基板間，該第一共振單元、該第二共振單元及該第三共振單元經由該基板裝設在該金屬板上。
  13. 如申請專利範圍第12項所述的雜訊抑制裝置，其中該基板為一軟性基板或一可撓式基板。
  14. 如申請專利範圍第9項所述的雜訊抑制裝置，其中該第二共振單元及該第三共振單元分別為一可拆卸的共振單元，該第二共振單元及該第三共振單元採用一黏貼方式固定在該金屬板上，或者該第二共振單元及該第三共振單元透過至少一固定件以固定在該金屬板上。
  15. 一種雜訊抑制裝置的等效電路，雜訊抑制裝置包括一金屬板、至少一第一共振單元及至少一第二共振單元，第一共振單元包括複數個第一共振器，各第一共振器分別包括一第一金屬線段及至少一第一導電連接段，第一金屬線段連接第一導電連接段，其中當第一共振單元裝設在金屬板上時，各第一金屬線段透過對應的第一導電連接段電性連接金屬板，至少一第一電阻設置在第一金屬線段上，第一共振單元為一吸收式的共振器，第二共振單元包括複數個第二共振器，各第二共振器分別包括一第二金屬線段及至少一第二導電連接段，第二金屬線段連接第二導電連接段，其中當第二共振單元裝設在金屬板上時，各第二金屬線段透過對應的第二導電連接段電性連接金屬板，第二共振單元為一反射式的共振器，等效電路包括：一第一等效傳輸線模型，包括：一第一主傳輸導體，其中一埠連接一訊號輸入端而另一埠連接一訊號輸出端，第一主傳輸導體為金屬板的等效元件；一第一副傳輸導體，其左右兩埠分別連接至一回流路徑，第一副傳輸導體為一參考金屬面或一接地面的等效元件；及至少一第一共振電路模型，包括一第一電感、一第一電容及一第一等效電阻，第一電感、第一電容及第一等效電阻串聯在訊號輸入端及回流路徑間，其中第一電感、第一電容及第一等效電阻係由第一共振器的第一金屬線段、第一導電連接段及第一電阻所等效出的RLC電路；及至少一第二共振電路模型，包括一第二電感及一第二電容，第二電感及第二電容串聯在訊號輸出端及回流路徑間，其中第二電感及第二電容係由第二共振器的第二金屬線段及第二導電連接段所等效出的LC電路；其中當第一共振電路模型產生共振時，第一等效傳輸線模型所傳輸的一雜訊將被導引至第一共振電路模型而被第一共振電路模型所吸收，當第二共振電路模型產生共振時，第一等效傳輸線模型所傳輸的雜訊將被導引至第二共振電路模型而被第二共振電路模型所反射。
  16. 如申請專利範圍第15項所述的等效電路，其中該雜訊抑制裝置尚包括有至少一第三共振單元，該第三共振單元包括複數個第三共振器，各該第三共振器分別包括一第三金屬線段及至少一第三導電連接段，其中當該第三共振單元裝設在該金屬板上時，該第三金屬線段連接該第三導電連接段，各該第三金屬線段透過對應的該第三導電連接段電性連接該金屬板，至少一第三電阻設置在該第三金屬線段上，該第三共振單元為該吸收式的共振器，該等效電路尚包括有：一第二等效傳輸線模型，包括：一第二主傳輸導體，該第一主傳輸導體經由該第二主傳輸導體連接該訊號輸出端，該第二主傳輸導體為該金屬板的等效元件；及一第二副傳輸導體，其左右兩埠分別連接至該回流路徑，該第二副傳輸導體為該參考金屬面或該接地面的等效元件，其中該第二共振電路模型的該第二電感及該第二電容經由該第二等效傳輸線模型的該第二主傳輸導體及該第二副傳輸導體以串聯在該訊號輸出端及該回流路徑間；及一第三共振電路模型，包括一第三電感、一第三電容及一第三等效電阻，該第三電感、該第三電容及該第三等效電阻串聯在該訊號輸出端及該回流路徑間，其中該第三電感、該第三電容及該第三等效電阻係由該第三共振器的該第三金屬線段、該第三導電連接段及該第三電阻所等效出的RIC電路；其中當該第三共振電路模型產生共振時，該第一等效傳輸線模型或該第二等效傳輸線模型所傳輸的該雜訊將被導引至該第三共振電路模型而被該第三共振電路模型所吸收。
TW106114139A 2017-04-27 2017-04-27 雜訊抑制裝置及其等效電路 TWI653828B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106114139A TWI653828B (zh) 2017-04-27 2017-04-27 雜訊抑制裝置及其等效電路
US15/795,764 US10566945B2 (en) 2017-04-27 2017-10-27 Noise suppression device and equivalent circuit thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106114139A TWI653828B (zh) 2017-04-27 2017-04-27 雜訊抑制裝置及其等效電路

Publications (2)

Publication Number Publication Date
TW201840129A TW201840129A (zh) 2018-11-01
TWI653828B true TWI653828B (zh) 2019-03-11

Family

ID=63916898

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106114139A TWI653828B (zh) 2017-04-27 2017-04-27 雜訊抑制裝置及其等效電路

Country Status (2)

Country Link
US (1) US10566945B2 (zh)
TW (1) TWI653828B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11936367B2 (en) 2019-10-31 2024-03-19 Skyworks Solutions, Inc. Acoustic wave device with velocity reduction cover

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3413348B2 (ja) * 1997-06-30 2003-06-03 太陽誘電株式会社 積層ｌｃ複合部品
TWI267182B (en) 2005-08-12 2006-11-21 Tatung Co Method for eliminating resonance effect of parallel capacitors
US7626216B2 (en) 2005-10-21 2009-12-01 Mckinzie Iii William E Systems and methods for electromagnetic noise suppression using hybrid electromagnetic bandgap structures
JP5050986B2 (ja) 2008-04-30 2012-10-17 ソニー株式会社 通信システム
TWI483453B (zh) 2011-04-15 2015-05-01 Univ Nat Taiwan 用以抑制電磁輻射（ｅｍｉ）之雜訊濾除電路
US8994470B2 (en) 2011-04-28 2015-03-31 Lenovo Innovations Limited (Hong Kong) Circuit substrate having noise suppression structure
US20140132371A1 (en) 2011-06-22 2014-05-15 Nec Corporation Noise suppression device and multilayer printed circuit board carrying same
TWI476787B (zh) 2012-07-12 2015-03-11 Univ Nat Taiwan 共模輻射抑制裝置
TWI524586B (zh) 2013-08-09 2016-03-01 創意電子股份有限公司 具備平面電磁能隙共振結構的電路
TWI530093B (zh) 2014-05-02 2016-04-11 國立臺灣大學 共模雜訊抑制電路

Also Published As

Publication number Publication date
TW201840129A (zh) 2018-11-01
US10566945B2 (en) 2020-02-18
US20180316332A1 (en) 2018-11-01

Similar Documents

Publication Publication Date Title
US9655230B2 (en) Electromagnetic noise filter device and equivalent filter circuit thereof
JP5670251B2 (ja) コモンモードノイズ抑制回路
US9160046B2 (en) Reduced EMI with quarter wavelength transmission line stubs
JP5482901B2 (ja) 方向性結合器
TWI692145B (zh) 共模訊號吸收器及其等效電路
TWI653828B (zh) 雜訊抑制裝置及其等效電路
JP6202859B2 (ja) プリント回路板及び電子機器
JP2004015534A (ja) クロストーク抑制部材及びデジタル信号伝送線路
JPH09321433A (ja) 多層プリント配線板のバイアホール
US20150255847A1 (en) Coplanar waveguide (cpw) microwave transmission line structures
JP5773677B2 (ja) プリント回路板
TWI483453B (zh) 用以抑制電磁輻射（ｅｍｉ）之雜訊濾除電路
JP4508037B2 (ja) 減衰器
JP6452332B2 (ja) プリント回路板
US8049575B2 (en) Directional coupler with inductively-compensated sharpness of directivity
JP5506719B2 (ja) フィルタ回路
TWI812914B (zh) 濾波器及其等效濾波電路
JP2014078589A (ja) プリント基板およびその設計方法
US9253874B2 (en) Printed circuit board having DC blocking dielectric waveguide vias
TWI424612B (zh) 寬頻帶耦合濾波器
TWI731806B (zh) 共模雜訊濾波器
JP5736955B2 (ja) 高周波装置
JP5341712B2 (ja) 配線基板
Chuang et al. A branched reflector technique to reduce crosstalk between slot-crossing signal lines
Zheng et al. Coupling capacitor design and optimization for high speed circuits