TWI692145B - 共模訊號吸收器及其等效電路 - Google Patents

共模訊號吸收器及其等效電路 Download PDF

Info

Publication number
TWI692145B
TWI692145B TW105136249A TW105136249A TWI692145B TW I692145 B TWI692145 B TW I692145B TW 105136249 A TW105136249 A TW 105136249A TW 105136249 A TW105136249 A TW 105136249A TW I692145 B TWI692145 B TW I692145B
Authority
TW
Taiwan
Prior art keywords
mode signal
circuit
transmission line
equivalent
impedance
Prior art date
Application number
TW105136249A
Other languages
English (en)
Other versions
TW201818596A (zh
Inventor
吳宗霖
李伯叡
曾英誠
Original Assignee
國立臺灣大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國立臺灣大學 filed Critical 國立臺灣大學
Priority to TW105136249A priority Critical patent/TWI692145B/zh
Priority to US15/585,507 priority patent/US10211496B2/en
Publication of TW201818596A publication Critical patent/TW201818596A/zh
Priority to US16/240,905 priority patent/US10396419B2/en
Application granted granted Critical
Publication of TWI692145B publication Critical patent/TWI692145B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/16—Auxiliary devices for mode selection, e.g. mode suppression or mode promotion; for mode conversion
    • H01P1/162—Auxiliary devices for mode selection, e.g. mode suppression or mode promotion; for mode conversion absorbing spurious or unwanted modes of propagation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H1/0007—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network of radio frequency interference filters

Landscapes

  • Dc Digital Transmission (AREA)

Abstract

本發明有關於一種共模訊號訊號吸收器，包括一阻抗匹配電路及一共模訊號反射電路，一差模訊號由阻抗匹配電路之輸入端輸入並從共模訊號反射電路之輸出端輸出；當一共模訊號進入共模訊號吸收器時，共模訊號反射電路用以反射一特定頻帶之共模訊號；阻抗匹配電路利用一阻抗元件吸收特定頻帶之共模訊號，藉此，本發明利用阻抗匹配電路吸收特定頻率之共模訊號，以避免干擾到通訊系統之訊號傳輸。

Description

共模訊號吸收器及其等效電路
本發明有關於一種用以共模訊號吸收器及其等效電路，尤指一種用以吸收共模訊號之裝置及其等效電路。
隨著科技的快速發展，數位電路的操作速度及時脈頻率越來越高，使得差動傳輸線被廣泛地應用在高速數位訊號傳輸上。差動傳輸線具有高抗雜訊、低電磁輻射及低串音效應的特性，其在數位訊號傳輸上扮演重要的角色。然而，在實際高速電路應用中，差動傳輸線之電路往往會出現一些非理想的電路結構，例如：非對稱性電路佈線、訊號走線轉彎、開槽孔的存在。非理想的電路結構將使得差模訊號轉換成共模訊號，以致產生電磁干擾的問題，進而影響射頻電路或天線的運作。
以往為了解決電磁干擾的問題，最常使用電磁材料，例如：共模扼流圈(Common-Mode Choke，CMC)，來進行抑制，其利用電磁材料的高電感特性抑制電磁雜訊的產生。然而，電磁材料的導磁(permeability)係數於高頻時衰減非常迅速，因此，其不適用於GHz層級的高速訊號介面之上。
後來，具備有缺陷式接地結構(Defected Ground Structure)或立體蕈狀結構(Mushroom Structure)的共模反射電路陸續地被提出。缺陷式接地結構或立體蕈狀結構的共模反射電路係在電路的對稱面中建置一共振腔構造，以利用共振腔構造來抑制共模訊號。在此，缺陷式接地結構或立體蕈狀結構的共模反射電路在GHz的高頻運作下能夠對於共模訊號有效地抑制。
上述傳統的共模訊號反射電路皆為反射式的共模訊號反射 電路，其電路執行運作時，會將大部分的共模訊號反射至前級電路，以防止共模訊號干擾到欲保護的電路。然而，反射的共模訊號亦可能傳遞至其他的輻射元件，這對於通訊系統而言仍會存在有電磁干擾的問題。
本發明之一目的，在於提出一種共模訊號吸收器，其共模訊號訊號吸收器包括一阻抗匹配電路及一共模訊號反射電路，共模訊號反射電路用以反射一特定頻帶之共模訊號，阻抗匹配電路用以吸收特定頻帶之共模訊號，如此，將可避免共模訊號干擾到通訊系統之訊號傳輸。
本發明之一目的，在於提出一種共模訊號吸收器，其共模訊號訊號吸收器操作在一共模模式時，在特定頻帶下，共模訊號反射電路之輸入端之反射係數的絕對值為1，而阻抗匹配電路之輸入端之反射係數的絕對值為0。
本發明又一目的，在於提出一種共模訊號吸收器其等效電路，其共模訊號反射電路之輸入端設置一阻抗匹配電路而輸出端設置另一阻抗匹配電路，於是，藉由在共模訊號反射電路的兩端個別設置阻抗匹配電路，以達到雙向吸收共模訊號的功效。
為達成上述目的，本發明提供一種共模訊號吸收器，包括一第一阻抗匹配電路，其電路內部設置有一第一阻抗單元；及一共模訊號反射電路，其輸入端連接阻抗匹配電路之輸出端，一差模訊號經由第一阻抗匹配電路之輸入端輸入並從共模訊號反射電路之輸出端輸出，其中，當一共模訊號進入共模訊號吸收器時，共模訊號反射電路用以反射一特定頻帶之共模訊號；其中，第一阻抗匹配電路與特定頻帶之共模訊號阻抗匹配，當特定頻帶之共模訊號進入第一阻抗匹配電路時，利用第一阻抗單元吸收特定頻帶之共模訊號。
本發明一實施例中，其中當共模訊號吸收器操作在一共模模式時，在特定頻帶下，共模訊號反射電路之輸入端之反射係數的絕對值接近於1，而第一阻抗匹配電路之輸入端之反射係數的絕對值接近於0。
本發明一實施例中，其中共模訊號吸收器尚包括一對差動傳 輸線，共模訊號吸收器利用這對差動傳輸線傳輸差模訊號，共模訊號吸收器的電路構造係以這對差動傳輸線之間的一中心線為基準對稱地設置於中心線的左右兩側，以使差模訊號之傳輸路徑具有對稱性。
本發明一實施例中，其中共模訊號吸收器的結構包括：一接地層，其一側設置有一第一槽狀部，而另一側設置有一第二槽狀部；其中一第一阻抗單元設置在第一槽狀部中，一第二阻抗單元設置在第二槽狀部中，第一阻抗單元之一端連接至接地層，第二阻抗單元之一端連接至接地層；一第一金屬墊，其設置在第一槽狀部之上且經由一垂直方向設置的第一導電貫孔與第一阻抗單元之另一端連接；一第二金屬墊，其設置在第二槽狀部之上且經由一垂直方向設置的第二導電貫孔與第二阻抗單元之另一端連接；及一對差動傳輸線，兩差動傳輸線相互對稱，包括一對第一線段、一對第二線段及一對第三線段，其中第一線段設置在第一槽狀部及第一金屬墊的垂直延伸處，第三線段設置在第二槽狀部及第二金屬墊的垂直延伸處，第一線段與第一金屬墊之間以及第三線段與第二金屬墊之間分別存在一間隙，第二線段設置在第一線段與第三線段之間並與接地層存在另一間隙，第二線段之一端經由一垂直方向設置的第三導電貫孔與第一線段之一端連接，第二線段之另一端經由一垂直方向設置的第四導電貫孔與第三線段之一端連接；其中第一線段、第一金屬墊、第一槽狀部、第一阻抗單元以及第一槽狀部周圍的部分接地層將組成為一第一電路結構，第二線段及其下方的部分接地層將組成為一第二電路結構，第三線段、第二金屬墊、第二槽狀部、第二阻抗單元以及第二槽狀部周圍的部分接地層將組成為一第三電路結構，阻抗匹配電路包括第一電路結構及第二電路結構，而共模訊號反射電路包括第三電路結構。
本發明一實施例中，其中兩第一線段、兩第二線段或兩第三線段為相互對稱的線段。
本發明一實施例中，尚包括一第二阻抗匹配電路，第二阻抗匹配電路之輸入端連接至共模訊號反射電路的輸出端，差模訊號經由第一阻抗匹配電路之輸入端輸入並從第二阻抗匹配電路之輸出端輸出，第二阻 抗匹配電路之電路內部設置有一第二阻抗單元，第二阻抗匹配電路與特定頻帶之共模訊號具有阻抗匹配，當特定頻帶之共模訊號進入第二阻抗匹配電路時，第二阻抗匹配電路利用第二阻抗單元吸收特定頻帶之共模訊號。
本發明一實施例中，其中當共模訊號吸收器操作在共模模式時，在特定頻帶下，第二阻抗匹配電路之輸入端之反射係數的絕對值接近於0。
本發明一實施例中，共模訊號吸收器的結構包括：一基板；一接地層，設置在基板下，包括一第一槽狀部及一第二槽狀部，第一槽狀部及第二槽狀部平行設置，其中第一阻抗單元設置在第一槽狀部之中間位置；及一對差動傳輸線，其設置在基板上，兩差動傳輸線係以第一阻抗單元為中心對稱地設置於第一阻抗單元之兩側且投影地垂直橫跨於第一槽狀部及第二槽狀部上方，其中兩差動傳輸線包括一對第一線段、一對第二線段及一對第三線段，第一線段設置在第一槽狀部之垂直延伸處，第三線段設置在第二槽狀部之垂直延伸處，第二線段設置在第一線段與第三線段間；其中，第一線段、第一槽狀部、第一阻抗單元以及第一槽狀部周圍的部分接地層將組成為一第一電路結構，第二線段及其下方的部分接地層將組成為一第二電路結構，第三線段、第二槽狀部以及第二槽狀部周圍的部分該接地層將組成為一第三電路結構，第一阻抗匹配電路包括第一電路結構及第二電路結構，而共模訊號反射電路包括第三電路結構。
本發明一實施例中，其中接地層尚包括一第三槽狀部，第一槽狀部、第二槽狀部及第三槽狀部平行設置，一第二阻抗單元設置在第三槽狀部之中間位置，兩差動傳輸線係以第一阻抗單元及第二阻抗單元為中心對稱地設置於第一阻抗單元及第二阻抗單元之兩側且投影地垂直橫跨於第一槽狀部、第二槽狀部及第三槽狀部上方，兩差動傳輸線尚包括一對第四線段及一對第五線段，第四線段設置在第三線段及第五線段間，第五線段設置在第三槽狀部之垂直延伸處，第四線段及其下方的部分接地層將組成為一第四電路結構，第五線段、第三槽狀部、第二阻抗單元以及第三槽狀部周圍的部分接地層將組成為一第五電路結構，第二阻抗匹配電路包括 第四電路結構及第五電路結構。
本發明又提供一種共模訊號吸收器的等效電路，包括：一對第一等效傳輸線模型，各第一等效傳輸線模型分別包括：一第一主傳輸線，其中一埠連接一訊號輸入端；及一第一副傳輸線，其左右兩埠分別連接至一第一節點；一對第二等效傳輸線模型，各第二等效傳輸線模型分別包括：一第二主傳輸線，其中一埠連接第一主傳輸線之另一埠；及一第二副傳輸線，其左右兩埠分別接地，其中第一等效傳輸線模型及第二等效傳輸線模型的組合係為一阻抗匹配電路的等效電路；及一對第三等效傳輸線模型，各第三等效傳輸線模型分別包括：一第三主傳輸線，其中一埠連接第二主傳輸線之另一埠，而另一埠連接一訊號輸出端；及一第三副傳輸線，其左右兩埠分別連接至一第二節點，其中第三等效傳輸線模型係為一共模訊號反射電路的等效電路；其中兩第一等效傳輸線模型之兩第一節點連接一起並與接地間設置有一第一阻抗單元，而兩第三等效傳輸線模型之兩第二節點連接一起並與接地間設置有一第二阻抗單元。
本發明一實施例中，其中當共模訊號吸收器的等效電路操作在共模模式時，在一特定頻帶下，第三等效傳輸線模型之輸入端之反射係數的絕對值接近於1，而第一等效傳輸線模型之輸入端之反射係數的絕對值接近於0。
本發明一實施例中，其中第一主傳輸線與第一副傳輸線耦合產生有一第一特徵阻抗及一第一電長度，第二主傳輸線與第二副傳輸線耦合產生有一第二特徵阻抗及一第二電長度，而第三主傳輸線與第三副傳輸線間耦合產生有一第三特徵阻抗及一第三電長度。
本發明一實施例中，其中第三等效傳輸線模型的阻抗單元之阻抗值及第三電長度的調整以決定共模訊號吸收器欲吸收共模訊號的一特定頻帶。
本發明一實施例中，其中第三等效傳輸線模型的一輸入阻抗經由第二等效傳輸線模型的阻抗轉換後，以將第三等效傳輸線模型等效接近於開路。
本發明一實施例中，其中第一等效傳輸線模型的第一阻抗單元的阻抗值及第一電長度的調整，以使第一等效傳輸線模型與一特定頻帶之共模訊號產生阻抗匹配，當特定頻帶之共模訊號進入第一等效傳輸線模型時，第一阻抗單元將吸收特定頻帶之共模訊號。
100‧‧‧共模訊號吸收器
10‧‧‧第一阻抗匹配電路
11‧‧‧第一電路結構
110‧‧‧差動傳輸線
111‧‧‧第一線段
112‧‧‧第三導電貫孔
1120‧‧‧絕緣墊
113‧‧‧第一金屬墊
114‧‧‧第一導電貫孔
115‧‧‧第一槽狀部
116‧‧‧電感
117‧‧‧電阻
118‧‧‧第一阻抗單元
1101‧‧‧中心線
102‧‧‧共模半電路
12‧‧‧第二電路結構
121‧‧‧第二線段
122‧‧‧第四導電貫孔
1220‧‧‧絕緣墊
13‧‧‧第一電路結構
130‧‧‧差動傳輸線
131‧‧‧第一線段
14‧‧‧接地層
15‧‧‧第二電路結構
151‧‧‧第二線段
16‧‧‧基板
17‧‧‧接地層
171‧‧‧第一槽狀部
173‧‧‧第一阻抗單元
175‧‧‧第二槽狀部
20‧‧‧共模訊號反射電路
202‧‧‧共模半電路
21‧‧‧第三電路結構
211‧‧‧第三線段
213‧‧‧第二金屬墊
214‧‧‧第二導電貫孔
215‧‧‧第二槽狀部
216‧‧‧電感
27‧‧‧第三電路結構
271‧‧‧第三線段
300‧‧‧等效電路
301‧‧‧共模等效半電路
31‧‧‧第一等效傳輸線模型
311‧‧‧第一主傳輸線
313‧‧‧第一副傳輸線
314‧‧‧第一節點
315‧‧‧第一阻抗等效元件
32‧‧‧第一等效傳輸線模型
321‧‧‧第二主傳輸線
323‧‧‧第二副傳輸線
33‧‧‧第三等效傳輸線模型
331‧‧‧第三主傳輸線
333‧‧‧第三副傳輸線
334‧‧‧第二節點
335‧‧‧第二阻抗等效元件
33‧‧‧第三等效傳輸線模型
50‧‧‧第二阻抗匹配電路
500‧‧‧共模訊號吸收器
53‧‧‧第五電路結構
531‧‧‧第五線段
571‧‧‧第三槽狀部
573‧‧‧第二阻抗單元
55‧‧‧第四電路結構
551‧‧‧第四線段
601‧‧‧曲線
602‧‧‧曲線
603‧‧‧曲線
604‧‧‧曲線
605‧‧‧曲線
606‧‧‧曲線
第1圖：本發明共模訊號吸收器一實施例之電路區塊示意圖。
第2圖：本發明一具備差動傳輸線之共模訊號吸收器一實施例之電路區塊示意圖。
第3圖：本發明共模訊號吸收器操作在共模模式時一實施例之電路區塊示意圖。。
第4圖：本發明共模訊號吸收器一實施例之結構立體圖。
第5圖：本發明共模訊號吸收器一實施例之結構剖面圖。
第6圖：本發明共模訊號吸收器一實施例之結構底視圖。
第7圖：本發明共模訊號吸收器的等效電路一實施例之電路結構圖。
第8圖：本發明共模訊號吸收器的共模等效半電路一實施例之電路結構圖。
第9圖：本發明共模訊號吸收器進行共模訊號量測之波形圖。
第10圖：本發明共模訊號吸收器進行差模訊號量測之波形圖。
第11圖：習用未設置有阻抗匹配電路之共模訊號吸收器及本發明設置有阻抗匹配電路之共模訊號吸收器之波形圖。
第12圖：本發明共模訊號吸收器又一實施例之電路區塊示意圖。
第13圖：本發明共模訊號吸收器又一實施例之結構立體圖。
第14圖：本發明共模訊號吸收器又一實施例之結構俯視圖。
第15圖：本發明共模訊號吸收器又一實施例之結構立體圖。
第16圖：本發明共模訊號吸收器又一實施例之結構俯視圖。
請參閱第1圖，為本發明共模訊號吸收器一實施例之電路區塊示意圖。如第1圖所示，本發明共模訊號吸收器100係應用在一通訊系統的差模訊號傳輸上，其包括一第一阻抗匹配電路10及一共模訊號反射電路20。第一阻抗匹配電路10具有一對輸入端(IN+、IN-)，而共模訊號反射電路20具有一對輸出端(OUT+、OUT-)，共模訊號吸收反射電路20之輸入端將會連接至第一阻抗匹配電路10之輸出端。一差模訊號將會經由第一阻抗匹配電路10之輸入端輸入而從共模訊號反射電路20之輸出端輸出。再者，由於一些非理想的電路結構之因素，通訊系統之電路中常常會產生一共模訊號。在此，本發明共模訊號吸收器100將會對於共模訊號進行抑制，以避免影響到差模訊號。
本發明共模訊號吸收器100包括有兩種操作模式，例如：差模模式及共模模式。當共模訊號吸收器100操作在差模模式時，第一阻抗匹配電路10及共模訊號反射電路20的差模半電路皆為全通電路(all pass circuit)或低通電路(low pass circuit)，差模訊號將會從第一阻抗匹配電路10的差模半電路之輸入端(DM_IN)輸入，並通過第一阻抗匹配電路10及共模訊號反射電路20，以從共模訊號反射電路20的差模半電路之輸出端(DM_OUT)輸出。再者，如第2圖所示，本發明共模訊號吸收器100尚包括一對差動傳輸線110，共模訊號吸收器100可以利用該對差動傳輸線110傳輸差模訊號。並且，共模訊號吸收器100的電路構造係以該對差動傳輸線110之一中心線1101為基準對稱地設置於中心線110的左右兩側，以使得差模訊號之傳輸路徑具有對稱性。在本發明中，差動傳輸線110可以為微帶線(microstrip lines)、開槽線(slot lines)、人工傳輸線(artificial transmission lines)、修正T電路線(modified-T circuit line)或其他可用以傳輸訊號之傳輸線結構。
如第3圖所示，當共模訊號訊號吸收器100操作在共模模式時，共模訊號反射電路20的共模半電路202為一帶止電路(band stop circuit)。在一特定頻帶下，共模訊號反射電路20的共模半電路202的輸入端之反射係數(reflection coefficient)之絕對值被設計為接近於1(|Γin|
Figure 105136249-A0101-12-0007-17
1)，使共模訊號反 射電路20反射特定頻帶的共模訊號，意即，特定頻帶的共模訊號係無法穿透共模訊號反射電路20。
此外，在本發明的電路設計中，第一阻抗匹配電路10將會與特定頻帶之共模訊號阻抗匹配，因此，在特定頻帶下，第一阻抗匹配電路10的共模半電路102的輸入端之反射係數之絕對值被設計為接近於0(|Γin|
Figure 105136249-A0101-12-0008-18
0)，使得第一阻抗匹配電路10不會反射特定頻帶的共模訊號。如此，當特定頻帶的共模訊號進入第一阻抗匹配電路10時，第一阻抗匹配電路10利用一損耗性元件(如第6圖的第一阻抗單元118)吸收特定頻帶的共模訊號，換言之，特定頻帶的共模訊號之能量將會被損耗性元件所損耗。
請參閱第4圖、第5圖及第6圖，分別為本發明共模訊號吸收器一實施例之結構立體圖、結構剖面圖及結構底視圖，並同時參閱第1圖。如第4圖、第5圖及第6圖所示，共模訊號反射電路100的結構包括一對差動傳輸線110、一第一金屬墊113、一第二金屬墊213及一接地層14。
其中，兩差動傳輸線110相互對稱，其包括一對第一線段111、一對第二線段121及一對第三線段211。本發明一實施例中，兩第一線段111、兩第二線段121或兩第三線段211為相互對稱的蜿蜒線段。接地層14之一側設置有一第一槽狀部115，而另一側設置有一第二槽狀部215。一第一阻抗單元118將設置在第一槽狀部115中，而一第二阻抗單元216將設置在第二槽狀部215中。第一阻抗單元118之一端連接至接地層14以及第二阻抗單元216之一端連接至接地層14。第一金屬墊113設置在第一槽狀部115之上，且經由一垂直方向設置的第一導電貫孔114與第一槽狀部115中的第一阻抗單元118之另一端連接。第二金屬墊213設置在第二槽狀部215之上，且經由一垂直方向設置的第二導電貫孔214與第二槽狀部215中的第二阻抗單元216之另一端連接。在本發明中，第一阻抗單元118與第二阻抗單元216係可以為電阻、電感、電容、傳輸線或電阻、電感、電容、傳輸線之串並聯的組合。例如：第一阻抗單元118可以為一電感116及一電阻117的串聯組合；第二阻抗單元216可以為一電感。上述的傳輸線可以為微帶線(microstrip lines)、開槽線(slot lines)、人工傳輸線(artificial transmission lines)、修正T電 路線(modified-T circuit line)或其他可用以傳輸訊號之傳輸線結構。本發明一實施例中，第一阻抗單元118的阻抗Z(Z=R+jX)的電阻R≠0，而電抗X≠0；第二阻抗單元216的阻抗Z(Z=R+jX)的電阻R
Figure 105136249-A0101-12-0009-19
0，電抗X≠0。
第一線段111設置在第一槽狀部115及第一金屬墊113的垂直延伸處，而第三線段211設置在第二槽狀部215及第二金屬墊213的垂直延伸處。第一線段111與第一金屬墊113之間存在一間隙(d1)，而第三線段211與第二金屬墊213之間存在一間隙(d3)。本發明一實施例中，間隙(d1)亦可相等於間隙(d3)。又，第二線段121設置在第一線段111與第三線段211之間，並與接地層14存在一間隙(d2)。第二線段121之一端經由一垂直方向設置的第三導電貫孔112與第一線段111之一端連接，而另一端經由一垂直方向設置的第四導電貫孔122與第三線段211之一端連接。此外，在本發明中，第三導電貫孔112及第四導電貫孔122將貫穿接地層14以連接至接地層14之下表面上所設置的絕緣墊1220。
第一線段111、第一金屬墊113、第一槽狀部115、第一阻抗單元118以及第一槽狀部115周圍的部分的接地層14將組成為一第一電路結構11。第二線段121及其下方的部分的接地層14將組成為一第二電路結構12。第三線段211、第二金屬墊213、第二槽狀部215、第二阻抗單元216以及第二槽狀部215周圍的部分的接地層14將組成為一第三電路結構21。在本實施例中，第一阻抗匹配電路10包括第一電路結構11及第二電路結構12，而共模訊號反射電路20包括第三電路結構21。第一阻抗匹配電路10的第一電路結構11或共模訊號反射電路20的第三電路結構21將以一立體蕈狀結構進行實現。
進一步參閱第7圖，為本發明共模訊號訊號吸收器的等效電路一實施例之電路結構圖，並同時參閱第4圖、第5圖及第6圖。共模訊號訊號吸收器的等效電路300包括一對第一等效傳輸線模型31、一對第二等效傳輸線模型32及一對第三等效傳輸線模型33。差動傳輸線110的第一線段111與第一金屬墊113耦合產生第一等效傳輸線模型31。差動傳輸線110的第二線段121與接地層14耦合產生第二等效傳輸線模型32。差動傳輸線110的第 三線段211與第二金屬墊213耦合產生第三等效傳輸線模型33。
各第一等效傳輸線模型31分別包括一第一主傳輸線311及一第一副傳輸線313。第一主傳輸線311代表第一線段111之等效元件，而第一副傳輸線313代表第一金屬墊113之等效元件。各第二等效傳輸線模型32分別包括一第二主傳輸線321及一第二副傳輸線323。第二主傳輸線321代表第二線段121之等效元件，而第二副傳輸線323代表接地層14之等效元件。各第三等效傳輸線模型33分別包括一第三主傳輸線331及一第三副傳輸線333。第三主傳輸線331代表第三線段211之等效元件，而第三副傳輸線333代表第二金屬墊213之等效元件。第一阻抗等效元件315代表第一阻抗單元118的等效元件，而第二阻抗等效元件335代表第二阻抗等效元件216的等效元件。
在各第一等效傳輸線模型31中，第一主傳輸線311之其中一埠連接一訊號輸入端(IN+/IN-)，第一副傳輸線313之左右兩埠共連接至一第一節點314。在各第二等效傳輸線模型32中，第二主傳輸線321之其中一埠連接第一主傳輸線311之另一埠，第二副傳輸線323之左右兩埠分別接地。在各第三等效傳輸線模型33中，第三主傳輸線331之其中一埠連接第二主傳輸線321之另一埠而另一埠連接一訊號輸出端(OUT+/OUT-)，第三副傳輸線323之左右兩埠共連接至一第二節點334。並且，兩第一等效傳輸線模型31之兩第一節點314相互連接一起並與接地間設置有一第一阻抗等效元件315，而兩第三等效傳輸線模型33之兩第二節點334相互連接一起並與接地間設置有一第二阻抗等效元件335。本發明共模訊號吸收器的等效電路300為一完全對稱的等效電路結構。
在本實施例中，第一等效傳輸線模型31為第一電路結構11之等效電路，第二等效傳輸線模型32為第二電路結構12之等效電路，而第三等效傳輸線模型33為第三電路結構21之等效電路。第一等效傳輸線模型31及第二等效傳輸線模型32的組合即為第1圖、第4圖及第5圖第一阻抗匹配電路10的等效電路，而第三等效傳輸線模型33即為第1圖、第4圖及第5圖共模訊號反射電路20的等效電路。
繼續參閱第8圖，為本發明共模訊號訊號吸收器的共模等效半電路一實施例之電路結構圖。本發明共模訊號訊號吸收器之等效電路300根據操作模式分成一差模等效半電路及一共模等效半電路301。共模訊號訊號吸收器之差模等效半電路為一具有二埠之全通電路或低通電路，而共模等效半電路301係可參閱於第8圖。如第8圖所示，共模等效半電路301包括有第一等效傳輸線模型31、第二等效傳輸線模型32及第三等效傳輸線模型33。在第一等效傳輸線模型31中，第一主傳輸線311與第一副傳輸線313耦合產生有一第一特徵阻抗(Z1)及一第一電長度(θ 1)。在第二等效傳輸線模型32中，第二主傳輸線321與第二副傳輸線323耦合產生有一第二特徵阻抗(Z2)及一第二電長度(θ 2)。在第三等效傳輸線模型33中，第三主傳輸線331與第三副傳輸線333間耦合產生有一第三特徵阻抗(Z3)及一第三電長度(θ 3)。在本發明中，第一特徵阻抗(Z1)、第二特徵阻抗(Z2)及第三特徵阻抗(Z3)具有相同或不同的阻抗值，而第一電長度(θ 1)、第二電長度(θ 2)及第三電長度(θ 3)具有相同或不同的電長度。在本發明一實施例中，第二電長度(θ 2)趨近於0。
在本實施例中，經由第三等效傳輸線模型33的第二阻抗等效元件335及第三電長度(θ 3)的調整以決定欲吸收共模訊號的特定頻帶。於是，在特定頻帶下，第三等效傳輸線模型33的輸入端之反射係數之絕對值將被設計接近於1(|Γin|
Figure 105136249-A0101-12-0011-20
1)，以使特定頻帶的共模訊號將被第三等效傳輸線模型33反射，而第一等效傳輸線模型31的輸入端之反射係數之絕對值將被設計接近於0(|Γin|
Figure 105136249-A0101-12-0011-21
0)，使得第一等效傳輸線模型31不會反射特定頻帶的共模訊號。
在本發明電路設計中，第三等效傳輸線模型33的輸入阻抗經由第二等效傳輸線模型32的阻抗轉換後，將會等效接近於開路，例如：第二等效傳輸線模型32之輸入端的輸入阻抗(ZIN_mid)為接近於∞，第三等效傳輸線模型33接近於開路狀態。因此，特定頻帶的共模訊號將可以被第三等效傳輸線模型33反射。再者，在第一等效傳輸線模型33中，經由第一阻抗等效元件315及第一電長度(θ 1)的調整，共模輸入端(CM_IN)的輸入阻抗 (ZIN_front)將轉為系統阻抗值(Z0)，以使第一等效傳輸線模型31能夠與特定頻帶之共模訊號產生阻抗匹配，則，特定頻帶的共模訊號進入第一等效傳輸線模型31時將可以被第一阻抗等效元件315所吸收。
請參閱9圖，為本發明共模訊號吸收器進行共模訊號量測之波形圖。如第9圖所示，共模訊號吸收器100實際應用時，對於共模訊號進行量測將分別得到一共模反射損耗|SCC11|曲線601及一共模饋入損耗|SCC21|曲線602。對於共模訊號而言，一般以-10dB以下作為共模的反射損耗|SCC11|及饋入損耗|SCC21|的基準。當共模的反射損耗|SCC11|及饋入損耗|SCC21|低於-10dB以下將代表共模訊號有效地被吸收。係以本發明為例，曲線601在頻帶2~2.7GHz時，反射損耗|SCC11|將會低於-10dB以下，而曲線602在頻帶2.3~2.7GHz時，饋入損耗|SCC21|將低於-10dB以下。
請參閱第10圖，為本發明共模訊號吸收器進行差模訊號量測之波形圖。如第10圖所示，共模訊號吸收器100實際應用時，對於差模訊號進行量測將分別得到一差模插入損耗|Sdd21|曲線603及一差模反射損耗|Sdd11|曲線604。由差模插入損耗|Sdd21|曲線603得知，差模訊號傳輸於任何頻率區間其插入損耗|Sdd21|始終接近於0db，差模訊號之傳輸未顯著產生訊號衰減之情況。另，由差模反射損耗|Sdd11|曲線604得知，差模訊號傳輸於任何頻率區間其反射損耗|Sdd11|始終低於-10dB以下，差模訊號的反射係數係保持在一較低的數值。由此，差模訊號傳輸在本發明所提供的共模訊號吸收器100時，仍可維持一較佳的傳輸品質。
請參閱第11圖，為習用未設置有阻抗匹配電路之共模訊號吸收器及本發明設置有阻抗匹配電路之共模訊號吸收器之波形圖。如第11圖所示，曲線605為習用未設置有阻抗匹配電路之共模訊號吸收器的吸收率，而曲線606為本發明設置有阻抗匹配電路之共模訊號吸收器100的吸收率。由曲線605得知，習用未設置有阻抗匹配電路之共模訊號吸收器操作任何頻帶其共模訊號的吸收率皆在40%以下，差模訊號容易被共模訊號干擾。
由曲線606得知，本發明設置有阻抗匹配電路之共模訊號吸收器100操作在頻帶2.2~2.6GHz時其共模訊號的吸收率可以達到80%以上， 意指，本發明共模訊號吸收器100操作在頻帶2.2~2.6GHz時，差模訊號受到共模訊號的干擾是較少的，具有較佳的傳輸品質。
請參閱第12圖，為本發明共模訊號吸收器又一實施例之電路區塊示意圖。如第12圖所示，本發明共模訊號吸收器500進一步包括有一第二阻抗匹配電路50。第二阻抗匹配電路50之輸入端連接至共模訊號反射電路20的輸出端。差模訊號經由第一阻抗匹配電路10之輸入端輸入並從第二阻抗匹配電路50之輸出端輸出。第二阻抗匹配電路50的輸入端之反射係數之絕對值被設計接近於0(|Γin|
Figure 105136249-A0101-12-0013-22
0)，使得第二阻抗匹配電路50不會反射特定頻帶的共模訊號。第二阻抗匹配電路50之電路內部設置有另一損耗性元件(如第二阻抗單元)，第二阻抗匹配電路50與特定頻帶之共模訊號具有阻抗匹配。當特定頻帶之共模訊號進入第二阻抗匹配電路50時，第二阻抗匹配電路50利用第二阻抗單元吸收特定頻帶之共模訊號。於是，共模訊號反射電路20的輸入端及輸出端分別設置阻抗匹配電路10、50，如此即可達到雙向吸收共模訊號的功效。
請參閱第13圖及第14圖，分別為本發明共模訊號訊號吸收器又一實施例之結構立體圖及結構俯視圖，並同時參閱第1圖。如第13圖及第14圖所示，共模訊號反射電路100的結構包括一對差動傳輸線130、一基板16及一接地層17。接地層17設置在基板16之下，包括一第一槽狀部171及一第二槽狀部175。第一槽狀部171及第二槽狀部175平行設置。一第一阻抗單元173設置在第一槽狀部171之中間位置。兩差動傳輸線130設置在基板16之上，並且兩差動傳輸線151係以第一阻抗單元173為中心對稱地設置於第一阻抗單元173之兩側且投影地垂直橫跨於第一槽狀部171及第二槽狀部175上方。
其中該對差動傳輸線130包括一對第一線段131、一對第二線段151及一對第三線段271。第一線段131設置在第一槽狀部171之垂直延伸處。第三線段271設置在第二槽狀部175之垂直延伸處。第二線段151設置在第一線段131與第三線段271間。第一線段131、第一槽狀部171、第一阻抗單元173以及第一槽狀部171周圍的部分接地層17將組成為一第一電路結構 13。第二線段151及其下方的部分接地層17將組成為一第二電路結構15。第三線段271、第二槽狀部175以及第二槽狀部175周圍的部分接地層17將組成為一第三電路結構27。在本實施例中，第一電路結構13及第二電路結構15將組成為第1圖所示的第一阻抗匹配電路10的電路構造，而第三電路結構係為第1圖所示的共模訊號反射電路20的電路構造。此外，在本實施例中，第一阻抗匹配電路10之第一電路結構13以及共模訊號反射電路20的第三電路結構27將以一開槽式結構進行實現。
相同於第4圖、第5圖及第6圖實施例之共模訊號吸收器100，第13圖及第14圖實施例之共模訊號吸收器100也會等效產生第7圖所示的等效電路300。共模訊號訊號吸收器的等效電路300包括一對第一等效傳輸線模型31、一對第二等效傳輸線模型32及一對第三等效傳輸線模型33。
差動傳輸線130的第一線段131與第一槽狀部171周圍的接地層17耦合產生第一等效傳輸線模型31。差動傳輸線130的第二線段151與設置在其下方的接地層17耦合產生第二等效傳輸線模型32。差動傳輸線130的第三線段271與第二槽狀部175周圍的接地層17耦合產生第三等效傳輸線模型33。
各第一等效傳輸線模型31分別包括一第一主傳輸線311及一第一副傳輸線313。第一主傳輸線311代表第一線段131之等效元件，而第一副傳輸線313代表設置在第一槽狀部171周圍的接地層17之等效元件。各第二等效傳輸線模型32分別包括一第二主傳輸線321及一第二副傳輸線323。第二主傳輸線321代表第二線段151之等效元件，而第二副傳輸線323代表第二線段151下方的接地層17之等效元件。各第三等效傳輸線模型33分別包括一第三主傳輸線331及一第三副傳輸線333。第三主傳輸線331代表第三線段271之等效元件，而第三副傳輸線333代表設置在第二槽狀部175周圍的接地層17之等效元件。第一阻抗等效元件315代表第一阻抗單元173以及第一槽狀部173所形成的傳輸線構造之組合的等效元件，而第二阻抗等效元件335代表第二槽狀部175所形成的傳輸線構造之等效元件。在本發明中，第一等效傳輸線模型31、第二等效傳輸線模型32、第三等效傳輸線模型33、第一 槽狀部173所形成的一傳輸線構造及第二槽狀部175所形成的一傳輸線構造係可以為一微帶線、一開槽線、一人工傳輸線、一修正T電路線或其他用以傳輸訊號之傳輸線結構。
在本實施例中，第一等效傳輸線模型31為第一電路結構13之等效電路，第二等效傳輸線模型32為第二電路結構15之等效電路，而第三等效傳輸線模型33為第三電路結構27之等效電路。第一等效傳輸線模型31及第二等效傳輸線模型32的組合即為第1圖、第13圖及第14圖第一阻抗匹配電路10的等效電路，而第三等效傳輸線模型33即為第1圖第13圖及第14圖共模訊號反射電路20的等效電路。
接續，第13圖及第14圖實施例之共模訊號吸收器100也會等效產生第8圖所示的共模等效半電路301。同樣地，在特定頻帶下，第三等效傳輸線模型33的輸入端之反射係數之絕對值將被設計接近於1(|Γin|
Figure 105136249-A0101-12-0015-23
1)，以使特定頻帶的共模訊號將被第三等效傳輸線模型33反射。第一等效傳輸線模型31的輸入端之反射係數之絕對值將被設計接近於0(|Γin|
Figure 105136249-A0101-12-0015-24
0)，使得第一等效傳輸線模型31不會反射特定頻帶的共模訊號，則，當特定頻帶的共模訊號進入第一等效傳輸線模型31時將可以被第一阻抗等效元件315所吸收。
進一步地，請參閱第15圖及第16圖，分別為本發明共模訊號吸收器又一實施例之結構立體圖及結構俯視圖，並同時參閱第12圖。相較於第13圖及第14圖實施例，本實施例的接地層17進一步設置有一第三槽狀部571。第一槽狀部171、第二槽狀部175及第三槽狀部571平行設置。一第二阻抗單元573設置在第三槽狀部571之中間位置。兩差動傳輸線130係以第一阻抗單元173及第二阻抗單元573為中心對稱地設置於第一阻抗單元173及第二阻抗單元573之兩側且投影地垂直橫跨於第一槽狀部171、第二槽狀部173及第三槽狀部571上方。
其中，兩差動傳輸線130尚包括一對第四線段551及一對第五線段531。第五線段531設置在第三槽狀部571之垂直延伸處，第四線段551設置在第三線段271及第五線段531間。第四線段551及其下方的部分接地層 17將組成為一第四電路結構55，第五線段531、第三槽狀部571、第二阻抗單元573以及第三槽狀部571周圍的部分接地層17將組成為一第五電路結構53。在本實施例中，第四電路結構55及第五電路結構53將組成為第12圖所示的第二阻抗匹配電路50。同樣地，本實施例的第二阻抗匹配電路50之第五電路結構53將以一開槽式結構進行實現。本發明一實施例中，第一阻抗單元173的阻抗Z(Z=R+jX)的電阻R≠0，而電抗X≠0；第二阻抗單元573的阻抗Z(Z=R+jX)的電阻R
Figure 105136249-A0101-12-0016-25
0，電抗X≠0。
於是，本實施例共模訊號反射電路20的輸入端及輸出端將會分別設置阻抗匹配電路10、50，則，經由第一阻抗匹配電路10之第一阻抗單元173及第二阻抗匹配電路50之第二阻抗單元573吸收共模訊號反射電路20所反彈的共模訊號，以達到雙向吸收共模訊號的技術目的。
再者，上述共模訊號反射電路20係以一立體蕈狀結構或一開槽式結構作為本發明解說的範例，然，在實際電路設計時，也能選用缺陷式接地結構、共模厄流圈或其他可抑制共模訊號的相關電路結構作為本案的共模訊號反射電路20。此外，本案阻抗匹配電路10/50的電路結構將根據於共模訊號反射電路20的電路結構搭配設計，使得阻抗匹配電路10/50的輸入端之反射係數之絕對值將被設計接近於0(|Γin|
Figure 105136249-A0101-12-0016-26
0)，則，阻抗匹配電路10/50能夠阻抗匹配於共模訊號反射電路20所反彈出的共模訊號之頻帶而順利地吸收特定頻帶的共模訊號。
綜合上述，本發明共模訊號吸收器100利用阻抗匹配電路10/50吸收特定頻率之共模訊號，以避免共模訊號反射電路20所反射的特定頻率之共模訊號反射至其他的輻射元件而干擾到通訊系統的訊號傳輸。
以上所述者，僅為本發明之一較佳實施例而已，並非用來限定本發明實施之範圍，即凡依本發明申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾，均應包括於本發明之申請專利範圍內。
100‧‧‧共模訊號吸收器
10‧‧‧阻抗匹配電路
20‧‧‧共模訊號反射電路

Claims (19)

  1. 一種共模訊號吸收器，包括：一第一阻抗匹配電路，其電路內部設置有一第一阻抗單元；及一共模訊號反射電路，其輸入端連接阻抗匹配電路之輸出端，一差模訊號經由第一阻抗匹配電路之輸入端輸入並從共模訊號反射電路之輸出端輸出；其中，第一阻抗匹配電路及共模訊號反射電路包括有一對差動傳輸線，該對差動傳輸線用以傳輸一差模訊號，第一阻抗匹配電路的第一阻抗單元為一損耗性元件，第一阻抗單元用以損耗一特定頻帶之共模訊號的能量，第一阻抗匹配電路與特定頻帶之共模訊號阻抗匹配，當特定頻帶之共模訊號經由第一阻抗匹配電路的輸入端輸入至第一阻抗匹配電路時，第一阻抗匹配電路的第一阻抗單元吸收所輸入的特定頻帶之共模訊號，當未被吸收的特定頻帶之共模訊號穿過第一阻抗匹配電路而輸入至共模訊號反射電路時，共模訊號反射電路將未被吸收的特定頻帶之共模訊號重新反射回第一阻抗匹配電路，第一阻抗匹配電路的第一阻抗單元再度吸收被共模訊號反射電路所反射的未被吸收的特定頻帶之共模訊號，其中未被吸收的特定頻帶之共模訊號將在第一阻抗匹配電路與共模訊號反射電路間反覆地被吸收及反射，以致未被吸收的特定頻帶之共模訊號的能量能夠在共模訊號吸收器之中完全被消耗殆盡。
  2. 如申請專利範圍第1項所述的共模訊號吸收器，其中當該共模訊號吸收器操作在一共模模式時，在該特定頻帶下，該共模訊號反射電路之輸入端之反射係數的絕對值接近於1，而該第一阻抗匹配電路之輸入端之反射係數的絕對值接近於0。
  3. 如申請專利範圍第1項所述的共模訊號吸收器，其中該共模訊號 吸收器的電路構造係以該對差動傳輸線之間的一中心線為基準對稱地設置於該中心線的左右兩側，以使該差模訊號之傳輸路徑具有對稱性。
  4. 如申請專利範圍第1項所述的共模訊號吸收器，其中該共模訊號吸收器的結構包括：一接地層，其一側設置有一第一槽狀部，而另一側設置有一第二槽狀部；其中一第一阻抗單元設置在第一槽狀部中，一第二阻抗單元設置在第二槽狀部中，該第一阻抗單元之一端連接至該接地層，該第二阻抗單元之一端連接至該接地層；一第一金屬墊，其設置在該第一槽狀部之上且經由一垂直方向設置的第一導電貫孔與該第一阻抗單元之另一端連接；一第二金屬墊，其設置在該第二槽狀部之上且經由一垂直方向設置的第二導電貫孔與該第二阻抗單元之另一端連接；及該對差動傳輸線，兩差動傳輸線相互對稱，包括一對第一線段、一對第二線段及一對第三線段，其中該第一線段設置在該第一槽狀部及該第一金屬墊的垂直延伸處，該第三線段設置在該第二槽狀部及該第二金屬墊的垂直延伸處，該第一線段與該第一金屬墊之間以及該第三線段與該第二金屬墊之間分別存在一間隙，該第二線段設置在該第一線段與該第三線段之間並與該接地層存在另一間隙，該第二線段之一端經由一垂直方向設置的第三導電貫孔與該第一線段之一端連接，該第二線段之另一端經由一垂直方向設置的第四導電貫孔與該第三線段之一端連接；其中該第一線段、該第一金屬墊、該第一槽狀部、該第一阻抗單元以及該第一槽狀部周圍的部分該接地層將組成為一第一電路結構，該第二線段及其下方的部分該接地層將組成為一第二 電路結構，該第三線段、該第二金屬墊、該第二槽狀部、該第二阻抗單元以及該第二槽狀部周圍的部分該接地層將組成為一第三電路結構，該阻抗匹配電路包括該第一電路結構及該第二電路結構，而該共模訊號反射電路包括該第三電路結構。
  5. 如申請專利範圍第4項所述的共模訊號吸收器，其中該對第一線段、該對第二線段或該對第三線段為對稱的線段。
  6. 如申請專利範圍第1項所述的共模訊號吸收器，尚包括一第二阻抗匹配電路，該第二阻抗匹配電路之輸入端連接至該共模訊號反射電路的輸出端，該差模訊號經由該第一阻抗匹配電路之輸入端輸入並從該第二阻抗匹配電路之輸出端輸出，該第二阻抗匹配電路之電路內部設置有一第二阻抗單元，該第二阻抗匹配電路與該特定頻帶之共模訊號具有阻抗匹配，當該特定頻帶之共模訊號進入該第二阻抗匹配電路時，該第二阻抗匹配電路利用該第二阻抗單元吸收該特定頻帶之共模訊號。
  7. 如申請專利範圍第6項所述的共模訊號吸收器，其中當該共模訊號吸收器操作在該共模模式時，在該特定頻帶下，該第二阻抗匹配電路之輸入端之反射係數的絕對值接近於0。
  8. 如申請專利範圍第1項所述的共模訊號吸收器，其中該共模訊號吸收器的結構包括：一基板；一接地層，設置在該基板下，包括一第一槽狀部及一第二槽狀部，該第一槽狀部及該第二槽狀部平行設置，其中該第一阻抗單元設置在該第一槽狀部之中間位置；及該對差動傳輸線，其設置在該基板上，該兩差動傳輸線係以該第一阻抗單元為中心對稱地設置於該第一阻抗單元之兩側且投影地垂直橫跨於該第一槽狀部及該第二槽狀部上方，其中該對 差動傳輸線包括一對第一線段、一對第二線段及一對第三線段，該第一線段設置在該第一槽狀部之垂直延伸處，該第三線段設置在該第二槽狀部之垂直延伸處，該第二線段設置在該第一線段與該第三線段間；其中，該第一線段、該第一槽狀部、該第一阻抗單元以及該第一槽狀部周圍的部分該接地層將組成為一第一電路結構，該第二線段及其下方的部分該接地層將組成為一第二電路結構，該第三線段、該第二槽狀部以及該第二槽狀部周圍的部分該接地層將組成為一第三電路結構，該第一阻抗匹配電路包括該第一電路結構及該第二電路結構，而該共模訊號反射電路包括該第三電路結構。
  9. 如申請專利範圍第8項所述的共模訊號吸收器，尚包括一第二阻抗匹配電路，該第二阻抗匹配電路之輸入端連接至該共模訊號反射電路的輸出端，該差模訊號經由該第一阻抗匹配電路之輸入端輸入並從該第二阻抗匹配電路之輸出端輸出，該第二阻抗匹配電路之電路內部設置有一第二阻抗單元，該第二阻抗匹配電路與該特定頻帶之共模訊號具有阻抗匹配，當該特定頻帶之共模訊號進入該第二阻抗匹配電路時，該第二阻抗匹配電路利用該第二阻抗單元吸收該特定頻帶之共模訊號。
  10. 如申請專利範圍第9項所述的共模訊號吸收器，其中該接地層尚包括一第三槽狀部，該第一槽狀部、該第二槽狀部及該第三槽狀部平行設置，一第二阻抗單元設置在該第三槽狀部之中間位置，該兩差動傳輸線係以該第一阻抗單元及該第二阻抗單元為中心對稱地設置於該第一阻抗單元及該第二阻抗單元之兩側且投影地垂直橫跨於該第一槽狀部、該第二槽狀部及該第三槽狀部上方，該對差動傳輸線尚包括一對第四線段及一對第五線段，該第 四線段設置在該第三線段及該第五線段間，該第五線段設置在該第三槽狀部之垂直延伸處，該第四線段及其下方的部分該接地層將組成為一第四電路結構，該第五線段、該第三槽狀部、該第二阻抗單元以及該第三槽狀部周圍的部分該接地層將組成為一第五電路結構，該第二阻抗匹配電路包括該第四電路結構及該第五電路結構。
  11. 如申請專利範圍第10項所述的共模訊號吸收器，其中該差動傳輸線、該第一槽狀部所形成的一傳輸線構造、該第二槽狀部所形成的一傳輸線構造或該第三槽狀部所形成的一傳輸線構造為一微帶線、一開槽線、一人工傳輸線、一修正T電路線或用以傳輸訊號之傳輸線結構。
  12. 一種共模訊號吸收器的等效電路，包括：一對第一等效傳輸線模型，各第一等效傳輸線模型分別包括：一第一主傳輸線，其中一埠連接一訊號輸入端；及一第一副傳輸線，其左右兩埠分別連接至一第一節點；一對第二等效傳輸線模型，各第二等效傳輸線模型分別包括：一第二主傳輸線，其中一埠連接第一主傳輸線之另一埠；及一第二副傳輸線，其左右兩埠分別接地，其中第一等效傳輸線模型及第二等效傳輸線模型的組合係為一阻抗匹配電路的等效電路；及一對第三等效傳輸線模型，各第三等效傳輸線模型分別包括：一第三主傳輸線，其中一埠連接第二主傳輸線之另一埠，而另一埠連接一訊號輸出端；及一第三副傳輸線，其左右兩埠分別連接至一第二節點，其中第三等效傳輸線模型係為一共模訊號反射電路的等效電路；其中兩第一等效傳輸線模型之兩第一節點連接一起並與接地間 設置有一第一阻抗等效元件，而兩第三等效傳輸線模型之兩第二節點連接一起並與接地間設置有一第二阻抗等效元件。
  13. 如申請專利範圍第12項所述的等效電路，其中當該共模訊號吸收器的等效電路操作在該共模模式時，在一特定頻帶下，該第三等效傳輸線模型之輸入端之反射係數的絕對值接近於1，而該第一等效傳輸線模型之輸入端之反射係數的絕對值接近於0。
  14. 如申請專利範圍第12項所述的等效電路，其中該第一主傳輸線與該第一副傳輸線耦合產生有一第一特徵阻抗及一第一電長度，該第二主傳輸線與該第二副傳輸線耦合產生有一第二特徵阻抗及一第二電長度，而該第三主傳輸線與該第三副傳輸線間耦合產生有一第三特徵阻抗及一第三電長度。
  15. 如申請專利範圍第14項所述的等效電路，其中該第三等效傳輸線模型的該第二阻抗等效元件之阻抗值及該第三電長度的調整以決定該共模訊號吸收器欲吸收共模訊號的一特定頻帶。
  16. 如申請專利範圍第12項所述的等效電路，其中該第三等效傳輸線模型的一輸入阻抗經由該第二等效傳輸線模型的阻抗轉換後，以將該第三等效傳輸線模型等效接近於開路。
  17. 如申請專利範圍第14項所述的等效電路，其中該第一等效傳輸線模型的該第一阻抗等效元件的阻抗值及該第一電長度的調整，以使該第一等效傳輸線模型與一特定頻帶之共模訊號產生阻抗匹配，當該特定頻帶之共模訊號進入該第一等效傳輸線模型時，該第一阻抗等效元件將吸收該特定頻帶之共模訊號。
  18. 如申請專利範圍第12項所述的等效電路，其中該等效電路包括一共模等效半電路，該共模等效半電路包括：該第一等效傳輸線模型，包括：該第一主傳輸線，其中一埠連接一共模輸入端；及 該第一副傳輸線，其左右兩埠分別連接至該第一節點，該第一節點與接地間設置該第一阻抗等效元件；該第二等效傳輸線模型，包括：該第二主傳輸線，其中一埠連接該第一主傳輸線之另一埠；及該第二副傳輸線，其左右兩埠分別接地，其中該第一等效傳輸線模型及該第二等效傳輸線模型的組合係為該阻抗匹配電路的共模等效半電路；及該第三等效傳輸線模型，包括：該第三主傳輸線，其中一埠連接該第二主傳輸線之另一埠，而另一埠連接一共模輸出端；及該第三副傳輸線，其左右兩埠分別連接至該第二節點，該第二節點與接地間設置該第二阻抗等效元件，其中該第三等效傳輸線模型係為該共模訊號反射電路的共模等效半電路。
  19. 如申請專利範圍第12項所述的等效電路，其中該第一等效傳輸線模型、該第二等效傳輸線模型、該第三等效傳輸線模型為一微帶線、一開槽線、一人工傳輸線、一修正T電路線或用以傳輸訊號之傳輸線結構。
TW105136249A 2016-11-04 2016-11-04 共模訊號吸收器及其等效電路 TWI692145B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW105136249A TWI692145B (zh) 2016-11-04 2016-11-04 共模訊號吸收器及其等效電路
US15/585,507 US10211496B2 (en) 2016-11-04 2017-05-03 Common-mode signal absorber and equivalent circuit thereof
US16/240,905 US10396419B2 (en) 2016-11-04 2019-01-07 Common-mode signal absorber

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105136249A TWI692145B (zh) 2016-11-04 2016-11-04 共模訊號吸收器及其等效電路

Publications (2)

Publication Number Publication Date
TW201818596A TW201818596A (zh) 2018-05-16
TWI692145B true TWI692145B (zh) 2020-04-21

Family

ID=62064135

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105136249A TWI692145B (zh) 2016-11-04 2016-11-04 共模訊號吸收器及其等效電路

Country Status (2)

Country Link
US (2) US10211496B2 (zh)
TW (1) TWI692145B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI723648B (zh) * 2019-11-27 2021-04-01 英業達股份有限公司 雜訊抑制濾波器及製作雜訊抑制濾波器的方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11397204B2 (en) * 2019-11-26 2022-07-26 Achronix Semiconductor Corporation Noise-independent loss characterization of networks
TWI736477B (zh) * 2020-11-20 2021-08-11 英業達股份有限公司 串聯式雜訊吸收電路
TWI812914B (zh) * 2021-01-07 2023-08-21 國立臺灣大學 濾波器及其等效濾波電路
TWI756136B (zh) * 2021-06-01 2022-02-21 國立臺灣大學 電源雜訊抑制電路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070188266A1 (en) * 2006-01-24 2007-08-16 Infineon Technologies Ag Electrical filter
US20120075036A1 (en) * 2009-11-02 2012-03-29 Matsue Elmec Corporation Common mode filter
US20120098627A1 (en) * 2009-07-07 2012-04-26 Elmec Corporation Common mode filter
US20140062611A1 (en) * 2012-08-31 2014-03-06 National Taiwan University Filtering device with slotted ground structure

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI462386B (zh) 2011-07-27 2014-11-21 Univ Nat Taiwan 濾波裝置與濾波電路
EP2899803B1 (en) * 2014-01-24 2020-06-24 Ampleon Netherlands B.V. Circuit comprising balun and impedance transforming elements
TWI530093B (zh) 2014-05-02 2016-04-11 國立臺灣大學 共模雜訊抑制電路
TWI552521B (zh) 2014-09-19 2016-10-01 Univ Nat Taiwan Electromagnetic Noise Filter and Its Equivalent Filter Circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070188266A1 (en) * 2006-01-24 2007-08-16 Infineon Technologies Ag Electrical filter
US20120098627A1 (en) * 2009-07-07 2012-04-26 Elmec Corporation Common mode filter
US20120075036A1 (en) * 2009-11-02 2012-03-29 Matsue Elmec Corporation Common mode filter
US20140062611A1 (en) * 2012-08-31 2014-03-06 National Taiwan University Filtering device with slotted ground structure

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
"A broadband and miniaturized common mode filter for gigahertz differential signals based on negative permittivity metamaterials," IEEE Trans. Microw. Theory Techn., vol. 58, no. 1, pp. 195–202, Jan. 2010 *
"A New Broadband Common-Mode Noise Absorption Circuit for High-Speed Differential Digital Systems" IEEE Transactions on Microwave Theory and Techniques Year: 2015, Volume: 63, Issue: 6 Pages: 1894 – 1901 *
"Synthesis model and design of a common-mode bandstop filter (CM-BSF) with an all-pass characteristic for high-speed differential signals,"IEEE Trans. Microw. Theory Techn., vol. 62, no. 8, pp. 1647–1656, Aug. 2014. *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI723648B (zh) * 2019-11-27 2021-04-01 英業達股份有限公司 雜訊抑制濾波器及製作雜訊抑制濾波器的方法

Also Published As

Publication number Publication date
US10211496B2 (en) 2019-02-19
US10396419B2 (en) 2019-08-27
TW201818596A (zh) 2018-05-16
US20180131343A1 (en) 2018-05-10
US20190140333A1 (en) 2019-05-09

Similar Documents

Publication Publication Date Title
TWI692145B (zh) 共模訊號吸收器及其等效電路
US9655230B2 (en) Electromagnetic noise filter device and equivalent filter circuit thereof
US8659365B2 (en) Common mode noise suppression circuit
JP4371065B2 (ja) 伝送線路、通信装置及び配線形成方法
US9577852B2 (en) Common-mode suppressor based on differential transmission line
TWI485983B (zh) 信號傳輸電路與其信號傳輸單元
CN104953225A (zh) 一种具有滤波功能的平衡式分支线耦合器
CN103311613A (zh) 一种无需匹配网络、高共模抑制的平衡微带双工器
JP6892126B2 (ja) 積層基板に形成した高速差動伝送線路
US11646711B2 (en) Filter circuit and balun circuit
CN108666720A (zh) 小型化超宽带共模噪声抑制电路
KR20150057673A (ko) 격리 특성이 높은 방향성 결합기
Liu et al. A compact symmetrical single-cell bidirectional absorption common-mode filter
Liu et al. A novel patterned ground structure with shunt and series lumped elements for synthesizing absorption common-mode filters
TWI653828B (zh) 雜訊抑制裝置及其等效電路
JP6452332B2 (ja) プリント回路板
Lu et al. A wideband compact broadside coupler-based impedance transformer with 6∶ 1 bandwidth
Lee et al. A compact common-mode suppression filter using modified ground structure for high speed digital interconnects on multi-layered PCB
Chuang et al. A new common-mode EMI suppression technique for GHz differential signals crossing slotted reference planes
CN104078727B (zh) 串联型单侧椭圆函数传输线滤波器
Wu et al. A novel HU-shaped common-mode filter for GHz differential signals
Zhou et al. Multi-Mode and Ultra-Wideband Common-Mode Filter Based on Asymmetric Short-Stub Loaded Resonator
Gao et al. A Novel Absorptive Common-Mode Filter Based on Wilkinson Power Dividers
Yan et al. Suppression of Reflections and Elimination of Transmission Disparities in Differential Crossover Line Junctions
Velidi et al. Microstrip Coupled‐Line Lowpass Filter with Wide Stopband for RF/Wireless Systems