JP6892126B2 - 積層基板に形成した高速差動伝送線路 - Google Patents

積層基板に形成した高速差動伝送線路 Download PDF

Info

Publication number
JP6892126B2
JP6892126B2 JP2018138914A JP2018138914A JP6892126B2 JP 6892126 B2 JP6892126 B2 JP 6892126B2 JP 2018138914 A JP2018138914 A JP 2018138914A JP 2018138914 A JP2018138914 A JP 2018138914A JP 6892126 B2 JP6892126 B2 JP 6892126B2
Authority
JP
Japan
Prior art keywords
insulating layer
conductor pattern
pair
differential
signal lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018138914A
Other languages
English (en)
Other versions
JP2020017830A (ja
Inventor
雅美 丸山
雅美 丸山
信三 坂本
信三 坂本
博勝 八重樫
博勝 八重樫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NIHON I/F K.K.
Original Assignee
NIHON I/F K.K.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NIHON I/F K.K. filed Critical NIHON I/F K.K.
Priority to JP2018138914A priority Critical patent/JP6892126B2/ja
Publication of JP2020017830A publication Critical patent/JP2020017830A/ja
Application granted granted Critical
Publication of JP6892126B2 publication Critical patent/JP6892126B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、超高速差動伝送線路において、差動伝送信号を通過させる一方、望ましくない同相信号を抑制する同相信号除去フィルタ機能を組み込んだ、積層基板に形成した高速差動伝送線路に関する。以下、「積層基板に形成した高速差動伝送線路」を「配線基板」と言い換えることがある。
40G/100Gbps動作が可能な[IEE Std 802.3ba-2010]イーサネット規格(イーサネットは登録商標)は、2010年6月に米国電気電子学会(IEEE)によって承認され、既に実用段階となっている。また、最新の規格であるPCI Express 4.0は、データ速度がPCI Express Gen3の1レーンあたり8Gbpsの2倍である16Gbpsであり、16レーン構成で64GB/秒のシステム性能を実現する。更に、次世代のPCI Express 5.0ではPCI Express 4.0の2倍の伝送速度を目指している。このように信号の伝送速度は、上昇の一途を続けている。一方、通信を担う伝送回路の物理法則に変化は無いので、技術的な難易度は増すばかりである。
メタル配線を使う差動伝送通信の動作限界を決める主な要因は、インサーションロスとペア内スキューである。インサーションロスは、伝送回路の長さと誘電損が関係する。ペア内スキューは、差動信号波形の切り替わるタイミングのずれであり、下記表1に示すように伝送速度に反比例して許容値が減少する。ペア内スキューの許容値は、差動信号の挿入損失(Sdd21)と差動信号を入力した場合に出力される同相信号の比率(Scd21)との差(Sdd21−Scd21)が12dB以上、必要であると考えられている。この条件を満たすペア内スキューは、ユニットインターバルの16%以下である必要がある。この条件でペア内スキューによるインサーションロスの増加は、伝送速度に関わらず−0.3dB以下となる。
Figure 0006892126
表1のペア内スキューの許容値は安定動作をさせるための指標であり、ペア内スキューが許容値を超えてもただちに通信が不可能となるわけではない。ペア内スキューがUIの30%程度になると、挿入損失が約1dB増加するので、これが動作できる限界と考えられる。
ペア内スキューがUIの50%以上になると、UI幅のデータでは差動信号が正しいか否かを判断できなくなる。したがって、同相インピーダンスと差動インピーダンスの差を利用する方法で補正できる限界は、UIの50%以下になる。
伝送路に存在するGNDループが同相信号成分の通り道となり、同相信号成分が信号源となって電磁放射(EMI)が発生する。ノイズの信号源を取り除くことと、GNDループを限りなく小さくすることが、EMI発生を抑えるための要点である。
従来、ペア内スキューを抑制しEMIを防止するために、コモンモード・チョークが使われている(例えば特許文献1参照)。コモンモード・チョークは、差動信号成分を減衰させずに通過させ、同相信号に対してはインダクタンスが大きくなることにより挿入損失を大きくして、差動伝送信号に含まれる同相信号成分を減衰させる。
コモンモード・チョークはインダクタンスを大きくするために磁性体のコアを使っており、その比透磁率は数千のオーダーである。磁性体と誘電体を使った伝送路の位相速度は(式1)で求めることができる。この式から、位相速度が光速の√(比透磁率×比誘電率)分の一に遅くなることがわかる。
Vp=c/√(μs×Er) ・・・ (式1)
ここで、Vp=位相速度(mm/s)、c=真空中の光速(3.3ps/mm)、μs=比透磁率、Er=比誘電率である。
磁性体の比透磁率には周波数特性があるので、位相速度にも周波数特性が生じる。位相速度の周波数特性は、ネットワークアナライザを使って郡遅延特性(Group Delay)として測定できる。
群遅延の周波数特性が平坦でないと伝送波形の立ち上りエッジ/立ち下りエッジの位置がデータパターンに依存するため、結果的に符号間干渉ジッタになりアイパターンの開口部面積が狭くなり信号伝送に支障が生じる。
コモンモード・チョークを製造するメーカーは、郡遅延特性が平坦になるような材料と配線構造を採用しようとする。しかし、磁性体を使用する限り、郡遅延特性を平坦にすることは本質的に不可能であり、10Gbps以上の伝送速度では特に大きな問題になる。
EMIを抑制したい場合は伝送線路の信号入口側に、受信回路側でのペア内スキューを抑制したい場合は伝送線路の信号出口側に、それぞれコモンモード・チョークを配置する必要がある。両方とも必要であれば、コモンモード・チョークを二箇所に配置しなければならない。その場合、コモンモード・チョーク自体は比較的低損失であるが、接続パターン等のロスを含めると、超高速差動伝送では一箇所あたり−2〜−3dB程度の挿入損失を見込む必要がある。
コモンモード・チョークを実装するためには、基板表面層に配線パターンを配置する必要がある。このとき、多くの差動信号を扱う必要がある場合は、広い基板表面積を専有することになる。
複数の回路基板を相互接続するためのバックプレーンでは、多くの差動伝送配線が内層に配置される。内層に配置された差動伝送路に表面実装型のコモンモード・チョークを組み込むには、層間接続用のスルーホールと部品実装用パッドを表面層に追加する必要があるため、基板面積を消費し、伝送特性が劣化する問題がある。
特開2005−64976公報 特開2012−227887公報 特開2011−71710公報
Wei Zhuang, Yongrong Shi, Wanchun Tang and Yafei Dai,"Common-Mode Suppression Design for Gigahertz Differential Signals Based on C-Slot line", Progress In Electromagnetics Research C, Vol. 61, page17-26, 2016 Jordi Naqui, Armando Fernandez-Prieto, Miguel Duran-Sindreu, Francisco Mesa, Jesus Martel, Francisco Medina, and Ferran Martin,"Common-Mode Suppression in Micro strip Differential Lines by Means of Complementary Split Ring Resonators: Theory and Applications", IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES, VOL.60, NO. 10, OCTOBER 2012
<差動伝送配線に装備する同相除去フィルタに望まれる機能>
(1)内層に配置された差動伝送配線に対しても適用可能なこと。
(2)カットオフ周波数がなく、高速伝送可能なこと。
(3)差動信号に対する挿入損失を増加させず同相信号成分のみ除去できること。
(4)平坦な郡遅延特性を持つこと。
(5)最少の基板面積で実装できること。
(6)特殊なプロセスを必要とせず、安定して製造できること。
そこで、本発明の主な目的は、差動伝送線路の差動インピーダンスと同相インピーダンスとを独自に設定できる基板の配線構造を実現することにある。
本発明に係る配線基板は、差動信号を伝送する一対の信号線と、第一絶縁層と、前記一対の信号線に対向する位置に配置されたグラウンド又は電源に接続する第二導体パターンとに加え、少なくとも前記第一絶縁層を挟み前記一対の信号線に対向する位置で、面状かつ一枚からなり、前記第二導体パターンなど何処にも物理的に接続しない第一導体パターンを任意の層に配置したものである。
本発明は、一対の差動伝送線路に対向する位置に、物理的にどこにも接続しない第一導体パターンを装備することを特徴とする。第一導体パターンは差動インピーダンスに影響するが同相インピーダンスには影響しないという現象を利用することで、差動伝送路の差動インピーダンスと同相インピーダンスをそれぞれ独自に設定することを可能とする。
本発明において、差動インピーダンスは、一対の差動伝送線路と第一導体パターン間を隔てる第一絶縁層の厚さと、差動伝送線路の自己インダクタンス及び相互インダクタンスによって決定される。同相インピーダンスは、一対の差動伝送線路とグランドまたは電源に接続した第二導体パターン間を隔てる第二絶縁層の厚さと、差動伝送線路の自己インダクタンスによって定まる。
本発明において、伝送回路の差動インピーダンスを駆動回路の特性インピーダンスに一致させて、インピーダンスミスマッチによる伝送損失を少なくする一方、同相インピーダンスを伝送線路の特性インピーダンスより大幅に大きな値になるように基板構造を設計することで、同相信号に対する挿入損失を増大させることができる。これで、プリント基板の配線のみを使用して、同相信号除去フィルタ機能の高速差動伝送路への組み込みが完成する。
実施形態1の配線基板を示す分解斜視図である。 図1におけるII−II線断面を拡大して示す図である。 実施形態1における差動伝送の動作原理を説明する図である。 実施形態1の具体例についてのシミュレーションによる特性インピーダンスを示すグラフである。 実施形態2の配線基板を示す分解斜視図である。 図5におけるVI−VI線断面を拡大して示す図である。 実施形態2の具体例についてのシミュレーションによる特性インピーダンスを示すグラフである。 実施形態3の配線基板を示す分解斜視図である。 図8におけるIX-IX線断面を拡大して示す図である。 図8におけるX−X線断面を拡大して示す図である。 実施形態3の具体例についてのシミュレーションによる特性インピーダンスを示すグラフである。 実施形態4の配線基板を示す分解斜視図である。 図12におけるXIII−XIII線断面を拡大して示す図である。 図12におけるXIV−XIV線断面を拡大して示す図である。 実施形態4の具体例についてのシミュレーションによる特性インピーダンスを示すグラフである。 実施形態1の配線基板及び従来技術の配線基板についての実測によるインピーダンス特性を示すグラフである。 実施形態1の配線基板及び従来技術の配線基板についての実測による差動信号挿入損失及び同相信号挿入を示すグラフである。 実施形態1の配線基板及び従来技術の配線基板についての実測による同相信号除去性能を示すグラフである。 従来技術における差動伝送の動作原理(その1)を説明する図である。 従来技術における差動信号の動作原理(その2)を説明する図である。
まず、本発明の概要について説明する。以下、「GND」はグラウンドの略であり、「FP」はフローティング・プレートの略である。
非特許文献2では、GNDプレーンを部分的に切り欠いてスプリットリング共振器(CSRR)型フィルタを使ってコモンモードフィルタを構成する技術が開示されている。しかし、これは、本発明において使用しているFPパターンを追加する方法とは異なり、広い周波数範囲に渡って同相信号除去性能を得ることができない。
従来の差動伝送信号のGNDプレーンは、差動信号のインピーダンスプレーンとしての役割と、同相信号成分のミラー電流路の役割とを果たしている。これに対し、本発明は、差動信号成分のインピーダンスプレーンとして機能するFPパターンを設け、GNDプレーンの役割を同相信号成分のミラー電流の通路とすることで、差動インピーダンスと同相インピーダンスとをそれぞれ独立して制御する。
FPパターンをGNDに接続してもしなくても、差動インピーダンスは変化しない。したがって、差動インピーダンスは従来と同じ方法で計算できる。この事実は、実測によって確認できる。
同相インピーダンスは、信号線を配置した層からGNDプレーン又は電源プレーンまでの距離、及び、基材の誘電率等によって定まる。GNDプレーン又は電源プレーンと差動伝送区間とに挟まれる誘電体層を厚くすれば、同相インピーダンスは大きくなる。この構成において、GNDプレーン又は電源プレーンの位置は、差動インピーダンスにはほとんど影響しない。この事実は、実測によって確認できる。
以上の構造により、従来の差動伝送用配線における信号線の配線パターンを変えることなく、インピーダンスプレーンの構造を変えることで同相インピーダンスのみを大きくできる。すなわち、本発明は、チップ部品等を使用せず、基板の配線のみを使って、同相信号除去フィルタを構成する配線パターンの構造を提供するものである。
なお、同相インピーダンスを大きくすると、同相インピーダンスの不整合によって、伝送路の入口及び出口部分で同相信号の一部が反射するため、同相信号成分の挿入損失が大きくなる。ネットワークアナライザによって、同相信号の反射量がScc11として測定され、同相信号の挿入損失がScc21として測定される。
以下、添付図面を参照しながら、本発明を実施するための形態(以下「実施形態」という。)について説明する。なお、本明細書及び図面において、実質的に同一の構成要素については同一の符号を用いることにより、重複説明を省略する。図面に描かれた形状は、当業者が理解しやすいように描かれているため、実際の寸法及び比率とは必ずしも一致していない。
<実施形態1>
図1は、本実施形態1の配線基板を示す分解斜視図である。図2は、図1におけるII−II線断面を拡大して示す図であり、図1における各層を積み重ねた状態を示す。
図1及び図2に示すように、本実施形態1の配線基板10は、差動信号を伝送する一対の信号線(11a,11b)と、第一絶縁層(12)と、一対の信号線(11a,11b)に対向する位置に配置され物理的にどこにも接続しない第一導体パターン(13)と、第二絶縁層(14)と、第二絶縁層(14)を挟んでグラウンド又は電源に接続する第二導体パターン(15)と、を備え、一対の信号線(11a,11b)、第一絶縁層(12)、第一導体パターン(13)、第二絶縁層(14)、及び、第二導体パターン(15)が積層されたものである。そして、配線基板10は、一対の信号線(11a,11b)、第一絶縁層(12)、第一導体パターン(13)、第二絶縁層(14)、及び、第二導体パターン(15)を、この順に積層する。
本実施形態1では、「一対の信号線」の一例として伝送路(11a,11b)、「第一絶縁層」の一例として絶縁層(12)、「第一導体パターン」の一例としてFPパターン(13)、「第二絶縁層」の一例として絶縁層(14)、「第二導体パターン」の一例としてグラウンド電位に接続されるGNDプレーン(15)、をそれぞれ採り上げる。伝送路(11a,11b)は信号層(11)に形成されている。
換言すると、絶縁層(12)の下面かつ絶縁層14の上面の全体にFPパターン(13)が形成され、絶縁層(14)の下面の全体にGNDプレーン(15)が形成されている。配線基板(10)の各層の材質は、一般的な配線基板又は多層配線基板のそれらに準ずる。配線基板(10)の製造方法は、一般的な配線基板又は多層配線基板の製造方法に準ずる。配線基板(10)は、マイクロストリップラインで構成した同相信号除去フィルタ機能を有する。 なお、伝送路(11a,11b)は複数対としてもよいし、配線基板(10)の各層は複数層からなるとしてもよい。
配線基板(10)の絶縁層の材質は、例えば、合成樹脂、又はセラミックスなどである。合成樹脂としては、例えば、ガラスエポキシ樹脂、ガラスポリイミド樹脂、フッ素樹脂などが挙げられる。配線基板(10)の導体は、例えば金属箔などであり、より具体的な例として銅箔などが挙げられる。ここで、ガラスエポキシ樹脂及び銅箔からなる配線基板(10)の製造方法の一例について説明する。まず、ガラス繊維からなる基材にエポキシ樹脂の前駆体を含浸させ、このエポキシ樹脂前駆体を所定の温度で熱硬化させることにより、絶縁層を得る。導体パターンは、ガラスエポキシ樹脂から成る樹脂シート上に、所定の形状に加工した銅箔を転写し、銅箔が転写された樹脂シートを積層して接着剤で接着することによって形成する。また、樹脂シートに形成した貫通孔の内面には、導体ペーストの印刷又はめっき法によって金属を被着形成するか、貫通孔内に金属を充填する。このような導体は、例えば金属箔又は金属柱を樹脂成形によって一体化させたり、スパッタリング法、蒸着法等を用いて被着させたりすることで形成される。
本実施形態1において、GNDプレーン(15)の配置が同相インピーダンスを決定する要因となる。GNDプレーン(15)は、回路構成のうえで用いているが、必ずしも基板上に形成する必要はなく、シールドボックス等をGNDリターンとして使用してもよい。 また、「物理的にどこにも接続しない」は、「電気的にどこにも接続しない」、「物理的にどこにも電気接続しない」又は「電気的にフローディングである」などと言い換えてもよい。
次に、従来技術における差動伝送の動作原理について説明し、続いて本実施形態1における差動伝送の動作原理について説明する。
図19は、従来技術の差動伝送における信号伝播を示す。図19では、送信端(51)→送信側ドライバ(52)→伝送路(11a,11b)→受信側レシーバ(53)→受信端(54)、と信号が伝わる。
送信端(51)で入力信号を受けとった送信側ドライバ(52)は、波形の切り替わりのタイミングが同じで極性が反転した差動信号(59a、59b)を、それぞれ伝送路(11a,11b)に伝達する。伝送路(11a,11b)は互いに近接して配置され、電磁結合している。伝送路(11a,11b)を流れる電流により伝送路(11a,11b)の周囲に磁界(55)が励起され、励起された磁界(55)により電界(56,57)が励起され、電磁界(55,56、57)が伝送路(11a,11b)に沿って伝播する(58)。発生した電磁界の同相信号成分(57)は、伝送路(11a,11b)を流れる電流とは逆極性のミラー電流(60)をGNDプレーン(15)内に励起する。
差動信号(59a,59b)は、伝送路(11a,11b)どうしの電磁結合によって信号を伝達できるため、GNDプレーン(15)が無くとも伝送は可能である。(ただしGND配線は必要)。GNDプレーン(15)が無い場合、送信側ドライバ(52)と受信側レシーバ(53)との間を接続するGNDインダクタンスが大きくなり、同相インピーダンスは数百Ω以上となる。
伝送路(11a,11b)の差動インピーダンスは、伝送路(11a,11b)とGNDプレーン(15)との電磁結合によって定まる。伝送路(11a,11b)を流れる差動信号成分に対するミラー電流は、GNDプレーン(15)表面で打ち消し合う。一方、伝送路(11a,11b)を流れる同相信号成分に対しては、GNDプレーン(15)に逆極性のミラー電流(60)が流れることにより、閉回路内の電流が0となるので、キルヒホッフの法則を満足する。
図20は、従来技術の差動伝送における信号電流とミラー電流との関係、及び、差動信号成分と同相信号成分との関係を示す。伝送路入力端(61a,61b)→伝送路(11a,11b)→伝送路出力端(62a,62b)と信号が伝わる。図20では、差動信号(59a)と差動信号(59b)との波形の切り替わりタイミングをずらして表示している。このとき、差動信号(59a)と差動信号(59b)との差が差動信号成分(63)の波形になり、差動信号(59a)と差動信号(59b)との和が同相信号成分(64)の波形になり、ミラー電流(60)は、それと逆極性となる。
図3は、本実施形態1の差動伝送における信号電流とミラー電流との関係、及び、差動信号成分と同相信号成分との関係を示す。まず、FPパターン(13)を伝送路(11a,11b)に対向する位置に設置する。そして、伝送路(11a,11b)とFPパターン(13)との間の絶縁層の厚さを調節することにより、所定の差動インピーダンスを定める。同相インピーダンスは、伝送路(11a,11b)とGNDプレーン(15)間の絶縁層の厚さを調整することにより、差動インピーダンスとは無関係に設定する。伝送路(11a,11b)を流れる差動信号成分の電界(56)に対するミラー電流はFPパターン(13)の表面で打消し合う。伝送路(11a,11b)を流れる同相信号成分の電界(57)に対しては、GNDプレーン(15)には逆極性のミラー電流(60)が流れることにより、閉回路内の電流が0となり、キルヒホッフの法則を満足する。
FPパターン(13)はどこにも接続されていないため、FPパターン(13)の内部電界は金属中の自由電子によって強制的に0になる。これは、内部電界が無くなるということではなく、金属内に勾配が0の極めて強力な電界が充満しているということである。このため、FPパターン(13)内は電流が流れないので、FPパターン(13)では伝送路(11a,11b)上の同相信号成分が生成する電磁界との相互作用が起きない。FPパターン(13)の厚さは信号の波長に比べて非常に薄いので、光がアルミニウム箔を透過するのと同様、同相信号成分の電界(57)がFPパターン(13)を透過する。透過した同相信号成分の電界(57)は、GNDプレーン15に到達してミラー電流(60)を励起する。結果として、同相インピーダンスは伝送路(11a,11b)の自己インダクタンス、及び、伝送路(11a,11b)とGNDプレーン(15)との間の静電容量によって定まる。
次に、図3で説明した動作原理に基づき、より具体的な例を挙げて、本実施形態1について説明する。
図1及び図2に示すように、伝送路(11a,11b)を配置した信号層(11)に対向した位置(従来はGNDプレーンを配置した位置)に、絶縁層(12)を挟んでFPパターン(13)を設置する。そして、FPパターン(13)の外側に、絶縁層(14)を挟んでGNDプレーン(15)を配置する。絶縁層(12,14)の厚みを選ぶことにより、伝送路(11a,11b)の差動インピーダンスと同相インピーダンスとを個別に制御し、差動インピーダンスは所定の値に設定し、同相インピーダンスは差動インピーダンスよりも大きくなるように設定する。
伝送路(11a,11b)を基板に配線する方法は多数存在するので、代表的な例を挙げて実際の設計方法を説明する。
ここで、同相インピーダンスの表記方法について言及する。本明細書での同相インピーダンス表記は二本の伝送路のインピーダンスを加算して示している。この表記方法では、電磁結合がない差動信号線路それぞれのシングルエンド動作のインピーダンスが50Ωの場合、同相インピーダンスと差動インピーダンスは、共に100Ωとなる。この表記方法であれば、差動インピーダンスと同相インピーダンスとを直接比較でき、直感的に理解しやすい。
一般的な表記方法では、2本の信号ラインを並列接続したものとして同相インピーダンスを計算する方法が使われている。この表記方法では、電磁結合がない差動信号線路それぞれのシングルエンド動作のインピーダンスが50Ωの場合、差動インピーダンスが100Ω、同相インピーダンスは25Ωとなる。これは、ベクトルネットワークアナライザ(VNA)計測機で使われてきた表記方法である。
配線基板(10)の設計方法の一例を以下に記す。
○全長がマイクロストリップからなる差動伝送線路とする。
○絶縁層(12)の表面に伝送路(11a,11b)を配置する。
○絶縁層(12)を挟んでFPパターン(13)を配置する。
○FPパターン(13)は物理的にどこにも接続しないフローティング状態とする。
○更に絶縁層(14)を挟んでGNDプレーン(15)を配置する。
図4は、実施形態1の具体例についてのシミュレーションによる特性インピーダンスを示すグラフである。配線基板(10)は、マイクロストリップラインに同相除去フィルタ機能を実装したものであり、シミュレーションモデルは次のように作成した。
図1に示すパラメータを、W=0.08mm、t=0.035mm、H1=0.2mm、H2=0.2mm、Gap=0.18mm、L=15mm、とした。ここで、Wは伝送路(11a,11b)の幅、tは伝送路(11a,11b)の厚み、H1は絶縁層(12)の厚み、H2は絶縁層(14)の厚み、Gapは伝送路(11a,11b)間の隙間、Lは伝送路(11a,11b)の長さである。絶縁層(12,14)の比誘電率(Er)は4.3とした。
図4は、TDR(Time Domain Reflectometry)法のシミュレーション結果であり、横軸が時間(ns)、縦軸がインピーダンス(Ω)、実線が差動インピーダンス、破線が同相インピーダンスを表示する。図4から明らかなように、差動インピーダンスに比べて同相インピーダンスがかなり大きくなっており、マイクロストリップラインにおいて同相除去フィルタ機能が実装できたことを確認できる。
<実施形態2>
図5は、本実施形態2の配線基板を示す分解斜視図である。図6は、図5におけるVI-VI線断面を拡大して示す図であり、図5における各層を積み重ねた状態を示す。
図5及び図6に示すように、本実施形態2の配線基板(20)は、差動信号を伝送する一対の信号線(21a,21b)と、第一絶縁層(22,27)と、一対の信号線(21a,21b)に対向する位置に配置され物理的にどこにも接続しない第一導体パターン(23,26)と、第二絶縁層(24)と、第二絶縁層(24)を挟んでグラウンド又は電源に接続する第二導体パターン(25)と、を備え、一対の信号線(21a,21b)、第一絶縁層(22,27)、第一導体パターン(23,26)、第二絶縁層(24)、及び、第二導体パターン(25)が積層されたものである。そして、配線基板20は、第一導体パターン(23,26)として一個目と二個目とを備え、第一絶縁層(22,27)として一個目と二個目とを備え、一個目の第一導体パターン(26)、一個目の第一絶縁層(27)、一対の信号線(21a,21b)、二個目の第一絶縁層(22)、二個目の第一導体パターン(23)、第二絶縁層(24)、及び、第二導体パターン(25)を、この順に積層する。
本実施形態2では「一対の信号線」の一例として伝送路(21a,21b)、「二個目の第一絶縁層」の一例として絶縁層(22)、「二個目の第一導体パターン」の一例としてFPパターン(23)、「第二絶縁層」の一例として絶縁層(24)、「第二導体パターン」の一例としてグラウンド電位に接続されるGNDプレーン(25)、「一個目の第一導体パターン」の一例としてFPパターン(26)、「一個目の第二絶縁層」の一例として絶縁層(27)をそれぞれ採り上げる。伝送路(21a,21b)は信号層(21)に形成する。
換言すると、絶縁層(27)の上面の全体にFPパターン(26)を形成し、絶縁層(22)の下面かつ絶縁層(24)の上面の全体にFPパターン(23)を形成する。絶縁層(24)の下面の全体にGNDプレーン(25)を形成する。配線基板20の各層の材質は、一般的な配線基板又は多層配線基板のそれらに準ずる。配線基板20の製造方法は、一般的な配線基板又は多層配線基板の製造方法に準ずる。配線基板20は、ストリップラインで構成した同相信号除去フィルタ機能を有する。伝送路(21a,21b)は複数対としてもよいし、配線基板(20)の各層は複数層からなるとしてもよい。
配線基板20の設計方法の一例を以下に記す。
○全長がストリップラインからなる差動伝送線路とする。
○伝送路(21a,21b)の両側にそれぞれ絶縁層(22,27)を挟んでFPパターン(23,26)を配置する。
○FPパターン(23,26)は物理的にどこにも接続しないフローティング状態とする。
○FPパターン(23)に対し絶縁層(24)を挟んでGNDプレーン(25)を配置する。
図7は、実施形態2の具体例についてのシミュレーションによる特性インピーダンスを示すグラフである。配線基板(20)は、ストリップラインに同相除去フィルタ機能を実装したものであり、そのシミュレーションモデルは次のように作成した。図5に示すパラメータは、W=0.08mm、t=0.035mm、H1=H2==H3=0.2mm、Gap=0.36mm、L=15mmとした。ここで、Wは伝送路(21a,21b)の幅、tは伝送路(21a,21b)の厚み、H1は絶縁層(27)の厚み、H2は絶縁層(22)の厚み、H3は絶縁層(24)の厚み、Gapは伝送路(21a,21b)どうしの隙間の距離、Lは伝送路(21a,21b)の長さである。絶縁層(22,24,27)の比誘電率(Er)は4.3とした。
図7は、TDR法のシミュレーション結果であり、横軸が時間(ns)、縦軸がインピーダンス(Ω)、実線が差動インピーダンス、破線が同相インピーダンスを表示する。図7から明らかなように、差動インピーダンスに比べて同相インピーダンスがかなり大きくなっており、ストリップラインに同相除去フィルタ機能が実装できたことを確認できる。本実施形態2のその他の構成、作用及び効果は、実施形態1のそれらと同様である。
<実施形態3>
図8は実施形態3の配線基板を示す分解斜視図である。図9は図8におけるIX-IX線断面を拡大して示す図である。図10は、図8におけるX−X線断面を拡大して示す図である。図9及び図10は、図8における各層を積み重ねた状態を示す。
図8乃至図10に示すように、本実施形態3の配線基板(30)は、差動信号を伝送する一対の信号線(31a,31b)と、差動インピーダンスを決める第一絶縁層(32)及び第二絶縁層(34)と、一対の信号線(31a,31b)に対向する位置に配置され物理的にどこにも接続しない第一導体パターン(33)と、第一絶縁層(32)を挟んでグラウンド又は電源に接続する2組の第二導体パターン(35、37)と第二絶縁層(34、36)を備えている。
一対の信号線(31a,31b)を配置した層(31)、第一絶縁層(32)、一個目の第二導体パターン(35)、一個目の第二絶縁層(34)、第一導体パターン(33)、二個目の第二絶縁層(36)、二個目の第二導体パターン(37)の順に積層する。
配線基板30の一対の信号線(31a,31b)の両端部(311,312)は非結合差動配線、中央部(313)は結合差動配線となっている。一個目及び二個目の第二導体パターン(35,37)は、一対の信号線(31a,31b)の中央部(313)に対向する部分に穴(351,371)を開け、この穴に対向する位置に、穴と同一形状の第一導体パターン(33)を設置する。配線基板(30)の各層は、平面視して、中央部(321)と中央部(321)を取り囲む周辺部(322)とに分けられる。
伝送路(31a,31b)は、GND接続パターン(31c)とともに、信号層(31)に形成する。配線基板(30)は、その四隅に2個の貫通スルーホール(38)が形成されている。貫通スルーホール(38)によって、GND接続パターン(31c)及びGNDプレーン(35,37)を電気的に接続する。また、配線基板(30)は、シールドボックス(39)内に収容され、GND接続パターン(31c)とシールドボックス(39)は電気的に接続する。
一対の信号線(31a,31b)の周辺部(311,312)のインピーダンスは信号線の線幅(W)と、第一絶縁層(32)の厚みによって同相インピーダンスと差動インピーダンスが定まる。
中央部(313)の差動インピーダンスは、一対の信号線(31a,31b)の間隔(Gap1)と第一絶縁層(32)と一個目の第2絶縁層(34)の厚さの合計(H1+H2)で定まる。間隔(Gap1)が近いほど、電磁結合度が増加し、差動インピーダンスは低下する。絶縁層が厚くなれば、静電容量が減少し、差動インピーダンスは増加する。
外部シールドボックス(39)は、一対の信号線(31a,31b)の中央部(313)に対する同相信号成分に対するインピーダンスプレーンとして機能する。
本実施形態3では、「一対の信号線」の一例として伝送路(31a,31b)、「第一絶縁層」の一例として絶縁層(32)、「第一導体パターン」の一例としてFPパターン(33)、「一個目の第二絶縁層」の一例として絶縁層(34)、「一個目の第二導体パターン」の一例としてグラウンド電位に接続されるGNDプレーン(35)、「二個目の第二絶縁層」の一例として絶縁層(36)、「二個目の第二導体パターン」の一例としてグラウンド電位に接続されるGNDプレーン(37)、をそれぞれ採り上げる。
配線基板(30)の各層の材質は、一般的な配線基板又は多層配線基板のそれらに準ずる。配線基板(30)の製造方法は、一般的な配線基板又は多層配線基板の製造方法に準ずる。配線基板(30)は、非結合差動伝送路と結合差動伝送路が混在する配線構成であって、同相信号除去フィルタ機能を有する。なお、伝送路(31a,31b)は複数対としてもよいし、配線基板(30)の各層は複数層からなるとしてもよい。
配線基板30の設計方法の一例を以下に記す。
○マイクロストリップラインからなる差動伝送線路とする。
○伝送路(31a,31b)は、両端部分(311,312)の線間距離を離し、中間部分(313)の線間距離を近づける。
○伝送路(31a,31b)の線幅Wは全長に渡って一定のままとする。
○絶縁層(32)を挟んでGNDプレーン(35)を設置する。GNDプレーン(35)は、線間距離を近づけた中間部分(331)に対向するパターンをくりぬいた枠状にする。
○絶縁層(32)の厚みを例えば0.2mmとし、線幅Wがシングルエンド動作のとき、例えば50Ωになるよう設定する
○絶縁層(34)を挟んでFPプレーン(33)を設置する。FPプレーン(33)は、GNDプレーン(35)のくりぬかれた部分に対向する島状パターンにする。
○絶縁層(34)の厚みを例えば0.2mmとし、絶縁層(32)と絶縁層(34)との厚みを合計した厚みに対して、線幅Wの配線の差動インピーダンスが例えば100Ωになるよう線間距離を設定する。
○絶縁層(36)を挟んでGNDプレーン(37)を設置する。GNDプレーン(37)は、中間部分(313)に対向するパターンをくりぬいた枠状であり、外部コネクタのGNDとの接続用である。
○貫通スルーホール(38)を使って、二枚のGNDプレーン(35,37)とGND接続用パターン(31c)とを接続する。
図11は、実施形態3の具体例についてのシミュレーションによる特性インピーダンスを示すグラフである。配線基板(30)は、非結合差動伝送路と結合差動伝送路が混在する配線に同相除去フィルタ機能を実装したものであり、そのシミュレーションモデルは次のように作成した。
図8に示すパラメータは、W=0.33mm、t=0.035mm、H1=H2=H3=0.2mm、Gap1=0.18mm、Gap2=4.0mm、L1=30mm、L2=10mmとした。ここで、Wは伝送路(31a,31b)の幅、tは伝送路(31a,31b)の厚み、H1は絶縁層(32)の厚み、H2は絶縁層(34)の厚み、H3は絶縁層(36)の厚み、Gap1は中央部(313)における伝送路(31a,31b)間の距離、Gap2は周囲部(311,312)における伝送路(31a,31b)の隙間、L1は配線基板30の全長、L2はGNDプレーン(35,37)の長さ方向の間隙長である。絶縁層(32,34,36)の比誘電率(Er)は4.3とした。
図11は、TDR法のシミュレーション結果であり、横軸が時間(ns)、縦軸がインピーダンス(Ω)、実線が差動インピーダンス、破線が同相インピーダンスを表示する。図11から明らかなように、差動インピーダンスに比べて同相インピーダンスがかなり大きくなっており、非結合差動伝送路と結合差動伝送路とが混在する配線に同相除去フィルタ機能が実装できたことを確認できる。本実施形態3のその他の構成、作用及び効果は、実施形態1及び実施形態2と同様である。
<実施形態4>
図12は、実施形態4の配線基板を示す分解斜視図である。図13は、図12におけるXIII−XIII線断面を拡大して示す図である。図14は、図12におけるXIV−XIV線断面を拡大して示す図である。図13及び図14は、図12における各層を積み重ねた状態を示す。
図12乃至図14に示すように、本実施形態4の配線基板(40)は、差動信号を伝送する一対の信号線(41a,41b)と、差動インピーダンスを決める第一絶縁層(42)を隔てて、中央部に枠状の穴(423)を明けた、グラウンド電位に接続される第二導体パターン(44)と、枠状の穴(423)の内側に物理的にどこにも接続しない第一導体パターン(43)を配置した両面配線基板で構成される。
本実施形態4では、「一対の信号線」の一例として伝送路(41a,41b)、「第一絶縁層」の一例として絶縁層(42)、「第一導体パターン」の一例としてFPパターン(43)、「第二導体パターン」の一例としてグラウンド電位に接続されるGNDプレーン(44)をそれぞれ採り上げる。GNDプレーン(44)とFPパターン(43)との隙間をO型スリット(423)と称する。
伝送路(41a,41b)は、GND接続パターン(41c)とともに、信号層(41)から形成されている。配線基板(40)は、その四隅に二個ずつ貫通スルーホール(45)が形成されている。貫通スルーホール(45)によって、GND接続パターン(41c)及びGNDプレーン(44)が電気的に接続されている。同一面上に形成されたFPパターン(43)とGNDプレーン(44)は、Gap2(47),Gap3(48)の間隙を有するO型スリットになっている。また、配線基板(40)は、シールドボックス(49)内に収容されている。配線基板(40)の各層は、平面視して中央部(421)とそれを取り囲む周辺部(422)とに分けられる。
換言すると、絶縁層(42)の下面の周辺部(422)にGNDプレーン(34)が枠状に形成され、絶縁層(42)の下面の中央部(421)にFPパターン(43)が島状に形成されている。配線基板(40)の各層の材質は、一般的な配線基板又は多層配線基板のそれらに準ずる。配線基板(40)の製造方法は、一般的な配線基板又は多層配線基板の製造方法に準ずる。配線基板(40)は、O型スリット(423)で構成した同相信号除去フィルタ機能を有する。
配線基板(40)の設計方法の一例を以下に記す。
○ マイクロストリップラインを使った差動伝送線路とする。
○ 絶縁層(42)の表面に伝送路(41a,41b)を配置する。
○ 伝送路(41a,41b)に対し、絶縁層(42)を挟んでFPパターン(43)とそれを囲むGNDプレーン(44)を配置する。
○ FPパターン(43)は物理的にどこにも接続しないフローティング状態とする
○ 伝送路(41a,41b)間の隙間であるGap1(46)は、伝送路(41a,41b)間の電磁界結合が多くなるよう接近させる。
○ O型スリット(423)の伝送路が交差するGap2(47)はインピーダンスの連続性が保てるよう狭く設定する。伝送路が交差しないGap3(48)はFPパターン(43)とGNDプレーン(44)間の静電結合が小さくなるように広く設定する。
図15は、実施形態4の具体例についてのシミュレーションによる特性インピーダンスを示すグラフである。配線基板(40)は、マイクロストリップラインを使った基板にGNDプレーンにO型スリットを形成することで、同相除去フィルタ機能を実装したものである。シミュレーションモデルのパラメータを以下に示す。
図12に示すパラメータは、W=0.3mm、t=0.035mm、H=0.2mm、Gap1=1.0mm、Gap2=0.15mm、Gap3=0.5mm、L1=9mm、L2=4mmとした。ここで、Wは伝送路(41a,41b)の幅、t(47)は伝送路(41a,41b)の厚み、Hは絶縁層(42)の厚み、Gap1(46)は伝送路(41a,41b)の間隔、Gap2(47)は伝送路(41a,41b)が交差する位置での中央部(421)のパターンと周辺部(422)のパターンとの間隔。Gap3(48)は伝送路(41a,41b)が交差しない位置での中央部のパターン(421)と周辺部のパターン(422)との隙間です。絶縁層(42)比誘電率(Er)は4.3とした。
図15は、TDR法のシミュレーション結果であり、横軸が時間(ns)、縦軸がインピーダンス(Ω)、実線が差動インピーダンス、破線が同相インピーダンスを表示する。図15から明らかなように、差動インピーダンスに比べて同相インピーダンスがかなり大きくなっており、Oスリット構造によってマイクロストリップラインに同相除去フィルタ機能が実装できたことを確認できる。本実施形態4のその他の構成、作用及び効果は、実施形態1〜3のそれらと同様である。
<実施例及び比較例>
実施例及び比較例の実測結果について以下に説明する。実施例は、実施形態1を適用した配線基板にケーブルを配線したものである。(すなわち同相信号除去フィルタ機能付基板を使用したケーブルアセンブリ) 比較例は、従来技術による配線基板にケーブルを配線したものである。(すなわちスルー接続基板を使用したケーブルアセンブリ)ケーブル長はいずれも1mである。
図16は、実施例及び比較例の実測値から得られたインピーダンス特性を示すグラフである。 この図から、本実施例と比較例を比較すると、差動インピーダンスは、ほとんど差がないが、本実施例の同相インピーダンスが比較例より大きくなることを確認できる。
図17は、実施例及び比較例についての実測による差動信号挿入損失及び同相信号挿入を示すグラフである。図18は、実施例及び比較例についての実測による同相信号除去性能(CMR)を示すグラフである。図17及び図18から、本実施例において、差動信号を減衰させることなく、同相信号を大幅に除去できることを確認できる。すなわち同相除去フィルタ機能が実装できたことを確認できる。
<本発明の効果>
本発明は、課題の欄において「差動伝送線路に装備する同相信号除去フィルタに望まれる機能」として掲げた全ての項目に対して、解決策を提供する。
(1)内層に配置された差動伝送線路に対しても適用可能なこと。
実施形態2で、ストリップラインを使用した差動伝送線路に同相信号成分除去フィルタ機能を付加する方法について解説した。これまでの技術では困難であった内層に配置された差動伝送線路に、極めて単純な方法で、同相信号成分除去フィルタ機能を組み込めることを示した。
(2)カットオフ周波数がなく、高速伝送可能なこと。
本発明によれば、同相信号成分除去フィルタ機能を付加してもカットオフ周波数が変化することはない。すなわち、同相信号成分除去機能を伝送線路の全周波数帯域に対して付加することが可能である。図18に示した実施例の測定結果では、10GHz(20Gbpsでの基本周波数)で−13dB、そこから20GHzまで−6dB以上の同相信号成分除去比(CMR)特性を示している。図16に示した比較例の測定結果においてレセプタクル及びコネクタプラグ部の同相インピーダンスが大きくなっているのは、コネクタ内の差動信号線間の電磁結合が大きくなっていることを示している。
(3)差動信号に対する挿入損失を増加させず同相信号成分のみ除去できる。
図16および図17に示す実施例の測定結果から、コモンモードフィルタ機能を組み込んでも、差動インピーダンスが変化せず、差動挿入損失(Sdd21)が変化しないことを確認できる。
(4)平坦な郡遅延特性を持つこと。
各実施形態において磁性体を使用しないことで、郡遅延特性による符号間干渉ジッタの発生を回避する。
(5)最少の基板面積で実装できること
FPパターンは差動伝送信号に対向する位置に設置するが、他の電源層、GND層、信号層等に設置することができるため、新たな専有面積を専有せずに同相信号成分除去フィルタ機能を実装することができる。
(6)特殊なプロセスを必要とせず、安定して製造できること。
同相信号成分除去フィルタ機能を実装するために、ファインパターンやスルーホールを追加する必要は無く、通常の製造プロセスを使って製造できる。
<基板設計上の効果>
離れた位置に設置された同軸コネクタ等から半導体チップ間に差動伝送信号を配線する場合、非結合差動配線と結合差動配線とを組み合わせて使用する。結合差動配線部ではペア線間の電磁結合によって差動インピーダンスが小さくなる効果を補正するため、パターン幅を狭くして配線する必要があった。
パターン幅の切り替わり部分ではエッジ効果の発生を避けるためにテーパー状にパターン幅を形成する必要があるため、パターン設計がきわめて面倒であった。実施形態3に示した構造では、信号線の幅を一定に保ったまま差動伝送線路を配置できるため、パターン設計が単純になり、ペア線それぞれの長さを完全に同じにすることが簡単に実現できるようになった。
また、線幅が細くなる部分は表皮効果が顕著になるため挿入損失が増加する。同じ線幅のまま配線すればこの問題を回避できる
<配線システムとしての効果>
本発明は、差動伝送線路そのものにコモンモードフィルタ機能を実装することによって、EMIの信号源そのものからのノイズ信号すなわち同相信号成分を取り除く。また、ペア内スキューが配線長に比例して増加することがなくなり、伝送距離の限界を押し広げることを可能とした。このことは、もはやペア内スキューが伝送速度限界の主たる制限要因でなくなることを意味する。
本発明は、システム設計上の自由度を大幅に広げることを可能にする。プリント配線基板の多層配線に、実施形態1〜4に示した技術や、本発明の基本原理にのっとった技術を、設計上の必要に合わせて組み合わせることにより、最適な回路設計を実現する手段を提供できる。
<その他>
以上、本発明を上記各実施形態に即して説明したが、本発明は、上記各実施形態の構成や動作にのみ限定されるものではなく、本発明の範囲内で当業者であればなし得ることが可能な各種変形及び修正を含むことはもちろんである。また、本発明には、上記各実施形態の構成の一部又は全部を相互に適宜組み合わせたものも含まれる。
換言すると、本発明は以下のようにまとめることもできる。
本発明は、差動信号成分を減衰させることなく同相信号成分を減衰できる同相信号除去フィルタ機能を有する差動伝送配線を、半導体部品やコネクタ等の電子部品を搭載した基板配線のみを使って実現するパターン設計方法を提供する。
メタル配線を使う差動伝送通信の動作限界を決める主な要因の一つがペア内スキューである。ペア内スキューの発生原因は、1組の差動伝送信号の配線長のばらつきや、伝送路の特性のばらつき、信号を駆動する集積回路の出力信号のばらつき等がある。10Gbpsを超える伝送速度では、従来使用されてきたコモンモード・チョークによる同相信号成分除去の性能が限界に達しており、これに代わる解決法が求められている。
本発明は、差動伝送信号の損失を増やすことなく、同相信号成分のみを除去する同相信号除去フィルタ機能を有する高速差動伝送線路を、配線パターンのみを使用して積層基板に形成することで、ペア内スキューの発生要因であった伝送路そのものにペア内スキューを抑制する機能を追加することでペア内スキューを削減し、高速差動伝送の伝送速度限界を拡張するとともに、EMIの発生を抑制する。
差動伝送線路の差動インピーダンスと同相インピーダンスとを独自に設定できる基板の配線構造を実現することで上記の課題を達成する。本発明により実現される同相信号除去フィルタ機能は広帯域であり、かつコモンモード・チョークのような部品を使用しないため、基板の内層に配線された差動伝送線路にも同相信号除去フィルタ機能を組み込むことが可能となる。また、コモンモード・チョークが磁性体を使用しているため、郡遅延が周波数特性を持ち、伝送信号の波形を歪めるため10Gbps以上での動作が困難であるという問題を、磁性体を使用しないことで回避している。
4種の具体的設計例と1種の実施例と比較例の実測結果を示した。
設計例1
配線基板10は、差動信号を伝送する一対の信号線(11a,11b)と、第一絶縁層(12)と、一対の信号線(11a,11b)に対向する位置に配置され物理的にどこにも接続しない第一導体パターン(13)と、第二絶縁層(14)と、第二絶縁層(14)を挟んでグラウンド又は電源に接続する第二導体パターン(15)と、を備え、一対の信号線(11a,11b)、第一絶縁層(12)、第一導体パターン(13)、第二絶縁層(14)、及び、第二導体パターン(15)を、この順に積層する。
本発明は、例えばLVDS(Low Voltage Differential Signal)などの差動インターフェースを用いた超高速差動伝送線路に好適に用いることができる。
<実施形態1>
10 配線基板
11 信号層
11a,11b 伝送路(一対の信号線)
12 絶縁層(第一絶縁層)
13 FPパターン(第一導体パターン)
14 絶縁層(第二絶縁層)
15 GNDプレーン(第二導体パターン)
<実施形態2>
20 配線基板
21 信号層
21a,21b 伝送路(一対の信号線)
22 絶縁層(二個目の第一絶縁層)
23 FPパターン(二個目の第一導体パターン)
24 絶縁層(第二絶縁層)
25 GNDプレーン(第二導体パターン)
26 FPパターン(一個目の第一導体パターン)
27 絶縁層(一個目の第一絶縁層)
<実施形態3>
30 配線基板
31 信号層
31a,31b 伝送路(一対の信号線)
31c GND接続パターン
311,312 非結合差動伝送区間
313 結合差動伝送区間
32 絶縁層(第一絶縁層)
321 中央部
322 周辺部
33 FPパターン(第一導体パターン)
34 絶縁層(一個目の第二絶縁層)
35 GNDプレーン(一個目の第二導体パターン)
36 絶縁層(二個目の第二絶縁層)
37 GNDプレーン(二個目の第二導体パターン)
38 貫通スルーホール
39 シールドボックス
311,312 両端部
351,371 穴
<実施形態4>
40 配線基板
41 信号層
41a,41b 伝送路(一対の信号線)
41c GND接続パターン
42 絶縁層(第一絶縁層)
421 中央部
422 周辺部
423 0型スリット
43 FPパターン(第一導体パターン)
44 GNDプレーン(第二導体パターン)
45 貫通スルーホール
47 伝送路が交差する中央部と周辺部の隙間
48 伝送路が交差しない中央部と周辺部の隙間
49 シールドボックス

Claims (3)

  1. 差動信号を伝送する一対の信号線と、第一絶縁層と、前記一対の信号線に対向する位置に配置されたグラウンド又は電源に接続する第二導体パターンとに加え、少なくとも前記第一絶縁層を挟み前記一対の信号線に対向する位置で、前記第二導体パターンなど何処にも物理的に接続しない第一導体パターンを任意の層に配置した、積層基板に形成した高速差動伝送線路であって、
    第二絶縁層を更に備え、
    前記第一導体パターンとして一個目と二個目とを備え、前記第一絶縁層として一個目と二個目とを備え、
    一個目の前記第一導体パターン、一個目の前記第一絶縁層、前記一対の信号線、二個目の前記第一絶縁層、二個目の前記第一導体パターン、前記第二絶縁層、及び、前記第二導体パターンがこの順に積層された、
    積層基板に形成した高速差動伝送線路。
  2. 差動信号を伝送する一対の信号線と、第一絶縁層と、前記一対の信号線に対向する位置に配置されたグラウンド又は電源に接続する第二導体パターンとに加え、少なくとも前記第一絶縁層を挟み前記一対の信号線に対向する位置で、前記第二導体パターンなど何処にも物理的に接続しない第一導体パターンを任意の層に配置した、積層基板に形成した高速差動伝送線路であって、
    第二絶縁層を更に備え、
    前記第二導体パターンとして一個目と二個目とを備え、前記第二絶縁層として一個目と二個目とを備え、
    前記一対の信号線は、両端部が非結合差動配線、中央部が結合差動配線となっており、
    一個目及び二個目の前記第二導体パターンは、前記一対の信号線の前記中央部に対向する部分に穴が開けられ、
    前記第一導体パターンは、前記一対の信号線の前記中央部に対向する部分にのみ配置され、
    前記一対の信号線、前記第一絶縁層、一個目の前記第二導体パターン、一個目の前記第二絶縁層、前記第一導体パターン、二個目の前記第二絶縁層、及び、二個目の前記第二導体パターンがこの順に積層された、
    積層基板に形成した高速差動伝送線路。
  3. 差動信号を伝送する一対の信号線と、第一絶縁層と、前記一対の信号線に対向する位置に配置されたグラウンド又は電源に接続する第二導体パターンとに加え、少なくとも前記第一絶縁層を挟み前記一対の信号線に対向する位置で、前記第二導体パターンなど何処にも物理的に接続しない第一導体パターンを任意の層に配置した、積層基板に形成した高速差動伝送線路であって、
    前記第一導体パターンは、前記一対の信号線の中央部に対向する位置に島状に配置され、
    前記第二導体パターンは、前記第一導体パターンと同じ層に、前記第一導体パターンを取り囲むように配置され、
    前記一対の信号線、前記第一絶縁層、並びに、同じ層に配置された前記第一導体パターン及び前記第二導体パターンがこの順に積層された、
    積層基板に形成した高速差動伝送線路。
JP2018138914A 2018-07-24 2018-07-24 積層基板に形成した高速差動伝送線路 Active JP6892126B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018138914A JP6892126B2 (ja) 2018-07-24 2018-07-24 積層基板に形成した高速差動伝送線路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018138914A JP6892126B2 (ja) 2018-07-24 2018-07-24 積層基板に形成した高速差動伝送線路

Publications (2)

Publication Number Publication Date
JP2020017830A JP2020017830A (ja) 2020-01-30
JP6892126B2 true JP6892126B2 (ja) 2021-06-18

Family

ID=69581578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018138914A Active JP6892126B2 (ja) 2018-07-24 2018-07-24 積層基板に形成した高速差動伝送線路

Country Status (1)

Country Link
JP (1) JP6892126B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112601345A (zh) * 2020-12-08 2021-04-02 深圳市卡卓无线信息技术有限公司 一种印刷电路板及电子设备
CN114976609B (zh) * 2021-02-26 2024-04-12 华为技术有限公司 一种印刷电路板及电子设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1376747A3 (en) * 2002-06-28 2005-07-20 Texas Instruments Incorporated Common mode rejection in differential pairs using slotted ground planes
JP5180634B2 (ja) * 2007-04-24 2013-04-10 パナソニック株式会社 差動伝送線路
JP2011010209A (ja) * 2009-06-29 2011-01-13 Nec Corp 差動信号線路及び配線基板
JP5297432B2 (ja) * 2010-09-28 2013-09-25 旭化成エレクトロニクス株式会社 伝送線路および伝送装置
JP6299445B2 (ja) * 2014-06-04 2018-03-28 日立金属株式会社 コネクタ付きケーブル及びコネクタ

Also Published As

Publication number Publication date
JP2020017830A (ja) 2020-01-30

Similar Documents

Publication Publication Date Title
JP4371065B2 (ja) 伝送線路、通信装置及び配線形成方法
TWI407461B (zh) 共模雜訊濾波電路、共模雜訊濾波元件及共模雜訊濾波結構
EP2979321B1 (en) A transition between a siw and a waveguide interface
JP5393786B2 (ja) コモンモードフィルタ
JP2010530690A (ja) 高い帯域幅の信号を3次元分配するためのインピーダンス管理されたコプレーナ導波路システム
JP5983780B2 (ja) プリント配線基板、電子機器及び配線接続方法
JP6388667B2 (ja) 差動データ信号を送信するための装置及び方法
US20140022030A1 (en) Signal transmission circuit and signal transmission cell thereof
TWI780512B (zh) 具有與電磁吸收材料耦合之短柱的印刷電路板
US9814131B2 (en) Interconnection substrate
TWI692145B (zh) 共模訊號吸收器及其等效電路
JP6892126B2 (ja) 積層基板に形成した高速差動伝送線路
JP2015056719A (ja) 多層配線基板
US11870124B2 (en) Balance-unbalance conversion apparatus, communications device, and communications system
EP1568099B1 (en) A circuit that taps a differential signal
Tong Pcb materials and design requirements for 5g systems
US7432776B2 (en) Dielectric-filled transmission lines
CN108666720A (zh) 小型化超宽带共模噪声抑制电路
TWM599507U (zh) 使用串列環形地平面結構之寬頻共模抑制濾波裝置
Shiue et al. Significant reduction of common-mode noise in weakly coupled differential serpentine delay microstrip lines using different-layer-routing-turned traces
Chuang et al. A new common-mode EMI suppression technique for GHz differential signals crossing slotted reference planes
JP6452332B2 (ja) プリント回路板
Lin et al. A broadband filter design for common-mode noise suppression with multilayer mushroom structure in differential transmission line
JP2016207834A (ja) 印刷配線板
TWM596427U (zh) 寬頻步階式地平面結構之雜訊濾波裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200924

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210302

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210511

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210520

R150 Certificate of patent or registration of utility model

Ref document number: 6892126

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150