JP6892126B2 - 積層基板に形成した高速差動伝送線路 - Google Patents
積層基板に形成した高速差動伝送線路 Download PDFInfo
- Publication number
- JP6892126B2 JP6892126B2 JP2018138914A JP2018138914A JP6892126B2 JP 6892126 B2 JP6892126 B2 JP 6892126B2 JP 2018138914 A JP2018138914 A JP 2018138914A JP 2018138914 A JP2018138914 A JP 2018138914A JP 6892126 B2 JP6892126 B2 JP 6892126B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- conductor pattern
- pair
- differential
- signal lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
ここで、Vp=位相速度(mm/s)、c=真空中の光速(3.3ps/mm)、μs=比透磁率、Er=比誘電率である。
(1)内層に配置された差動伝送配線に対しても適用可能なこと。
(2)カットオフ周波数がなく、高速伝送可能なこと。
(3)差動信号に対する挿入損失を増加させず同相信号成分のみ除去できること。
(4)平坦な郡遅延特性を持つこと。
(5)最少の基板面積で実装できること。
(6)特殊なプロセスを必要とせず、安定して製造できること。
本発明において、差動インピーダンスは、一対の差動伝送線路と第一導体パターン間を隔てる第一絶縁層の厚さと、差動伝送線路の自己インダクタンス及び相互インダクタンスによって決定される。同相インピーダンスは、一対の差動伝送線路とグランドまたは電源に接続した第二導体パターン間を隔てる第二絶縁層の厚さと、差動伝送線路の自己インダクタンスによって定まる。
図1は、本実施形態1の配線基板を示す分解斜視図である。図2は、図1におけるII−II線断面を拡大して示す図であり、図1における各層を積み重ねた状態を示す。
○全長がマイクロストリップからなる差動伝送線路とする。
○絶縁層(12)の表面に伝送路(11a,11b)を配置する。
○絶縁層(12)を挟んでFPパターン(13)を配置する。
○FPパターン(13)は物理的にどこにも接続しないフローティング状態とする。
○更に絶縁層(14)を挟んでGNDプレーン(15)を配置する。
図5は、本実施形態2の配線基板を示す分解斜視図である。図6は、図5におけるVI-VI線断面を拡大して示す図であり、図5における各層を積み重ねた状態を示す。
○全長がストリップラインからなる差動伝送線路とする。
○伝送路(21a,21b)の両側にそれぞれ絶縁層(22,27)を挟んでFPパターン(23,26)を配置する。
○FPパターン(23,26)は物理的にどこにも接続しないフローティング状態とする。
○FPパターン(23)に対し絶縁層(24)を挟んでGNDプレーン(25)を配置する。
図8は実施形態3の配線基板を示す分解斜視図である。図9は図8におけるIX-IX線断面を拡大して示す図である。図10は、図8におけるX−X線断面を拡大して示す図である。図9及び図10は、図8における各層を積み重ねた状態を示す。
○マイクロストリップラインからなる差動伝送線路とする。
○伝送路(31a,31b)は、両端部分(311,312)の線間距離を離し、中間部分(313)の線間距離を近づける。
○伝送路(31a,31b)の線幅Wは全長に渡って一定のままとする。
○絶縁層(32)を挟んでGNDプレーン(35)を設置する。GNDプレーン(35)は、線間距離を近づけた中間部分(331)に対向するパターンをくりぬいた枠状にする。
○絶縁層(32)の厚みを例えば0.2mmとし、線幅Wがシングルエンド動作のとき、例えば50Ωになるよう設定する
○絶縁層(34)を挟んでFPプレーン(33)を設置する。FPプレーン(33)は、GNDプレーン(35)のくりぬかれた部分に対向する島状パターンにする。
○絶縁層(34)の厚みを例えば0.2mmとし、絶縁層(32)と絶縁層(34)との厚みを合計した厚みに対して、線幅Wの配線の差動インピーダンスが例えば100Ωになるよう線間距離を設定する。
○絶縁層(36)を挟んでGNDプレーン(37)を設置する。GNDプレーン(37)は、中間部分(313)に対向するパターンをくりぬいた枠状であり、外部コネクタのGNDとの接続用である。
○貫通スルーホール(38)を使って、二枚のGNDプレーン(35,37)とGND接続用パターン(31c)とを接続する。
図12は、実施形態4の配線基板を示す分解斜視図である。図13は、図12におけるXIII−XIII線断面を拡大して示す図である。図14は、図12におけるXIV−XIV線断面を拡大して示す図である。図13及び図14は、図12における各層を積み重ねた状態を示す。
○ マイクロストリップラインを使った差動伝送線路とする。
○ 絶縁層(42)の表面に伝送路(41a,41b)を配置する。
○ 伝送路(41a,41b)に対し、絶縁層(42)を挟んでFPパターン(43)とそれを囲むGNDプレーン(44)を配置する。
○ FPパターン(43)は物理的にどこにも接続しないフローティング状態とする
○ 伝送路(41a,41b)間の隙間であるGap1(46)は、伝送路(41a,41b)間の電磁界結合が多くなるよう接近させる。
○ O型スリット(423)の伝送路が交差するGap2(47)はインピーダンスの連続性が保てるよう狭く設定する。伝送路が交差しないGap3(48)はFPパターン(43)とGNDプレーン(44)間の静電結合が小さくなるように広く設定する。
実施例及び比較例の実測結果について以下に説明する。実施例は、実施形態1を適用した配線基板にケーブルを配線したものである。(すなわち同相信号除去フィルタ機能付基板を使用したケーブルアセンブリ) 比較例は、従来技術による配線基板にケーブルを配線したものである。(すなわちスルー接続基板を使用したケーブルアセンブリ)ケーブル長はいずれも1mである。
本発明は、課題の欄において「差動伝送線路に装備する同相信号除去フィルタに望まれる機能」として掲げた全ての項目に対して、解決策を提供する。
実施形態2で、ストリップラインを使用した差動伝送線路に同相信号成分除去フィルタ機能を付加する方法について解説した。これまでの技術では困難であった内層に配置された差動伝送線路に、極めて単純な方法で、同相信号成分除去フィルタ機能を組み込めることを示した。
本発明によれば、同相信号成分除去フィルタ機能を付加してもカットオフ周波数が変化することはない。すなわち、同相信号成分除去機能を伝送線路の全周波数帯域に対して付加することが可能である。図18に示した実施例の測定結果では、10GHz(20Gbpsでの基本周波数)で−13dB、そこから20GHzまで−6dB以上の同相信号成分除去比(CMR)特性を示している。図16に示した比較例の測定結果においてレセプタクル及びコネクタプラグ部の同相インピーダンスが大きくなっているのは、コネクタ内の差動信号線間の電磁結合が大きくなっていることを示している。
図16および図17に示す実施例の測定結果から、コモンモードフィルタ機能を組み込んでも、差動インピーダンスが変化せず、差動挿入損失(Sdd21)が変化しないことを確認できる。
各実施形態において磁性体を使用しないことで、郡遅延特性による符号間干渉ジッタの発生を回避する。
FPパターンは差動伝送信号に対向する位置に設置するが、他の電源層、GND層、信号層等に設置することができるため、新たな専有面積を専有せずに同相信号成分除去フィルタ機能を実装することができる。
同相信号成分除去フィルタ機能を実装するために、ファインパターンやスルーホールを追加する必要は無く、通常の製造プロセスを使って製造できる。
離れた位置に設置された同軸コネクタ等から半導体チップ間に差動伝送信号を配線する場合、非結合差動配線と結合差動配線とを組み合わせて使用する。結合差動配線部ではペア線間の電磁結合によって差動インピーダンスが小さくなる効果を補正するため、パターン幅を狭くして配線する必要があった。
本発明は、差動伝送線路そのものにコモンモードフィルタ機能を実装することによって、EMIの信号源そのものからのノイズ信号すなわち同相信号成分を取り除く。また、ペア内スキューが配線長に比例して増加することがなくなり、伝送距離の限界を押し広げることを可能とした。このことは、もはやペア内スキューが伝送速度限界の主たる制限要因でなくなることを意味する。
以上、本発明を上記各実施形態に即して説明したが、本発明は、上記各実施形態の構成や動作にのみ限定されるものではなく、本発明の範囲内で当業者であればなし得ることが可能な各種変形及び修正を含むことはもちろんである。また、本発明には、上記各実施形態の構成の一部又は全部を相互に適宜組み合わせたものも含まれる。
設計例1
配線基板10は、差動信号を伝送する一対の信号線(11a,11b)と、第一絶縁層(12)と、一対の信号線(11a,11b)に対向する位置に配置され物理的にどこにも接続しない第一導体パターン(13)と、第二絶縁層(14)と、第二絶縁層(14)を挟んでグラウンド又は電源に接続する第二導体パターン(15)と、を備え、一対の信号線(11a,11b)、第一絶縁層(12)、第一導体パターン(13)、第二絶縁層(14)、及び、第二導体パターン(15)を、この順に積層する。
10 配線基板
11 信号層
11a,11b 伝送路(一対の信号線)
12 絶縁層(第一絶縁層)
13 FPパターン(第一導体パターン)
14 絶縁層(第二絶縁層)
15 GNDプレーン(第二導体パターン)
<実施形態2>
20 配線基板
21 信号層
21a,21b 伝送路(一対の信号線)
22 絶縁層(二個目の第一絶縁層)
23 FPパターン(二個目の第一導体パターン)
24 絶縁層(第二絶縁層)
25 GNDプレーン(第二導体パターン)
26 FPパターン(一個目の第一導体パターン)
27 絶縁層(一個目の第一絶縁層)
<実施形態3>
30 配線基板
31 信号層
31a,31b 伝送路(一対の信号線)
31c GND接続パターン
311,312 非結合差動伝送区間
313 結合差動伝送区間
32 絶縁層(第一絶縁層)
321 中央部
322 周辺部
33 FPパターン(第一導体パターン)
34 絶縁層(一個目の第二絶縁層)
35 GNDプレーン(一個目の第二導体パターン)
36 絶縁層(二個目の第二絶縁層)
37 GNDプレーン(二個目の第二導体パターン)
38 貫通スルーホール
39 シールドボックス
311,312 両端部
351,371 穴
<実施形態4>
40 配線基板
41 信号層
41a,41b 伝送路(一対の信号線)
41c GND接続パターン
42 絶縁層(第一絶縁層)
421 中央部
422 周辺部
423 0型スリット
43 FPパターン(第一導体パターン)
44 GNDプレーン(第二導体パターン)
45 貫通スルーホール
47 伝送路が交差する中央部と周辺部の隙間
48 伝送路が交差しない中央部と周辺部の隙間
49 シールドボックス
Claims (3)
- 差動信号を伝送する一対の信号線と、第一絶縁層と、前記一対の信号線に対向する位置に配置されたグラウンド又は電源に接続する第二導体パターンとに加え、少なくとも前記第一絶縁層を挟み前記一対の信号線に対向する位置で、前記第二導体パターンなど何処にも物理的に接続しない第一導体パターンを任意の層に配置した、積層基板に形成した高速差動伝送線路であって、
第二絶縁層を更に備え、
前記第一導体パターンとして一個目と二個目とを備え、前記第一絶縁層として一個目と二個目とを備え、
一個目の前記第一導体パターン、一個目の前記第一絶縁層、前記一対の信号線、二個目の前記第一絶縁層、二個目の前記第一導体パターン、前記第二絶縁層、及び、前記第二導体パターンがこの順に積層された、
積層基板に形成した高速差動伝送線路。 - 差動信号を伝送する一対の信号線と、第一絶縁層と、前記一対の信号線に対向する位置に配置されたグラウンド又は電源に接続する第二導体パターンとに加え、少なくとも前記第一絶縁層を挟み前記一対の信号線に対向する位置で、前記第二導体パターンなど何処にも物理的に接続しない第一導体パターンを任意の層に配置した、積層基板に形成した高速差動伝送線路であって、
第二絶縁層を更に備え、
前記第二導体パターンとして一個目と二個目とを備え、前記第二絶縁層として一個目と二個目とを備え、
前記一対の信号線は、両端部が非結合差動配線、中央部が結合差動配線となっており、
一個目及び二個目の前記第二導体パターンは、前記一対の信号線の前記中央部に対向する部分に穴が開けられ、
前記第一導体パターンは、前記一対の信号線の前記中央部に対向する部分にのみ配置され、
前記一対の信号線、前記第一絶縁層、一個目の前記第二導体パターン、一個目の前記第二絶縁層、前記第一導体パターン、二個目の前記第二絶縁層、及び、二個目の前記第二導体パターンがこの順に積層された、
積層基板に形成した高速差動伝送線路。 - 差動信号を伝送する一対の信号線と、第一絶縁層と、前記一対の信号線に対向する位置に配置されたグラウンド又は電源に接続する第二導体パターンとに加え、少なくとも前記第一絶縁層を挟み前記一対の信号線に対向する位置で、前記第二導体パターンなど何処にも物理的に接続しない第一導体パターンを任意の層に配置した、積層基板に形成した高速差動伝送線路であって、
前記第一導体パターンは、前記一対の信号線の中央部に対向する位置に島状に配置され、
前記第二導体パターンは、前記第一導体パターンと同じ層に、前記第一導体パターンを取り囲むように配置され、
前記一対の信号線、前記第一絶縁層、並びに、同じ層に配置された前記第一導体パターン及び前記第二導体パターンがこの順に積層された、
積層基板に形成した高速差動伝送線路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018138914A JP6892126B2 (ja) | 2018-07-24 | 2018-07-24 | 積層基板に形成した高速差動伝送線路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018138914A JP6892126B2 (ja) | 2018-07-24 | 2018-07-24 | 積層基板に形成した高速差動伝送線路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020017830A JP2020017830A (ja) | 2020-01-30 |
JP6892126B2 true JP6892126B2 (ja) | 2021-06-18 |
Family
ID=69581578
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018138914A Active JP6892126B2 (ja) | 2018-07-24 | 2018-07-24 | 積層基板に形成した高速差動伝送線路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6892126B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112601345A (zh) * | 2020-12-08 | 2021-04-02 | 深圳市卡卓无线信息技术有限公司 | 一种印刷电路板及电子设备 |
CN114976609B (zh) * | 2021-02-26 | 2024-04-12 | 华为技术有限公司 | 一种印刷电路板及电子设备 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1376747A3 (en) * | 2002-06-28 | 2005-07-20 | Texas Instruments Incorporated | Common mode rejection in differential pairs using slotted ground planes |
JP5180634B2 (ja) * | 2007-04-24 | 2013-04-10 | パナソニック株式会社 | 差動伝送線路 |
JP2011010209A (ja) * | 2009-06-29 | 2011-01-13 | Nec Corp | 差動信号線路及び配線基板 |
JP5297432B2 (ja) * | 2010-09-28 | 2013-09-25 | 旭化成エレクトロニクス株式会社 | 伝送線路および伝送装置 |
JP6299445B2 (ja) * | 2014-06-04 | 2018-03-28 | 日立金属株式会社 | コネクタ付きケーブル及びコネクタ |
-
2018
- 2018-07-24 JP JP2018138914A patent/JP6892126B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2020017830A (ja) | 2020-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4371065B2 (ja) | 伝送線路、通信装置及び配線形成方法 | |
TWI407461B (zh) | 共模雜訊濾波電路、共模雜訊濾波元件及共模雜訊濾波結構 | |
EP2979321B1 (en) | A transition between a siw and a waveguide interface | |
JP5393786B2 (ja) | コモンモードフィルタ | |
JP2010530690A (ja) | 高い帯域幅の信号を3次元分配するためのインピーダンス管理されたコプレーナ導波路システム | |
JP5983780B2 (ja) | プリント配線基板、電子機器及び配線接続方法 | |
JP6388667B2 (ja) | 差動データ信号を送信するための装置及び方法 | |
US20140022030A1 (en) | Signal transmission circuit and signal transmission cell thereof | |
TWI780512B (zh) | 具有與電磁吸收材料耦合之短柱的印刷電路板 | |
US9814131B2 (en) | Interconnection substrate | |
TWI692145B (zh) | 共模訊號吸收器及其等效電路 | |
JP6892126B2 (ja) | 積層基板に形成した高速差動伝送線路 | |
JP2015056719A (ja) | 多層配線基板 | |
US11870124B2 (en) | Balance-unbalance conversion apparatus, communications device, and communications system | |
EP1568099B1 (en) | A circuit that taps a differential signal | |
Tong | Pcb materials and design requirements for 5g systems | |
US7432776B2 (en) | Dielectric-filled transmission lines | |
CN108666720A (zh) | 小型化超宽带共模噪声抑制电路 | |
TWM599507U (zh) | 使用串列環形地平面結構之寬頻共模抑制濾波裝置 | |
Shiue et al. | Significant reduction of common-mode noise in weakly coupled differential serpentine delay microstrip lines using different-layer-routing-turned traces | |
Chuang et al. | A new common-mode EMI suppression technique for GHz differential signals crossing slotted reference planes | |
JP6452332B2 (ja) | プリント回路板 | |
Lin et al. | A broadband filter design for common-mode noise suppression with multilayer mushroom structure in differential transmission line | |
JP2016207834A (ja) | 印刷配線板 | |
TWM596427U (zh) | 寬頻步階式地平面結構之雜訊濾波裝置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191016 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200915 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200924 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201023 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210302 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210511 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210520 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6892126 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |