JP4371065B2 - 伝送線路、通信装置及び配線形成方法 - Google Patents

伝送線路、通信装置及び配線形成方法 Download PDF

Info

Publication number
JP4371065B2
JP4371065B2 JP2005059017A JP2005059017A JP4371065B2 JP 4371065 B2 JP4371065 B2 JP 4371065B2 JP 2005059017 A JP2005059017 A JP 2005059017A JP 2005059017 A JP2005059017 A JP 2005059017A JP 4371065 B2 JP4371065 B2 JP 4371065B2
Authority
JP
Japan
Prior art keywords
wiring
area
transmission line
secure
characteristic impedance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005059017A
Other languages
English (en)
Other versions
JP2006245291A (ja
Inventor
和弘 柏倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2005059017A priority Critical patent/JP4371065B2/ja
Priority to US11/365,921 priority patent/US7446624B2/en
Priority to CNB200610059708XA priority patent/CN100556229C/zh
Publication of JP2006245291A publication Critical patent/JP2006245291A/ja
Application granted granted Critical
Publication of JP4371065B2 publication Critical patent/JP4371065B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0245Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09236Parallel layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727Varying width along a single conductor; Conductors or pads having different widths
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10189Non-printed connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Waveguides (AREA)

Description

本発明は、高速バックプレーン伝送に適用可能な伝送線路、通信装置、及び伝送線路の配線を形成する配線形成方法に関するものである。
インターネットの急速な普及により、IPネットワークを流れるデータ量が年々増大している。この膨大なデータ量を処理するためにIPスイッチルータ内部では高速な信号処理が行われている。以下、図1を参照しながら、IPスイッチルータの概略構成について説明する。
図1に示すように、IPスイッチの筐体内には、回線カード(1)、スイッチカード(2)などが収容されており、これらはバックプレーン(3)を介して電気的な接続がなされている。
外部からの回線信号は、光や電気で回線カード(1)に入り、スイッチカード(2)で経路を切り替え、別の回線カード(2)から外部に回線信号を転送することになる。
IPスイッチルータ内部では、回線カード(1)とスイッチカード(2)との間をバックプレーン(3)を介して信号が転送されるため、回線速度が速いほど、高速なバックプレーン伝送を行う必要がある。
なお、通信機器やサーバー等のバックプレーン伝送は、高速・高密度化の一途を辿っており、バックプレーンを接続するコネクタ端子も高密度になってきている。このような高密度のコネクタ端子間に配線を接続しようと試みると配線幅が細くなり、配線幅を広げられないという懸念材料がある。なお、図2に、配線幅の違いによる信号の減衰量を示す。なお、横軸は、周波数を示し、縦軸は、減衰量を示す。
図2に示す測定結果からも明らかなように、配線幅0.24mmの方が、配線幅0.12mmの方よりも信号の減衰量が小さいことが示されている。従って、図2に示すように、配線幅が小さくなるにつれて信号の減衰量が大きくなり、長距離伝送を行うことが困難となる。
なお、GHzを超えるような高速伝送では、配線パターンの誘電体損失、導体損失等の原因で信号が減衰するという問題が一般的に知られている。誘電体損失は、プリント基板を低損失基板にすることで改善することが可能となり、導体損失は、伝送線路を構成する配線パターンの配線幅を広げることで改善することが可能となる。従って、長距離伝送を行うためには、信号の減衰量を抑制するために、配線幅をできるだけ広く設計することになる。
なお、本発明より先に出願された技術文献として、線路の幅がテーパー状に変化する伝送線路において、中央導体と、この中央導体の両端にギャップを介して形成された2つのグランドとを備え、中央導体のテーパー部分の縁の形状を微分可能な曲線の形状とし、テーパー部分での高周波数信号の反射を低減し、特性インピーダンスを一定に保持することが可能な伝送線路が開示された文献がある(例えば、特許文献1参照)。
また、半導体チップと、このチップと電気的に接続された第1の幅部分及び外部に信号を導出する前記第1の幅部分より大なる第2の幅部分更には前記第1の幅から前記第2の幅までの両幅間に設けられたテーパ形状部分を有する端子とを設け、半導体パッケージ内における特性インピーダンスの不整合によって生じる反射を低減することが開示された文献がある(例えば、特許文献2参照)。
また、高速伝送を実現するためのプリント基板の伝送線路設計について開示された文献がある(例えば、非特許文献1参照)。
特開2003−163510号公報 特開平4−367258号公報 柏倉 和弘,他3名,"IPスイッチルータの高速伝送技術",NEC技報VOL.55 No.10 P55-58
なお、上記特許文献1の発明は、線路の幅がテーパー状に変化する伝送線路に関するものであるが、特許文献1の発明は、伝送線路の全領域で全てのインピーダンスが等しいことが前提となる発明であることから、インピーダンスの不整合を積極的に利用し、インピーダンスの変化を滑らかにすることについては何ら考慮されたものではない。
また、上記特許文献2の発明は、特性インピーダンスの不整合をインピーダンス勾配で吸収しようとしている発明であるが、伝送線路における信号の減衰特性については何ら考慮されたものではない。
本発明は、上記事情に鑑みてなされたものであり、インピーダンスの不整合により生じた反射を吸収すると共に、信号の減衰量を抑制することが可能な伝送線路、通信装置及び配線形成方法を提供することを目的とするものである。
かかる目的を達成するために、本発明は以下の特徴を有することとする。
<伝送線路>
本発明にかかる伝送線路は、
配線が複数形成されてなる伝送線路であって、
配線領域を確保することが困難な配線領域では、配線の配線幅を細く、且つ、配線の特性インピーダンスを所定の値に合わせて設計した配線が形成されており、
配線領域を確保することが困難な配線領域外では、
前記配線の配線幅、及び、配線と配線との配線間隔を段階的に広げるように設計し、前記配線の特性インピーダンスを所定の値から段階的に低減させた配線と、
前記配線の配線幅、及び、配線と配線との配線間隔を段階的に狭めるように設計し、前記配線の特性インピーダンスを所定の値まで段階的に増幅させた配線と、が形成されてなることを特徴とする。
<通信装置>
本発明にかかる通信装置は、
上記記載の伝送線路を有することを特徴とする。
<配線形成方法>
本発明にかかる配線形成方法は、
配線をプリント基板上に形成する配線形成方法であって、
配線領域を確保することが困難な配線領域では、配線の配線幅を細く、且つ、配線の特性インピーダンスを所定の値に合わせて設計した配線を前記プリント基板上に形成し、
配線領域を確保することが困難な配線領域外では、
前記配線の配線幅、及び、配線と配線との配線間隔を段階的に広げるように設計し、前記配線の特性インピーダンスを所定の値から段階的に低減させた配線と、
前記配線の配線幅、及び、配線と配線との配線間隔を段階的に狭めるように設計し、前記配線の特性インピーダンスを所定の値まで段階的に増幅させた配線と、を前記プリント基板上に形成することを特徴とする。
本発明によれば、インピーダンスの不整合により生じた反射を吸収すると共に、信号の減衰量を抑制することが可能となる。
まず、図3を参照しながら、本実施形態における伝送線路について説明する。なお、図3は、本実施形態における伝送線路の構成例を示す。
本実施形態における伝送線路は、図3に示すように、コネクタが実装され配線領域を確保することが困難なコネクタ実装領域外で、配線の配線幅、及び、配線と配線との配線間隔を段階的に広げるような形状の配線部(B)をプリント基板に設け、配線の特性インピーダンスを段階的に低くなるようにしたことを特徴とするものである。
図3に示すように、コネクタ実装用のビア(10)が密集するコネクタ実装領域に形成する配線部(A)は、配線の配線幅を細く設計することになる。その際、配線の特性インピーダンスが所望のインピーダンス(一般には、シングルエンドで50Ω、ディファレンシャルで100Ω)となるように設計する。
また、コネクタ実装用のビア(10)がない領域に形成する配線部(C)は、信号の減衰量が小さくなるように配線の配線幅を広く設計することになる。配線幅を広く設計することで、図2に示すように、信号の減衰量を小さくすることが可能となる。但し、配線幅を広く設計した場合、配線の特性インピーダンスが低下することになり、信号を導通する際に、反射の影響で波形が劣化することになる。
なお、配線部(A)と、配線部(C)との2つの異なる特性インピーダンスの配線部を接続する異種配線接続方法の場合は、図4に示すグラフ図のように、受端部の波形が階段形状となる。なお、図4のグラフ図は、2つの異なる特性インピーダンスの配線部Z0、Ztを接続した場合のパルス応答を示す。
2つの異なる特性インピーダンスを持つ配線部が隣接した場合、例えば、特性インピーダンスZ1、Z2の配線部が隣接し、Z1からZ2へパルスが進行する場合の反射係数rは、以下の式(1)により算出される。
r=(Z2−Z1)/(Z2+Z1)・・・式(1)
式(1)から明らかなように、Z1とZ2との値が極めて近い場合には、反射が発生せず、ほぼ全てのパルスの振幅が透過できることになる。すなわち、図3に示す配線部(A)と、配線部(C)と、の間で特性インピーダンスが段階的に変化するように、配線部(A)と、配線部(C)と、の間を、特性インピーダンスの勾配を持たせた配線部(B)で接続することでほぼ全てのパルスを透過させることが可能となる。
従って、本実施形態における伝送線路は、特性インピーダンスの勾配を持たせるように設計された配線部(B)を用いて、配線部(A)と配線部(C)との間を接続することで、ほぼ全てのパルスの振幅を配線部(A)から配線部(B)を介して配線部(C)に伝播させることが可能となる。なお、図3に示す配線部の形状にて形成した伝送線路を簡易モデル化し、シミュレーションした場合の波形を図5に示す。図4と図5とに示すグラフ図の波形を比較すると、図5に示す波形は、受端部のパルスの立ち上がりでパルスの最大振幅を得られることが判明する。
なお、本実施形態における伝送線路は、コネクタ端子からの信号を、プリント基板を介して他のコネクタ端子に接続することになるが、図3に示す差動伝送線路の配線パターンは、一方のコネクタ端子のみの配線パターンを示している。このため、本実施形態における伝送線路は、図3に示す差動伝送線路の配線パターンの右端側に、図3に示す差動伝送線路の配線パターンを線対称に接続した状態の配線パターンとなり、図6に示す配線パターンの差動伝送線路を構成することになる。
このため、本実施形態における伝送線路は、図6に示すように、配線部(B、B')の配線の配線幅がテーパー状に変化して形成されてなる伝送線路であり、コネクタが実装されるコネクタ実装領域外で、配線部(B)の配線の配線幅、及び、配線と配線との配線間隔を段階的に広げるように設計し、配線部(B)の特性インピーダンスを段階的に低減させた配線パターンと、配線部(B')の配線の配線幅、及び、配線と配線との配線間隔を段階的に狭めるように設計し、配線部(B')の特性インピーダンスを段階的に増幅させた配線パターンと、を形成することを特徴とするものである。
このように、本実施形態における伝送線路は、配線領域を確保することが困難なコネクタが実装されたコネクタ実装領域に形成された配線部(A)と、配線領域を確保することが容易なコネクタ実装領域外に形成された配線部(C)と、の間では、配線部(B)の配線の配線幅、及び、配線と配線との配線間隔を段階的に広げるように設計し、配線部(B)の特性インピーダンスを段階的に低減させた配線パターンを形成し、配線領域を確保することが容易なコネクタ実装領域外に形成された配線部(C')と、配線領域を確保することが困難なコネクタ実装領域に形成された配線部(A')と、の間では、配線部(B')の配線の配線幅、及び、配線と配線との配線間隔を段階的に狭めるように設計し、配線部(B')の特性インピーダンスを段階的に増幅させた配線パターンを形成することで、インピーダンスの不整合により生じた信号の反射を吸収すると共に、信号の減衰量を抑制し、良好な波形伝送を行うことが可能となる伝送線路を構築することが可能となる。以下、添付図面を参照しながら、本実施形態における伝送線路について説明する。なお、本実施形態における伝送線路は、高速バックプレーン伝送を実現するものである。
(伝送線路の構成)
まず、図3を参照しながら、本実施形態の伝送線路の構成について説明する。なお、図3は、差動伝送線路の配線パターンの一例を示す。
本実施形態における伝送線路は、図3に示すように、プリント基板のある層に銅箔が一面に形成されたGND層(20)と、GND層(20)とは別の層に線状の銅パターンが形成された配線層(30)と、を有して構成される。
本実施形態における伝送線路は、このGND層(20)と配線層(30)とで、マイクロストリップ線路またはストリップ線路を構成することになる。なお、配線層(30)は、図3に示すように、差動配線パターンを形成し、差動信号線を構成することになる。
また、本実施形態における伝送線路は、コネクタを実装するためのビア(10)がプリント基板に設けられており、ビア(10)の周囲には、円形状の銅パターンが形成されたランド(12)が設けられ、そのランド(12)の周囲には、GND層(20)と絶縁するためのクリアランス(アンチバッド)(11)が設けられている。本実施形態における伝送線路は、マイクロストリップ線路やストリップ線路を構成するため、クリアランス(アンチバッド)(11)上には配線層(30)を設けることはできない構成となっている。
なお、本実施形態における伝送線路は、コネクタ端子からの信号を、プリント基板を介して他のコネクタ端子に接続することになるが、図3に示す差動伝送線路の配線パターンは、一方のコネクタ端子のみの配線パターンを示している。なお、他方の配線パターンについては、この図3に示す差動伝送線路の配線パターンの右端に、図3に示す差動伝送線路の配線パターンを線対称に接続した状態の配線パターンとなり、図6に示す配線パターンの差動伝送線路を構成することになる。
従って、本実施形態における伝送線路は、図6に示すように、配線幅(B、B')がテーパー状に変化した配線が複数形成されてなる伝送線路であり、配線領域を確保することが困難な配線領域外で、入力端子側では、配線領域を確保することが困難なコネクタ実装領域に形成された配線部(A)から、配線領域を確保することが容易な配線領域に形成された配線部(C)に対し、配線部(B)の配線幅、及び、配線と配線との配線間隔を段階的に広げるように設計し、配線の特性インピーダンスを段階的に低減させた配線部(B)が形成されることになり、出力端子側では、配線領域を確保することが容易な配線領域に形成された配線部(C')から、配線領域を確保することが困難なコネクタ実装領域に形成された配線部(A')に対し、配線の配線幅、及び、配線と配線との配線間隔を段階的に狭めるように設計し、配線の特性インピーダンスを段階的に増幅させた配線部(B')が形成されることになる。
なお、図3、図6示す差動伝送線路の配線パターンは、3つの部分から構成され、配線部(A、A')と、配線部(B、B')と、配線部(C、C')と、から構成される。図3、図6に示す配線パターンは、コネクタが実装されるコネクタ実装領域のビア(10)の周囲から形成される2本の配線により差動信号線を構成することになる。なお、図6に示す差動伝送線路の構成は、図3に示す差動伝送線路の構成を線対称に接続した状態の構成であるため、以下は、図3を参照しながら、本実施形態における差動伝送線路の構成について説明する。
配線部(A)は、コネクタが実装されるコネクタ実装領域内に形成される配線パターンであり、コネクタの間隔やクリアランス(アンチバッド)(11)の形状を考慮し、配線の配線幅を細く設計して形成することになる。なお、2本の配線間の電磁気的結合は弱くしておき、理想的には、配線部(A)の特性インピーダンスは、所望のインピーダンスになっているものとする(例えば、シングルエンドでの特性インピーダンスをZ0とすると、ディファレンシャルで2・Z0となる伝送線路が理想である。通常、シングルエンドで50Ω、ディファレンシャルで100Ω)。
なお、上記の条件を満たす所望のインピーダンスにするためには、後述する2配線間の配線幅、配線間隔、絶縁体の厚さ等の条件を基に算出することが可能となるため、限られた領域で出来るだけ配線の配線幅が広く、尚且つ、配線の配線間隔が離れている伝送線路を構築する必要がある。
配線部(C)は、コネクタ実装領域から開放されたコネクタ実装領域外に形成される配線パターンであり、このコネクタ実装領域外では、任意に配線幅を決めることが可能となる。従って、配線部(C)は、配線の配線幅を広く設計し、導体抵抗を小さくし、信号の減衰量を小さくすることになる。これにより、伝送距離を長くすることが可能となる。
なお、図3に示す差動伝送線路の配線パターンをマイクロストリップ線路に適用した場合は、図7に示すように、配線部(C)におけるGND層(20)と、配線層(30)と、の間に設けられる絶縁層(40)の層厚は、配線部(A)におけるGND層(20)と、配線層(30)と、の間に設けられる絶縁層(40)の層厚と同一条件で構成することになり、配線部(C)の特性インピーダンスは、配線部(A)の特性インピーダンスと比較すると小さくなる。これは、マイクロストリップ線路の特性インピーダンスの計算式から算出することができる。なお、図7は、図3に示す差動伝送線路の配線パターンをマイクロストリップ線路に適用した場合の断面構成例を示した図である。
マイクロストリップ線路は、図7に示すように、GND層(20)と、絶縁層(40)と、配線層(30)と、を有して構成される。配線層(30)は、複数の配線が設けられ作動信号線を構成することになる。配線層(30)に設けられる配線の配線幅をw、配線の配線厚をt、配線と配線との配線間隔をs、絶縁層(40)の絶縁層厚をh、絶縁層(40)の比誘電率をεr、とする。
図7に示すマイクロストリップ線路の特性インピーダンスZ0の計算式を式(2)に示し、差動インピーダンスZdiffの計算式を式(3)に示す。
0=60/√(0.457εr+0.67)・ln{4h/0.67(0.8w+t)}・・・式(2)
diff=2・Z0・{1−0.48・exp(−0.96・s/h)}・・・式(3)
但し、εr:比誘電率、h:絶縁層厚、w:配線幅、t:配線厚、s:配線間隔を示す。
また、図3に示す差動伝送線路の配線パターンをストリップ線路に適用した場合は、図8に示すように、配線部(C)における第1のGND層(20)と、第2のGND層(50)と、の間に設けられる絶縁層(40)の層厚は、配線部(A)における第1のGND層(20)と、第2のGND層(50)と、の間に設けられる絶縁層(40)の層厚と同一条件で構成することになり、配線部(C)の特性インピーダンスは、配線部(A)の特性インピーダンスと比較すると小さくなる。これは、ストリップ線路の特性インピーダンスの計算式から算出することができる。なお、図8は、図3に示す差動伝送線路の配線パターンをストリップ線路に適用した場合の断面構成例を示した図である。
ストリップ線路は、図8に示すように、第1のGND層(20)と、絶縁層(40)と、配線層(30)と、第2のGND層(50)と、を有して構成される。配線層(30)は、複数の配線が設けられ作動信号線を構成することになる。配線層(30)に設けられる配線の配線幅をw、配線の配線厚をt、配線と配線との配線間隔をs、絶縁層(40)の絶縁層厚をb、絶縁層(40)の比誘電率をεr、とする。
図8に示すストリップ線路の特性インピーダンスZ0の計算式を式(4)に示し、差動インピーダンスZdiffの計算式を式(5)に示す。
0=60/√(εr)・ln{4b/0.67(0.8w+t)}・・・式(4)
diff=2・Z0・{1−0.374・exp(−0.29・s/b)}・・・式(5)
但し、εr:比誘電率、b:絶縁層厚、w:配線幅、t:配線厚、s:配線間隔を示す。
配線部(B)は、配線部(A)と、配線部(C)と、を接続する領域に形成される配線パターンであり、配線部(A)から配線部(C)に向かって段階的に配線幅を広くなるように設計し、尚かつ、配線と配線との配線間隔を段階的に広くするように設計することになる。
配線部(B)は、図3に示すように、配線と配線との配線間隔を段階的に広げるように設計した配線パターンで形成することで、特性インピーダンスの勾配を持つことになり、配線部(B)は、配線部(A)と、配線部(C)と、の境界部分でそれぞれの特性インピーダンスと等しくすることが可能となる。
次に、図9を参照しながら、図3に示す配線部(A、B、C)における電磁気的結合について説明する。なお、図9は、ディファレンシャルの特性インピーダンスZdiffを一定(100Ω)にし、2本の配線の結合度を変えて減衰特性をシミュレーションした測定結果である。なお、横軸は、周波数を示し、縦軸は、減衰量を示す。
なお、配線条件は、配線幅:wを一定にし、2本の配線間隔:sと、絶縁層の層厚:hまたはbを調整し、一定の差動インピーダンス(100Ω)に設定し、2本の配線の結合度が高いものほど、その2本の配線間隔:sを狭くし、絶縁層厚:hまたはbを厚くしている。
図9に示す測定結果から明らかなように、2つの配線間の電磁気的結合が強い程(結合・強)、減衰量が大きく、2つの配線間の電磁気的結合が弱い程(結合・弱)、減衰量が小さいことが判明する。従って、減衰量を小さくするには2つの配線間の電磁気的結合を小さくすることが望ましい。
次に、図4、図5を参照しながら、本実施形態における差動伝送路の配線パターンについて説明する。なお、図4は、従来行われている2つの特性インピーダンスの伝送線路を接続した場合のパルス応答を示す。また、図5は、本実施形態の伝送線路をモデル化したパルス応答を示す。なお、図4、図5において、破線は送端部の波形を示し、実線は、受端部の波形を示す。
図4では、伝送線路が3つの部分から構成されており、特性インピーダンスはそれぞれ、Z0、Zt、Z0のように接続されている。但し、Z0>Ztとする。
図5では、Z0、Z1、Z2、…、Zn、Zt、Zn、…、Z2、Z1の接続で、Z0>Z1>Z2>…>Zn>Ztとなる関係があるものとする。通常の信号伝送では受端部の波形が重要であるので、送端部はここでは無視してもかまわない。
一般に、特性インピーダンスZ1の伝送線路から特性インピーダンスZ2の伝送線路にパルスを伝播させると、その境界面で信号の反射が起こり波形劣化を生じることになる。図4の場合には、受端部では階段形状の波形となり減衰に相当する。特に、信号の立ち上がり時においては高周波成分が多いため、信号の減衰を考慮すると、パルスの振幅が更に小さくなることが予想される。これに対し、図5では、信号の立ち上がり時においては一気に最大振幅を得ることができることになる。なお、図5では、信号の立ち上がり後、反射の影響が残ることになるが、図4よりは振幅の低下を改善することが可能となる。
次に、図10を参照しながら、本実施形態における伝送線路の減衰特性について説明する。なお、図10は、ある条件の配線パターンで構成した伝送線路の減衰特性をシミュレーションした測定結果を示す図であり、図3に示す配線部(A)、(B)、(C)を連結した配線パターンで構成された伝送線路と、図3に示す配線部(A)の配線パターンのみで構成された伝送線路と、図3に示す配線部(C)の配線パターンのみで構成された伝送線路と、の減衰特性の測定結果を示している。なお、横軸は、周波数を示し、縦軸は、減衰量を示す。
図10に示す測定結果から明らかなように、配線部(A)の配線パターンのみで構成された伝送線路は、配線の配線幅が細く導体抵抗が大きいため、減衰量が最も大きくなっている。また、配線部(C)の配線パターンのみで構成された伝送線路は、配線の配線幅が広く導体抵抗が小さいが特性インピーダンスが不整合のため、減衰量がやや大きくなっている。これに対し、図3に示す配線部(A)、(B)、(C)を連結した配線パターンで構成された伝送線路は、インピーダンス勾配を持つ配線部(B)により、インピーダンス不整合により生じた反射を和らげ、信号の減衰量を抑制しているため、減衰量が最も小さくなっている。
このように、本実施形態における伝送線路は、伝送線路設計として、コネクタ等が実装され配線領域を確保することが困難な領域(配線部A)では配線幅を細く設計し、特性インピーダンスを回路に合わせて設計し、配線領域を確保することが容易な領域(配線部C)では、配線幅を太く設計し、信号の減衰量を出来るだけ小さくするように設計することになる。そして、配線領域を確保することが困難な領域(配線部A)に形成した配線パターンと、配線領域を確保することが容易な領域(配線部C)に形成した配線パターンと、の間の領域(配線部B)を、インピーダンス勾配を持つ配線パターンで形成する。これにより、信号の減衰量を抑制すると同時に、インピーダンス不整合により生じた反射を吸収することが可能な伝送線路を構築することが可能となる。
従って、本実施形態における伝送線路は、コネクタの端子が高密度になっても配線幅を太くし、信号の減衰量を小さくすることが可能となる。なお、これは、配線を長く設計することを意味しており、製品開発において柔軟に配線を設計できることを示している。更に、配線幅を太くしても基板の厚さを抑制することが可能となるため、基板の製造に柔軟性を持たせることが可能となる。
(第2の実施形態)
次に、第2の実施形態について説明する。
第1の実施形態における伝送線路は、特性インピーダンス勾配を保持させるために、図3に示す配線部(B)のように、配線幅を段階的に広くするように設計しているが、第2の実施形態における伝送線路は、図7に示すマイクロストリップ線路の構成の場合には、式(2)や式(3)を用いて配線部(B)の配線幅に対する特性インピーダンス勾配の最適化を図り、図8に示すストリップ線路の構成の場合には、式(4)や式(5)を用いて配線部(B)の配線幅に対する特性インピーダンス勾配の最適化を図ることを特徴とするものである。
このように、第2の実施形態における伝送線路は、図7に示すマイクロストリップ線路の場合には、配線の配線幅:wと、配線と配線との配線間隔:sと、配線層の層厚:tと、絶縁層の層厚:hと、絶縁層の比誘電率:εrと、を基に、配線の特性インピーダンスの最適化を図ることになり、図8に示すストリップ線路の場合には、配線の配線幅:wと、配線と配線との配線間隔:sと、配線層の層厚:tと、絶縁層の層厚:bと、絶縁層の比誘電率:εrと、を基に、配線の特性インピーダンスの最適化を図ることになる。これにより、更に、信号の減衰量を抑制すると同時に、インピーダンス不整合により生じた反射を吸収することが可能な伝送線路を構築することが可能となる。
なお、上述する実施形態は、本発明の好適な実施形態であり、上記実施形態のみに本発明の範囲を限定するものではなく、本発明の要旨を逸脱しない範囲において種々の変更を施した形態での実施が可能である。
本発明は、スイッチングやルータなどの高速伝送の通信機器に適用可能である。
伝送線路を用いたIPスイッチルータの概略構成を示す図である。 配線幅の違いによる信号の減衰量を示すグラフ図である。 本実施形態における伝送線路のプリント基板の構成例を示す図である。 従来の異種配線接続におけるインピーダンス不整合時のパルス応答を示すグラフ図である。 本実施形態の配線接続におけるインピーダンス不整合時のパルス応答を示すグラフ図である。 本実施形態における伝送線路のプリント基板の構成例を示す図である。 本実施形態における伝送線路の断面形状を示す図であり、図3に示す配線パターンをマイクロストリップ線路に適用した場合の構成を示す図である。 本実施形態における伝送線路の断面形状を示す図であり、図3に示す配線パターンをストリップ線路に適用した場合の構成を示す図である。 ディファレンシャルの特性インピーダンスZdiffを一定(100Ω)にし、2本の配線間の結合度を変えて減衰特性をシミュレーションした測定結果を示す図である。 ある条件の配線パターンで構成した伝送線路の減衰特性をシミュレーションした測定結果を示す図である。
符号の説明
1 回線カード
2 スイッチカード
3 バックプレーン
A、A'、B、B'、C、C' 配線部
10 ビア
11 クリアランス(アンチバッド)
12 ランド
20 GND層(第1のGND層)
30 配線層
40 絶縁層
50 第2のGND層

Claims (16)

  1. 配線が複数形成されてなる伝送線路であって、
    配線領域を確保することが困難な配線領域では、配線の配線幅を細く、且つ、配線の特性インピーダンスを所定の値に合わせて設計した配線が形成されており、
    配線領域を確保することが困難な配線領域外で
    前記配線の配線幅、及び、配線と配線との配線間隔を段階的に広げるように設計し、前記配線の特性インピーダンスを所定の値から段階的に低減させた配線と、
    前記配線の配線幅、及び、配線と配線との配線間隔を段階的に狭めるように設計し、前記配線の特性インピーダンスを所定の値まで段階的に増幅させた配線と、が形成されてなることを特徴とする伝送線路。
  2. 配線領域を確保することが容易な配線領域では、配線の配線幅を太く設計し、配線の特性インピーダンスを所定の値よりも小さい値にした配線が形成されてなることを特徴とする請求項記載の伝送線路。
  3. 前記配線の特性インピーダンスを所定の値から段階的に低減させた配線は、前記配線領域を確保することが困難な配線領域に形成された配線から、前記配線領域を確保することが容易な配線領域に形成された配線に対して形成され、前記配線の特性インピーダンスを所定の値まで段階的に増幅させた配線は、前記配線領域を確保することが容易な配線領域に形成された配線から、前記配線領域を確保することが困難な配線領域に形成された配線に対して形成されてなることを特徴とする請求項記載の伝送線路。
  4. 前記配線の特性インピーダンスを所定の値から段階的に低減させた配線は、入力端子側に形成され、前記配線の特性インピーダンスを所定の値まで段階的に増幅させた配線は、出力端子側に形成されてなることを特徴とする請求項1から3の何れか1項に記載の伝送線路。
  5. 前記配線領域を確保することが困難な配線領域にはコネクタが設けられてなることを特徴とする請求項1からの何れか1項に記載の伝送線路。
  6. 前記配線により、差動信号線が形成されてなることを特徴とする請求項1からの何れか1項に記載の伝送線路。
  7. 前記伝送線路は、マイクロストリップ線路であり、
    前記伝送線路は、
    GND層と、
    前記GND層上に積層される絶縁層と、
    前記配線が形成されてなる配線層と、
    を有し、前記配線層は、前記絶縁層上に積層されており、
    配線領域を確保することが困難な配線領域の絶縁層の層厚と、配線領域を確保することが容易な配線領域の絶縁層の層厚と、は同一条件で構成していることを特徴とする請求項1からの何れか1項に記載の伝送線路。
  8. 前記伝送線路は、ストリップ線路であり、
    前記伝送線路は、
    GND層と、
    前記GND層上に積層される絶縁層と、
    前記配線が形成されてなる配線層と、
    を有し、前記配線層は、前記絶縁層に埋設されており、
    配線領域を確保することが困難な配線領域の絶縁層の層厚と、配線領域を確保することが容易な配線領域の絶縁層の層厚と、は同一条件で構成していることを特徴とする請求項1からの何れか1項に記載の伝送線路。
  9. 請求項1から8の何れか1項に記載の伝送線路を有する通信機器。
  10. 配線をプリント基板上に形成する配線形成方法であって、
    配線領域を確保することが困難な配線領域では、配線の配線幅を細く、且つ、配線の特性インピーダンスを所定の値に合わせて設計した配線を前記プリント基板上に形成し、
    配線領域を確保することが困難な配線領域外で
    前記配線の配線幅、及び、配線と配線との配線間隔を段階的に広げるように設計し、前記配線の特性インピーダンスを所定の値から段階的に低減させた配線と、
    前記配線の配線幅、及び、配線と配線との配線間隔を段階的に狭めるように設計し、前記配線の特性インピーダンスを所定の値まで段階的に増幅させた配線と、を前記プリント基板上に形成することを特徴とする配線形成方法。
  11. 配線領域を確保することが容易な配線領域では、配線の配線幅を太く設計し、配線の特性インピーダンスを所定の値よりも小さい値にした配線を前記プリント基板上に形成することを特徴とする請求項10記載の配線形成方法。
  12. 前記配線の特性インピーダンスを所定の値から段階的に低減させた配線は、前記配線領域を確保することが困難な配線領域に形成する配線から、前記配線領域を確保することが容易な配線領域に形成する配線に対して形成し、前記配線の特性インピーダンスを所定の値まで段階的に増幅させた配線は、前記配線領域を確保することが容易な配線領域に形成する配線から、前記配線領域を確保することが困難な配線領域に形成する配線に対して形成することを特徴とする請求項11記載の配線形成方法。
  13. 前記配線の特性インピーダンスを所定の値から段階的に低減させた配線は、前記プリント基板の入力端子側に形成し、前記配線の特性インピーダンスを所定の値まで段階的に増幅させた配線は、前記プリント基板の出力端子側に形成することを特徴とする請求項10から12の何れか1項に記載の配線形成方法。
  14. 前記配線により、差動信号線が前記プリント基板上に形成されることを特徴とする請求項10から13の何れか1項に記載の配線形成方法。
  15. 前記配線を前記プリント基板上に形成することでマイクロストリップ線路を構成し、
    前記マイクロストリップ線路は、
    GND層と、
    前記GND層上に積層される絶縁層と、
    前記配線が形成されてなる配線層と、からなり、
    前記配線層は、前記絶縁層上に積層されており、
    配線領域を確保することが困難な配線領域の絶縁層の層厚と、配線領域を確保することが容易な配線領域の絶縁層の層厚と、は同一条件で構成していることを特徴とする請求項10から14の何れか1項に記載の配線形成方法。
  16. 前記配線を前記プリント基板上に形成することでストリップ線路を構成し、
    前記ストリップ線路は、
    GND層と、
    前記GND層上に積層される絶縁層と、
    前記配線が形成されてなる配線層と、からなり、
    前記配線層は、前記絶縁層に埋設されており、
    配線領域を確保することが困難な配線領域の絶縁層の層厚と、配線領域を確保することが容易な配線領域の絶縁層の層厚と、は同一条件で構成していることを特徴とする請求項10から14の何れか1項に記載の配線形成方法。
JP2005059017A 2005-03-03 2005-03-03 伝送線路、通信装置及び配線形成方法 Active JP4371065B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005059017A JP4371065B2 (ja) 2005-03-03 2005-03-03 伝送線路、通信装置及び配線形成方法
US11/365,921 US7446624B2 (en) 2005-03-03 2006-03-02 Transmission line and wiring forming method
CNB200610059708XA CN100556229C (zh) 2005-03-03 2006-03-03 传输线及布线形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005059017A JP4371065B2 (ja) 2005-03-03 2005-03-03 伝送線路、通信装置及び配線形成方法

Publications (2)

Publication Number Publication Date
JP2006245291A JP2006245291A (ja) 2006-09-14
JP4371065B2 true JP4371065B2 (ja) 2009-11-25

Family

ID=36943594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005059017A Active JP4371065B2 (ja) 2005-03-03 2005-03-03 伝送線路、通信装置及び配線形成方法

Country Status (3)

Country Link
US (1) US7446624B2 (ja)
JP (1) JP4371065B2 (ja)
CN (1) CN100556229C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8957325B2 (en) 2013-01-15 2015-02-17 Fujitsu Limited Optimized via cutouts with ground references

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8013685B2 (en) 2006-03-03 2011-09-06 Renesas Electronics Corporation Broadband transition from a via interconnection to a planar transmission line in a multilayer substrate
US7414492B2 (en) * 2006-06-06 2008-08-19 Keragis Corporation Flexible microwave transmission line
WO2008050181A1 (en) * 2006-10-23 2008-05-02 Fci Interconnection system
CN100561487C (zh) * 2006-11-17 2009-11-18 鸿富锦精密工业(深圳)有限公司 具有多重负载拓扑布线架构的印刷电路板
JP4812107B2 (ja) * 2006-12-14 2011-11-09 ルネサスエレクトロニクス株式会社 半導体装置
GB0709792D0 (en) * 2007-05-22 2007-06-27 Texas Instruments Ltd Optimization of organic packaging interconnect for gigabit signalling
US8274307B1 (en) * 2007-06-18 2012-09-25 Marvell Israel (M.I.S.L.) Ltd. Impedance discontinuity compensator for electronic packages
JP5004871B2 (ja) * 2007-07-09 2012-08-22 キヤノン株式会社 プリント配線板
US7564695B2 (en) * 2007-07-09 2009-07-21 Canon Kabushiki Kaisha Circuit connection structure and printed circuit board
JP2009054957A (ja) * 2007-08-29 2009-03-12 Toshiba Corp 配線基板、この配線基板の設計方法、および電子装置
WO2009028108A1 (en) * 2007-08-31 2009-03-05 Nec Corporation Multi-layer substrate
CN101419580B (zh) * 2007-10-26 2012-03-28 鸿富锦精密工业(深圳)有限公司 多负载拓扑硬件架构
JP2009147058A (ja) * 2007-12-13 2009-07-02 Panasonic Corp インピーダンス整合フィルタ、および、実装基板
US8866563B1 (en) 2008-06-17 2014-10-21 Marvell Israel (M.I.S.L.) Ltd. Connector based compensation of via stub effects
GB0904387D0 (en) * 2009-03-13 2009-04-29 Texas Instruments Ltd Improved package traces with reduced impedance to compensate for capacitance at output nodes of IC transceivers
JP5487779B2 (ja) * 2009-07-30 2014-05-07 日本電気株式会社 プリント配線基板及びプリント配線方法
US8325459B2 (en) * 2009-12-08 2012-12-04 International Business Machines Corporation Channel performance of electrical lines
US8542494B2 (en) 2010-04-29 2013-09-24 International Business Machines Corporation Circuit board having holes to increase resonant frequency of via stubs
JP2011239040A (ja) * 2010-05-06 2011-11-24 Canon Inc 撮像装置
JP5919873B2 (ja) * 2012-02-21 2016-05-18 富士通株式会社 多層配線基板及び電子機器
CN103428985A (zh) * 2012-05-21 2013-12-04 鸿富锦精密工业(武汉)有限公司 电路板
CN102821575B (zh) * 2012-09-05 2014-12-24 无锡江南计算技术研究所 芯片互连背板及其分段阶梯阻抗设计方法
JP2014067755A (ja) * 2012-09-24 2014-04-17 Renesas Electronics Corp 半導体装置、半導体装置の設計方法、及び半導体装置の製造方法
US8867230B2 (en) 2013-01-09 2014-10-21 Hitachi, Ltd. Storage system and printed circuit board
CN104167618B (zh) * 2013-05-16 2017-07-25 美国惠智科技(香港)有限公司 差分布线结构
CN104981087B (zh) * 2014-04-03 2018-04-13 瑞昱半导体股份有限公司 信号传输线结构及其应用的电子装置
JP6476654B2 (ja) * 2014-08-26 2019-03-06 株式会社デンソー 微少電流検出装置
CN104244598B (zh) * 2014-09-24 2017-04-12 浪潮(北京)电子信息产业有限公司 一种控制pcb上传输线的阻抗连续性的方法和装置
KR102256854B1 (ko) * 2015-01-29 2021-05-27 엘지디스플레이 주식회사 인쇄 회로 기판 및 이를 포함한 표시 장치
JP6438792B2 (ja) * 2015-02-17 2018-12-19 ルネサスエレクトロニクス株式会社 半導体装置
CN105025668A (zh) * 2015-07-02 2015-11-04 浪潮电子信息产业股份有限公司 一种通过添加过孔来实现走线阻抗匹配的方法
US9936572B2 (en) * 2015-07-07 2018-04-03 Dell Products L.P. Differential trace pair system
CN105045985A (zh) * 2015-07-08 2015-11-11 浪潮电子信息产业股份有限公司 一种实现走线阻抗匹配的设计方法
CN106550531A (zh) * 2015-09-17 2017-03-29 鸿富锦精密工业(武汉)有限公司 电路板
KR102520393B1 (ko) * 2015-11-11 2023-04-12 삼성전자주식회사 디지털 신호의 분기에 따른 반사 손실을 감소시키는 임피던스 매칭 소자 및 이를 포함하는 테스트 시스템
CN106535470B (zh) * 2016-12-26 2018-09-25 郑州云海信息技术有限公司 一种基于sma接口的pcb布线方法、线宽确定装置及pcb
JP6697508B2 (ja) * 2018-05-29 2020-05-20 株式会社フジクラ 回路基板
WO2020020324A1 (zh) 2018-07-27 2020-01-30 京东方科技集团股份有限公司 信号传输方法及装置、显示装置
WO2020020347A1 (zh) * 2018-07-27 2020-01-30 京东方科技集团股份有限公司 功能面板及其制造方法、终端
CN108880577B (zh) * 2018-07-27 2020-06-30 Oppo(重庆)智能科技有限公司 阻抗匹配结构、无线模块及终端
CN209248493U (zh) * 2018-07-27 2019-08-13 京东方科技集团股份有限公司 功能面板及终端
CN110958759B (zh) * 2018-09-27 2021-03-09 创意电子股份有限公司 电路板结构以及其传输导线结构
WO2020129827A1 (ja) * 2018-12-17 2020-06-25 株式会社村田製作所 多層基板
FR3093240B1 (fr) 2019-02-21 2022-03-25 Alessandro Manneschi Antenne Large Bande, notamment pour système d’imagerie à microondes.
CN114205995A (zh) * 2021-12-16 2022-03-18 锐捷网络股份有限公司 一种用于传输高速信号的pcb
CN115455703B (zh) * 2022-09-16 2024-01-12 苏州浪潮智能科技有限公司 高速线缆的设计方法、fpc排线、线缆排线、服务器
WO2024162191A1 (ja) * 2023-01-31 2024-08-08 京セラ株式会社 印刷配線板
DE102023112513B3 (de) 2023-05-11 2024-07-11 Metz Connect Tech Gmbh Elektrischer Verbinder für ein Daten- oder Kommunikationskabel

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0340482A (ja) * 1989-07-06 1991-02-21 Fujitsu Ltd プリント配線基板
JP3157547B2 (ja) 1991-06-13 2001-04-16 日本電気株式会社 半導体パッケージ
DE60035553T2 (de) * 1999-08-11 2008-04-17 Kyocera Corp. Hochfrequenzschaltungsplatte und seine Verbindungsstruktur
US6518663B1 (en) * 1999-08-30 2003-02-11 Texas Instruments Incorporated Constant impedance routing for high performance integrated circuit packaging
JP2001127192A (ja) * 1999-10-27 2001-05-11 Kyocera Corp 半導体素子搭載用基板
JP4316786B2 (ja) * 2000-11-21 2009-08-19 日東電工株式会社 配線回路基板およびその製造方法
US6677831B1 (en) * 2001-01-31 2004-01-13 3Pardata, Inc. Differential impedance control on printed circuit
JP3729256B2 (ja) 2001-11-27 2005-12-21 横河電機株式会社 コプレーナ線路
JP2003218481A (ja) * 2002-01-24 2003-07-31 Mitsubishi Electric Corp プリント基板および多ピンコネクタ実装用プリント基板
JP2006528466A (ja) * 2003-07-23 2006-12-14 プレジデント・アンド・フェロウズ・オブ・ハーバード・カレッジ コプレーナストリップ線路に基づく方法および装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8957325B2 (en) 2013-01-15 2015-02-17 Fujitsu Limited Optimized via cutouts with ground references

Also Published As

Publication number Publication date
CN100556229C (zh) 2009-10-28
US20060197625A1 (en) 2006-09-07
JP2006245291A (ja) 2006-09-14
US7446624B2 (en) 2008-11-04
CN1829414A (zh) 2006-09-06

Similar Documents

Publication Publication Date Title
JP4371065B2 (ja) 伝送線路、通信装置及び配線形成方法
JP5194440B2 (ja) プリント配線基板
US7448880B2 (en) Multilayer printed circuit board for high-speed differential signal, communication apparatus, and data storage apparatus
US7999192B2 (en) Adjacent plated through holes with staggered couplings for crosstalk reduction in high speed printed circuit boards
US6420778B1 (en) Differential electrical transmission line structures employing crosstalk compensation and related methods
JP5983780B2 (ja) プリント配線基板、電子機器及び配線接続方法
JP6588524B2 (ja) 電気コネクタにおける遠端クロストークを低減するための方法および装置
JP6388667B2 (ja) 差動データ信号を送信するための装置及び方法
TWI548227B (zh) Inter-module communication device
US20100182105A1 (en) Impedance-controlled coplanar waveguide system for the three-dimensional distribution of high-bandwidth signals
US10524351B2 (en) Printed circuit board (PCB) with stubs coupled to electromagnetic absorbing material
JP2006352347A (ja) 高周波伝送線路
JP6892126B2 (ja) 積層基板に形成した高速差動伝送線路
JP4659087B2 (ja) 差動平衡信号伝送基板
JP2015056719A (ja) 多層配線基板
US7504587B2 (en) Parallel wiring and integrated circuit
EP1568099B1 (en) A circuit that taps a differential signal
JP4210248B2 (ja) 集積回路の並走配線
US10952313B1 (en) Via impedance matching
JP6733911B2 (ja) プリント配線基板、電子部品付きプリント配線基板
Rowlands et al. Simulation and measurement of high speed serial link performance in a dense, thin core flip chip package
JP4960824B2 (ja) 多層プリント配線板と横付け型同軸コネクタとの接続構造
JP2016207834A (ja) 印刷配線板
JP6649195B2 (ja) 差動信号伝送装置
JP6452332B2 (ja) プリント回路板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090811

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090824

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4371065

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130911

Year of fee payment: 4