JP4371065B2 - 伝送線路、通信装置及び配線形成方法 - Google Patents
伝送線路、通信装置及び配線形成方法 Download PDFInfo
- Publication number
- JP4371065B2 JP4371065B2 JP2005059017A JP2005059017A JP4371065B2 JP 4371065 B2 JP4371065 B2 JP 4371065B2 JP 2005059017 A JP2005059017 A JP 2005059017A JP 2005059017 A JP2005059017 A JP 2005059017A JP 4371065 B2 JP4371065 B2 JP 4371065B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- area
- transmission line
- secure
- characteristic impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09236—Parallel layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10189—Non-printed connector
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
- Waveguides (AREA)
Description
本発明にかかる伝送線路は、
配線が複数形成されてなる伝送線路であって、
配線領域を確保することが困難な配線領域では、配線の配線幅を細く、且つ、配線の特性インピーダンスを所定の値に合わせて設計した配線が形成されており、
配線領域を確保することが困難な配線領域外では、
前記配線の配線幅、及び、配線と配線との配線間隔を段階的に広げるように設計し、前記配線の特性インピーダンスを所定の値から段階的に低減させた配線と、
前記配線の配線幅、及び、配線と配線との配線間隔を段階的に狭めるように設計し、前記配線の特性インピーダンスを所定の値まで段階的に増幅させた配線と、が形成されてなることを特徴とする。
本発明にかかる通信装置は、
上記記載の伝送線路を有することを特徴とする。
本発明にかかる配線形成方法は、
配線をプリント基板上に形成する配線形成方法であって、
配線領域を確保することが困難な配線領域では、配線の配線幅を細く、且つ、配線の特性インピーダンスを所定の値に合わせて設計した配線を前記プリント基板上に形成し、
配線領域を確保することが困難な配線領域外では、
前記配線の配線幅、及び、配線と配線との配線間隔を段階的に広げるように設計し、前記配線の特性インピーダンスを所定の値から段階的に低減させた配線と、
前記配線の配線幅、及び、配線と配線との配線間隔を段階的に狭めるように設計し、前記配線の特性インピーダンスを所定の値まで段階的に増幅させた配線と、を前記プリント基板上に形成することを特徴とする。
まず、図3を参照しながら、本実施形態の伝送線路の構成について説明する。なお、図3は、差動伝送線路の配線パターンの一例を示す。
次に、第2の実施形態について説明する。
第1の実施形態における伝送線路は、特性インピーダンス勾配を保持させるために、図3に示す配線部(B)のように、配線幅を段階的に広くするように設計しているが、第2の実施形態における伝送線路は、図7に示すマイクロストリップ線路の構成の場合には、式(2)や式(3)を用いて配線部(B)の配線幅に対する特性インピーダンス勾配の最適化を図り、図8に示すストリップ線路の構成の場合には、式(4)や式(5)を用いて配線部(B)の配線幅に対する特性インピーダンス勾配の最適化を図ることを特徴とするものである。
2 スイッチカード
3 バックプレーン
A、A'、B、B'、C、C' 配線部
10 ビア
11 クリアランス(アンチバッド)
12 ランド
20 GND層(第1のGND層)
30 配線層
40 絶縁層
50 第2のGND層
Claims (16)
- 配線が複数形成されてなる伝送線路であって、
配線領域を確保することが困難な配線領域では、配線の配線幅を細く、且つ、配線の特性インピーダンスを所定の値に合わせて設計した配線が形成されており、
配線領域を確保することが困難な配線領域外では、
前記配線の配線幅、及び、配線と配線との配線間隔を段階的に広げるように設計し、前記配線の特性インピーダンスを所定の値から段階的に低減させた配線と、
前記配線の配線幅、及び、配線と配線との配線間隔を段階的に狭めるように設計し、前記配線の特性インピーダンスを所定の値まで段階的に増幅させた配線と、が形成されてなることを特徴とする伝送線路。 - 配線領域を確保することが容易な配線領域では、配線の配線幅を太く設計し、配線の特性インピーダンスを所定の値よりも小さい値にした配線が形成されてなることを特徴とする請求項1記載の伝送線路。
- 前記配線の特性インピーダンスを所定の値から段階的に低減させた配線は、前記配線領域を確保することが困難な配線領域に形成された配線から、前記配線領域を確保することが容易な配線領域に形成された配線に対して形成され、前記配線の特性インピーダンスを所定の値まで段階的に増幅させた配線は、前記配線領域を確保することが容易な配線領域に形成された配線から、前記配線領域を確保することが困難な配線領域に形成された配線に対して形成されてなることを特徴とする請求項2記載の伝送線路。
- 前記配線の特性インピーダンスを所定の値から段階的に低減させた配線は、入力端子側に形成され、前記配線の特性インピーダンスを所定の値まで段階的に増幅させた配線は、出力端子側に形成されてなることを特徴とする請求項1から3の何れか1項に記載の伝送線路。
- 前記配線領域を確保することが困難な配線領域にはコネクタが設けられてなることを特徴とする請求項1から4の何れか1項に記載の伝送線路。
- 前記配線により、差動信号線が形成されてなることを特徴とする請求項1から5の何れか1項に記載の伝送線路。
- 前記伝送線路は、マイクロストリップ線路であり、
前記伝送線路は、
GND層と、
前記GND層上に積層される絶縁層と、
前記配線が形成されてなる配線層と、
を有し、前記配線層は、前記絶縁層上に積層されており、
配線領域を確保することが困難な配線領域の絶縁層の層厚と、配線領域を確保することが容易な配線領域の絶縁層の層厚と、は同一条件で構成していることを特徴とする請求項1から6の何れか1項に記載の伝送線路。 - 前記伝送線路は、ストリップ線路であり、
前記伝送線路は、
GND層と、
前記GND層上に積層される絶縁層と、
前記配線が形成されてなる配線層と、
を有し、前記配線層は、前記絶縁層に埋設されており、
配線領域を確保することが困難な配線領域の絶縁層の層厚と、配線領域を確保することが容易な配線領域の絶縁層の層厚と、は同一条件で構成していることを特徴とする請求項1から6の何れか1項に記載の伝送線路。 - 請求項1から8の何れか1項に記載の伝送線路を有する通信機器。
- 配線をプリント基板上に形成する配線形成方法であって、
配線領域を確保することが困難な配線領域では、配線の配線幅を細く、且つ、配線の特性インピーダンスを所定の値に合わせて設計した配線を前記プリント基板上に形成し、
配線領域を確保することが困難な配線領域外では、
前記配線の配線幅、及び、配線と配線との配線間隔を段階的に広げるように設計し、前記配線の特性インピーダンスを所定の値から段階的に低減させた配線と、
前記配線の配線幅、及び、配線と配線との配線間隔を段階的に狭めるように設計し、前記配線の特性インピーダンスを所定の値まで段階的に増幅させた配線と、を前記プリント基板上に形成することを特徴とする配線形成方法。 - 配線領域を確保することが容易な配線領域では、配線の配線幅を太く設計し、配線の特性インピーダンスを所定の値よりも小さい値にした配線を前記プリント基板上に形成することを特徴とする請求項10記載の配線形成方法。
- 前記配線の特性インピーダンスを所定の値から段階的に低減させた配線は、前記配線領域を確保することが困難な配線領域に形成する配線から、前記配線領域を確保することが容易な配線領域に形成する配線に対して形成し、前記配線の特性インピーダンスを所定の値まで段階的に増幅させた配線は、前記配線領域を確保することが容易な配線領域に形成する配線から、前記配線領域を確保することが困難な配線領域に形成する配線に対して形成することを特徴とする請求項11記載の配線形成方法。
- 前記配線の特性インピーダンスを所定の値から段階的に低減させた配線は、前記プリント基板の入力端子側に形成し、前記配線の特性インピーダンスを所定の値まで段階的に増幅させた配線は、前記プリント基板の出力端子側に形成することを特徴とする請求項10から12の何れか1項に記載の配線形成方法。
- 前記配線により、差動信号線が前記プリント基板上に形成されることを特徴とする請求項10から13の何れか1項に記載の配線形成方法。
- 前記配線を前記プリント基板上に形成することでマイクロストリップ線路を構成し、
前記マイクロストリップ線路は、
GND層と、
前記GND層上に積層される絶縁層と、
前記配線が形成されてなる配線層と、からなり、
前記配線層は、前記絶縁層上に積層されており、
配線領域を確保することが困難な配線領域の絶縁層の層厚と、配線領域を確保することが容易な配線領域の絶縁層の層厚と、は同一条件で構成していることを特徴とする請求項10から14の何れか1項に記載の配線形成方法。 - 前記配線を前記プリント基板上に形成することでストリップ線路を構成し、
前記ストリップ線路は、
GND層と、
前記GND層上に積層される絶縁層と、
前記配線が形成されてなる配線層と、からなり、
前記配線層は、前記絶縁層に埋設されており、
配線領域を確保することが困難な配線領域の絶縁層の層厚と、配線領域を確保することが容易な配線領域の絶縁層の層厚と、は同一条件で構成していることを特徴とする請求項10から14の何れか1項に記載の配線形成方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005059017A JP4371065B2 (ja) | 2005-03-03 | 2005-03-03 | 伝送線路、通信装置及び配線形成方法 |
US11/365,921 US7446624B2 (en) | 2005-03-03 | 2006-03-02 | Transmission line and wiring forming method |
CNB200610059708XA CN100556229C (zh) | 2005-03-03 | 2006-03-03 | 传输线及布线形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005059017A JP4371065B2 (ja) | 2005-03-03 | 2005-03-03 | 伝送線路、通信装置及び配線形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006245291A JP2006245291A (ja) | 2006-09-14 |
JP4371065B2 true JP4371065B2 (ja) | 2009-11-25 |
Family
ID=36943594
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005059017A Active JP4371065B2 (ja) | 2005-03-03 | 2005-03-03 | 伝送線路、通信装置及び配線形成方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7446624B2 (ja) |
JP (1) | JP4371065B2 (ja) |
CN (1) | CN100556229C (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8957325B2 (en) | 2013-01-15 | 2015-02-17 | Fujitsu Limited | Optimized via cutouts with ground references |
Families Citing this family (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8013685B2 (en) | 2006-03-03 | 2011-09-06 | Renesas Electronics Corporation | Broadband transition from a via interconnection to a planar transmission line in a multilayer substrate |
US7414492B2 (en) * | 2006-06-06 | 2008-08-19 | Keragis Corporation | Flexible microwave transmission line |
WO2008050181A1 (en) * | 2006-10-23 | 2008-05-02 | Fci | Interconnection system |
CN100561487C (zh) * | 2006-11-17 | 2009-11-18 | 鸿富锦精密工业(深圳)有限公司 | 具有多重负载拓扑布线架构的印刷电路板 |
JP4812107B2 (ja) * | 2006-12-14 | 2011-11-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
GB0709792D0 (en) * | 2007-05-22 | 2007-06-27 | Texas Instruments Ltd | Optimization of organic packaging interconnect for gigabit signalling |
US8274307B1 (en) * | 2007-06-18 | 2012-09-25 | Marvell Israel (M.I.S.L.) Ltd. | Impedance discontinuity compensator for electronic packages |
JP5004871B2 (ja) * | 2007-07-09 | 2012-08-22 | キヤノン株式会社 | プリント配線板 |
US7564695B2 (en) * | 2007-07-09 | 2009-07-21 | Canon Kabushiki Kaisha | Circuit connection structure and printed circuit board |
JP2009054957A (ja) * | 2007-08-29 | 2009-03-12 | Toshiba Corp | 配線基板、この配線基板の設計方法、および電子装置 |
WO2009028108A1 (en) * | 2007-08-31 | 2009-03-05 | Nec Corporation | Multi-layer substrate |
CN101419580B (zh) * | 2007-10-26 | 2012-03-28 | 鸿富锦精密工业(深圳)有限公司 | 多负载拓扑硬件架构 |
JP2009147058A (ja) * | 2007-12-13 | 2009-07-02 | Panasonic Corp | インピーダンス整合フィルタ、および、実装基板 |
US8866563B1 (en) | 2008-06-17 | 2014-10-21 | Marvell Israel (M.I.S.L.) Ltd. | Connector based compensation of via stub effects |
GB0904387D0 (en) * | 2009-03-13 | 2009-04-29 | Texas Instruments Ltd | Improved package traces with reduced impedance to compensate for capacitance at output nodes of IC transceivers |
JP5487779B2 (ja) * | 2009-07-30 | 2014-05-07 | 日本電気株式会社 | プリント配線基板及びプリント配線方法 |
US8325459B2 (en) * | 2009-12-08 | 2012-12-04 | International Business Machines Corporation | Channel performance of electrical lines |
US8542494B2 (en) | 2010-04-29 | 2013-09-24 | International Business Machines Corporation | Circuit board having holes to increase resonant frequency of via stubs |
JP2011239040A (ja) * | 2010-05-06 | 2011-11-24 | Canon Inc | 撮像装置 |
JP5919873B2 (ja) * | 2012-02-21 | 2016-05-18 | 富士通株式会社 | 多層配線基板及び電子機器 |
CN103428985A (zh) * | 2012-05-21 | 2013-12-04 | 鸿富锦精密工业(武汉)有限公司 | 电路板 |
CN102821575B (zh) * | 2012-09-05 | 2014-12-24 | 无锡江南计算技术研究所 | 芯片互连背板及其分段阶梯阻抗设计方法 |
JP2014067755A (ja) * | 2012-09-24 | 2014-04-17 | Renesas Electronics Corp | 半導体装置、半導体装置の設計方法、及び半導体装置の製造方法 |
US8867230B2 (en) | 2013-01-09 | 2014-10-21 | Hitachi, Ltd. | Storage system and printed circuit board |
CN104167618B (zh) * | 2013-05-16 | 2017-07-25 | 美国惠智科技(香港)有限公司 | 差分布线结构 |
CN104981087B (zh) * | 2014-04-03 | 2018-04-13 | 瑞昱半导体股份有限公司 | 信号传输线结构及其应用的电子装置 |
JP6476654B2 (ja) * | 2014-08-26 | 2019-03-06 | 株式会社デンソー | 微少電流検出装置 |
CN104244598B (zh) * | 2014-09-24 | 2017-04-12 | 浪潮(北京)电子信息产业有限公司 | 一种控制pcb上传输线的阻抗连续性的方法和装置 |
KR102256854B1 (ko) * | 2015-01-29 | 2021-05-27 | 엘지디스플레이 주식회사 | 인쇄 회로 기판 및 이를 포함한 표시 장치 |
JP6438792B2 (ja) * | 2015-02-17 | 2018-12-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
CN105025668A (zh) * | 2015-07-02 | 2015-11-04 | 浪潮电子信息产业股份有限公司 | 一种通过添加过孔来实现走线阻抗匹配的方法 |
US9936572B2 (en) * | 2015-07-07 | 2018-04-03 | Dell Products L.P. | Differential trace pair system |
CN105045985A (zh) * | 2015-07-08 | 2015-11-11 | 浪潮电子信息产业股份有限公司 | 一种实现走线阻抗匹配的设计方法 |
CN106550531A (zh) * | 2015-09-17 | 2017-03-29 | 鸿富锦精密工业(武汉)有限公司 | 电路板 |
KR102520393B1 (ko) * | 2015-11-11 | 2023-04-12 | 삼성전자주식회사 | 디지털 신호의 분기에 따른 반사 손실을 감소시키는 임피던스 매칭 소자 및 이를 포함하는 테스트 시스템 |
CN106535470B (zh) * | 2016-12-26 | 2018-09-25 | 郑州云海信息技术有限公司 | 一种基于sma接口的pcb布线方法、线宽确定装置及pcb |
JP6697508B2 (ja) * | 2018-05-29 | 2020-05-20 | 株式会社フジクラ | 回路基板 |
WO2020020324A1 (zh) | 2018-07-27 | 2020-01-30 | 京东方科技集团股份有限公司 | 信号传输方法及装置、显示装置 |
WO2020020347A1 (zh) * | 2018-07-27 | 2020-01-30 | 京东方科技集团股份有限公司 | 功能面板及其制造方法、终端 |
CN108880577B (zh) * | 2018-07-27 | 2020-06-30 | Oppo(重庆)智能科技有限公司 | 阻抗匹配结构、无线模块及终端 |
CN209248493U (zh) * | 2018-07-27 | 2019-08-13 | 京东方科技集团股份有限公司 | 功能面板及终端 |
CN110958759B (zh) * | 2018-09-27 | 2021-03-09 | 创意电子股份有限公司 | 电路板结构以及其传输导线结构 |
WO2020129827A1 (ja) * | 2018-12-17 | 2020-06-25 | 株式会社村田製作所 | 多層基板 |
FR3093240B1 (fr) | 2019-02-21 | 2022-03-25 | Alessandro Manneschi | Antenne Large Bande, notamment pour système d’imagerie à microondes. |
CN114205995A (zh) * | 2021-12-16 | 2022-03-18 | 锐捷网络股份有限公司 | 一种用于传输高速信号的pcb |
CN115455703B (zh) * | 2022-09-16 | 2024-01-12 | 苏州浪潮智能科技有限公司 | 高速线缆的设计方法、fpc排线、线缆排线、服务器 |
WO2024162191A1 (ja) * | 2023-01-31 | 2024-08-08 | 京セラ株式会社 | 印刷配線板 |
DE102023112513B3 (de) | 2023-05-11 | 2024-07-11 | Metz Connect Tech Gmbh | Elektrischer Verbinder für ein Daten- oder Kommunikationskabel |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0340482A (ja) * | 1989-07-06 | 1991-02-21 | Fujitsu Ltd | プリント配線基板 |
JP3157547B2 (ja) | 1991-06-13 | 2001-04-16 | 日本電気株式会社 | 半導体パッケージ |
DE60035553T2 (de) * | 1999-08-11 | 2008-04-17 | Kyocera Corp. | Hochfrequenzschaltungsplatte und seine Verbindungsstruktur |
US6518663B1 (en) * | 1999-08-30 | 2003-02-11 | Texas Instruments Incorporated | Constant impedance routing for high performance integrated circuit packaging |
JP2001127192A (ja) * | 1999-10-27 | 2001-05-11 | Kyocera Corp | 半導体素子搭載用基板 |
JP4316786B2 (ja) * | 2000-11-21 | 2009-08-19 | 日東電工株式会社 | 配線回路基板およびその製造方法 |
US6677831B1 (en) * | 2001-01-31 | 2004-01-13 | 3Pardata, Inc. | Differential impedance control on printed circuit |
JP3729256B2 (ja) | 2001-11-27 | 2005-12-21 | 横河電機株式会社 | コプレーナ線路 |
JP2003218481A (ja) * | 2002-01-24 | 2003-07-31 | Mitsubishi Electric Corp | プリント基板および多ピンコネクタ実装用プリント基板 |
JP2006528466A (ja) * | 2003-07-23 | 2006-12-14 | プレジデント・アンド・フェロウズ・オブ・ハーバード・カレッジ | コプレーナストリップ線路に基づく方法および装置 |
-
2005
- 2005-03-03 JP JP2005059017A patent/JP4371065B2/ja active Active
-
2006
- 2006-03-02 US US11/365,921 patent/US7446624B2/en not_active Expired - Fee Related
- 2006-03-03 CN CNB200610059708XA patent/CN100556229C/zh not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8957325B2 (en) | 2013-01-15 | 2015-02-17 | Fujitsu Limited | Optimized via cutouts with ground references |
Also Published As
Publication number | Publication date |
---|---|
CN100556229C (zh) | 2009-10-28 |
US20060197625A1 (en) | 2006-09-07 |
JP2006245291A (ja) | 2006-09-14 |
US7446624B2 (en) | 2008-11-04 |
CN1829414A (zh) | 2006-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4371065B2 (ja) | 伝送線路、通信装置及び配線形成方法 | |
JP5194440B2 (ja) | プリント配線基板 | |
US7448880B2 (en) | Multilayer printed circuit board for high-speed differential signal, communication apparatus, and data storage apparatus | |
US7999192B2 (en) | Adjacent plated through holes with staggered couplings for crosstalk reduction in high speed printed circuit boards | |
US6420778B1 (en) | Differential electrical transmission line structures employing crosstalk compensation and related methods | |
JP5983780B2 (ja) | プリント配線基板、電子機器及び配線接続方法 | |
JP6588524B2 (ja) | 電気コネクタにおける遠端クロストークを低減するための方法および装置 | |
JP6388667B2 (ja) | 差動データ信号を送信するための装置及び方法 | |
TWI548227B (zh) | Inter-module communication device | |
US20100182105A1 (en) | Impedance-controlled coplanar waveguide system for the three-dimensional distribution of high-bandwidth signals | |
US10524351B2 (en) | Printed circuit board (PCB) with stubs coupled to electromagnetic absorbing material | |
JP2006352347A (ja) | 高周波伝送線路 | |
JP6892126B2 (ja) | 積層基板に形成した高速差動伝送線路 | |
JP4659087B2 (ja) | 差動平衡信号伝送基板 | |
JP2015056719A (ja) | 多層配線基板 | |
US7504587B2 (en) | Parallel wiring and integrated circuit | |
EP1568099B1 (en) | A circuit that taps a differential signal | |
JP4210248B2 (ja) | 集積回路の並走配線 | |
US10952313B1 (en) | Via impedance matching | |
JP6733911B2 (ja) | プリント配線基板、電子部品付きプリント配線基板 | |
Rowlands et al. | Simulation and measurement of high speed serial link performance in a dense, thin core flip chip package | |
JP4960824B2 (ja) | 多層プリント配線板と横付け型同軸コネクタとの接続構造 | |
JP2016207834A (ja) | 印刷配線板 | |
JP6649195B2 (ja) | 差動信号伝送装置 | |
JP6452332B2 (ja) | プリント回路板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090811 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090824 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4371065 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130911 Year of fee payment: 4 |