CN105025668A - 一种通过添加过孔来实现走线阻抗匹配的方法 - Google Patents

一种通过添加过孔来实现走线阻抗匹配的方法 Download PDF

Info

Publication number
CN105025668A
CN105025668A CN201510380422.0A CN201510380422A CN105025668A CN 105025668 A CN105025668 A CN 105025668A CN 201510380422 A CN201510380422 A CN 201510380422A CN 105025668 A CN105025668 A CN 105025668A
Authority
CN
China
Prior art keywords
cabling
via hole
impedance
mainboard
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510380422.0A
Other languages
English (en)
Inventor
王林
李永翠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inspur Electronic Information Industry Co Ltd
Original Assignee
Inspur Electronic Information Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inspur Electronic Information Industry Co Ltd filed Critical Inspur Electronic Information Industry Co Ltd
Priority to CN201510380422.0A priority Critical patent/CN105025668A/zh
Publication of CN105025668A publication Critical patent/CN105025668A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

本发明公开一种通过添加过孔来实现走线阻抗匹配的方法,涉及服务器主板研发设计领域，通过在主板的密集区域将走线变细，变细走线的阻抗较正常走线的阻抗增大，然后在变细走线上增加过孔，增加变细走线的容性负载，容性负载使得变细走线的阻抗降低，抵消走线变细造成的阻抗增加，实现主板上走线的阻抗匹配，使得主板上的传输信号误认为变细走线是均匀传输线的一部分。本发明很好的解决了PCB主板上的信号layout走线变细时，造成的阻抗不连续的问题，显著提高了主板上信号传输的质量，保证了信号传输的完整性和稳定性。

Description

一种通过添加过孔来实现走线阻抗匹配的方法
技术领域
本发明涉及服务器主板研发设计领域，具体的说是一种通过添加过孔来实现走线阻抗匹配的方法。
背景技术
伴随着云计算的到来，服务器的发展迅速崛起，在服务器的设计中，为满足客户的不同需求，服务器应用功能越来越强大，随着功能的增加，主板的空间设计需求及成本也在不断提升。
在主板设计中，尤其是遇到走线空间不够的情况下，一般通过增加板卡厚度解决走线空间问题，但同时增加板厚也就是意味着增加研发成本。因此，在遇到空间不够的情况下，研发人员会想到的直接方法是使走线变细，但是带来的直接问题是阻抗不连续，因为走线越细，阻抗越大，阻抗不连续会使得信号发生反射，产生振铃。如何优化节省设计空间、减少研发成本的同时保证信号质量，成为主板设计中急需解决的问题。
发明内容
本发明针对目前需求以及现有技术发展的不足之处，提供一种通过添加过孔来实现走线阻抗匹配的方法。
本发明所述一种通过添加过孔来实现走线阻抗匹配的方法，解决上述技术问题采用的技术方案如下：所述通过添加过孔来实现走线阻抗匹配的方法，通过在主板的密集区域将走线变细，变细走线的阻抗较正常走线的阻抗增大，然后在变细走线上增加过孔，增加变细走线的容性负载，容性负载会使得变细走线的阻抗降低，抵消走线变细造成的阻抗增加，实现主板上走线的阻抗匹配，使得主板上的传输信号误认为变细走线是均匀传输线的一部分。
优选的，所述通过添加过孔来实现走线阻抗匹配的方法,主要包括如下步骤：第一，进行主板设计时，在主板的密集区域计算走线变细后的适合线宽，即变细走线的合适线宽；第二，在变细走线上设置适当数量的过孔。
优选的，在变细走线上设置适当数量的过孔这一步骤，是指通过仿真分析不同的频率下过孔个数的设定，然后加入到主板的最终设计中。
优选的，在变细走线上设置适当数量的过孔这一步骤中，通过Sigrity speed2000仿真分析，比对正常走线、未加过孔变细走线和加过孔后变细走线的损耗。
本发明所述一种通过添加过孔来实现走线阻抗匹配的方法与现有技术相比具有的有益效果是：本发明通过在变细走线上增加过孔，过孔能够增加走线的容性负载，容性负载会使变细走线的阻抗降低，从而抵消走线变细造成的阻抗增加，很好的解决了PCB主板上的信号layout走线变细时，造成的阻抗不连续的问题；显著提高了主板上信号传输的质量，保证了信号传输的完整性和稳定性；且该方法构思新颖、设计合理、实现简单，因此在服务器主板的高密度区域具有较好的推广使用价值。
附图说明
附图1为在主板变细走线上增加过孔的示意图；
附图2为仿真分析正常走线、变细走线未加过孔及增加过孔的对比分析图；
附图标记说明：1、主板；2、正常走线；3、变细走线；4、过孔。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明所述一种通过添加过孔来实现走线阻抗匹配的方法进一步详细说明。
本发明所述通过添加过孔来实现走线阻抗匹配的方法，通过在主板的密集区域将走线变细，同时在变细走线上增加过孔，增加变细走线的容性负载，这样主板上变细走线的阻抗趋于降低，使得主板上的传输信号误认为变细走线是均匀传输线的一部分。
通过本发明所述方法，使得主板上变细走线的阻抗降低，趋于正常走线的阻抗，即使得主板上不同粗细走线之间的阻抗一致，避免出现阻抗不连续的现象，从而将阻抗不连续造成的影响降到最低，提高了主板上信号传输的稳定性。
实施例：
本实施例所述一种通过添加过孔来实现走线阻抗匹配的方法,其主要步骤包括：第一，进行PCB板卡设计时，在主板的密集区域计算走线变细后的适合线宽，即变细走线的合适线宽；第二，在变细走线上设置适当数量的过孔。
本实施例所述方法中，在变细走线上设置适当数量的过孔，主要通过仿真分析不同的频率下过孔个数的设定，然后加入到主板的最终设计中。
采用本实施例所述方法，例如，在主板1上正常走线2线宽为7.85mil，板卡密集区域线变细走线3的宽变为5mil；在变细走线的线宽上，500mil以内加过孔4进行补偿，如附图1所示。由Sigrity speed2000仿真分析，比对正常走线、未加过孔变细走线和加过孔后变细走线的损耗， 验证了加过孔后变细走线达到的阻抗连续性效果，如附图2所示， L1：未加过孔变细走线的损耗线，L2：正常走线的损耗线，L3：加过孔后变细走线的损耗线。
由于在板卡的密集区域将走线线宽变细，走线由正常变细而引起走线阻抗不连续的问题，阻抗不连续会使得信号发生反射，产生振铃，同时严重影响主板上信号传输质量。本发明所述实现走线阻抗匹配的方法,很好的解决了这一问题，通过在变细走线上增加过孔，由于过孔能够增加走线的容性负载，容性负载会使得变细走线的阻抗降低，从而抵消走线变细造成的阻抗增加对信号完整性造成的影响。
上述具体实施方式仅是本发明的具体个案，本发明的专利保护范围包括但不限于上述具体实施方式，任何符合本发明的权利要求书的且任何所属技术领域的普通技术人员对其所做的适当变化或替换，皆应落入本发明的专利保护范围。

Claims (4)

1.一种通过添加过孔来实现走线阻抗匹配的方法，其特征在于, 通过在主板的密集区域将走线变细，变细走线的阻抗较正常走线的阻抗增大，然后在变细走线上增加过孔，增加变细走线的容性负载，容性负载使得变细走线的阻抗降低，抵消走线变细造成的阻抗增加，实现主板上走线的阻抗匹配，使得主板上的传输信号误认为变细走线是均匀传输线的一部分。
2.根据权利要求1所述一种通过添加过孔来实现走线阻抗匹配的方法，其特征在于,主要包括如下步骤：第一，进行主板设计时，在主板的密集区域计算走线变细后的适合线宽，即变细走线的合适线宽；第二，在变细走线上设置适当数量的过孔。
3.根据权利要求2所述一种通过添加过孔来实现走线阻抗匹配的方法，其特征在于, 在变细走线上设置适当数量的过孔这一步骤，是指通过仿真分析不同的频率下过孔个数的设定，然后加入到主板的最终设计中。
4.根据权利要求3所述一种通过添加过孔来实现走线阻抗匹配的方法，其特征在于，在变细走线上设置适当数量的过孔这一步骤中，通过Sigrity speed2000仿真分析，比对正常走线、未加过孔变细走线和加过孔后变细走线的损耗。
CN201510380422.0A 2015-07-02 2015-07-02 一种通过添加过孔来实现走线阻抗匹配的方法 Pending CN105025668A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510380422.0A CN105025668A (zh) 2015-07-02 2015-07-02 一种通过添加过孔来实现走线阻抗匹配的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510380422.0A CN105025668A (zh) 2015-07-02 2015-07-02 一种通过添加过孔来实现走线阻抗匹配的方法

Publications (1)

Publication Number Publication Date
CN105025668A true CN105025668A (zh) 2015-11-04

Family

ID=54415257

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510380422.0A Pending CN105025668A (zh) 2015-07-02 2015-07-02 一种通过添加过孔来实现走线阻抗匹配的方法

Country Status (1)

Country Link
CN (1) CN105025668A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105760584A (zh) * 2016-02-01 2016-07-13 浪潮(北京)电子信息产业有限公司 一种芯片的内部走线方法及系统
CN111787687A (zh) * 2020-09-03 2020-10-16 苏州浪潮智能科技有限公司 一种印刷电路板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1829414A (zh) * 2005-03-03 2006-09-06 日本电气株式会社 传输线及布线形成方法
US20060237222A1 (en) * 2005-04-26 2006-10-26 Eiichi Hosomi Method and system for an improved package substrate for use with a semiconductor package
CN1921737A (zh) * 2006-09-12 2007-02-28 华为技术有限公司 一种印刷电路板的布线方法及印刷电路板
CN102043872A (zh) * 2009-10-15 2011-05-04 英业达股份有限公司 电路板布线方法
CN102056404A (zh) * 2010-11-15 2011-05-11 浪潮电子信息产业股份有限公司 一种中和过孔容性的方法
CN103731990A (zh) * 2013-12-20 2014-04-16 龙芯中科技术有限公司 带有过孔的传输线的阻抗匹配的方法和装置
CN103995942A (zh) * 2014-06-10 2014-08-20 浪潮电子信息产业股份有限公司 一种减小阻抗突变的封装引脚区域布线方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1829414A (zh) * 2005-03-03 2006-09-06 日本电气株式会社 传输线及布线形成方法
US20060237222A1 (en) * 2005-04-26 2006-10-26 Eiichi Hosomi Method and system for an improved package substrate for use with a semiconductor package
CN1921737A (zh) * 2006-09-12 2007-02-28 华为技术有限公司 一种印刷电路板的布线方法及印刷电路板
CN102043872A (zh) * 2009-10-15 2011-05-04 英业达股份有限公司 电路板布线方法
CN102056404A (zh) * 2010-11-15 2011-05-11 浪潮电子信息产业股份有限公司 一种中和过孔容性的方法
CN103731990A (zh) * 2013-12-20 2014-04-16 龙芯中科技术有限公司 带有过孔的传输线的阻抗匹配的方法和装置
CN103995942A (zh) * 2014-06-10 2014-08-20 浪潮电子信息产业股份有限公司 一种减小阻抗突变的封装引脚区域布线方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105760584A (zh) * 2016-02-01 2016-07-13 浪潮(北京)电子信息产业有限公司 一种芯片的内部走线方法及系统
CN111787687A (zh) * 2020-09-03 2020-10-16 苏州浪潮智能科技有限公司 一种印刷电路板
CN111787687B (zh) * 2020-09-03 2021-03-02 苏州浪潮智能科技有限公司 一种印刷电路板

Similar Documents

Publication Publication Date Title
CN103302329B (zh) 一种pcb背钻方法
US8806421B1 (en) System and method for designing via of printed circuit board
US20180213636A1 (en) Crosstalk reduction between signal layers in a multilayered package by variable-width mesh plane structures
CN105045985A (zh) 一种实现走线阻抗匹配的设计方法
CN105007682A (zh) 一种pcb和一种电路板
CN103687315A (zh) 冲孔对位靶标的设计方法
CN110719690A (zh) 高速多层pcb板叠层以及布线方法
CN105025668A (zh) 一种通过添加过孔来实现走线阻抗匹配的方法
US9379424B2 (en) Compensation for length differences in vias associated with differential signaling
CN115510801A (zh) 一种数据传输系统、方法、装置及存储介质
CN101877945B (zh) 去除过孔残段的方法及利用该方法设计的印刷电路板
CN111050493B (zh) 过孔反焊盘形状的确定方法及印刷电路板
CN105101642B (zh) 一种增加多层pcb板金属箔面积的方法及多层pcb板
US20120138344A1 (en) Printed circuit board
CN101170866A (zh) 印刷电路板
CN101137271B (zh) 印刷电路板
US20110128086A1 (en) Circuit board with decreased crosstalk
CN107506520B (zh) 一种挖空pad相邻层面铜箔的方法
CN206559716U (zh) 一种优化绕线信号质量的走线结构
CN104955280A (zh) 一种阻抗线宽查找方法
CN108093557A (zh) 一种电路板及pcie板卡
CN101727970B (zh) 一种减小sdram产生辐射的方法
CN102264188B (zh) 印刷电路板
CN106771824A (zh) 一种应用于镭射孔偏移测试点的pcb板及其方法
CN104797078A (zh) 一种返回路径不连续情况下降低阻抗失配程度的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20151104

WD01 Invention patent application deemed withdrawn after publication